JPS59117343A - １ゲ−ト遅延を有する出力マルチプレクサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 発明の技術分野 本発明は一般に出力マルチプレクサに係り、特にデータ
伝送用の１ゲート遅延のみを有する４−１出力マルチプ
レクサに関する。

背景技術 出力マルチプレクサ（多重変換装置）は従来技術におい
て公知である。代表的なマルチプレクサは各ゲートが入
力信号に応答する複数のゲートを具備し２選択回路から
の少くとも１個の選択出方は複数のゲートを具備してい
る。選択回路は複数のティジタル入カに応答し、それに
よって第１の複数のゲートへのいずれの入力が出方の状
態を制御するかを決定する。

１個の公知の４対１マルチプレクサ回路は、第１および
第２状態を有する一対の選択信号に応答する２個のＯＲ
（論理和）ゲートを含み、各□Ｒゲートは第１状態を表
わす第１出カと第２状態を表わす第２出カとを有してい
る。各ＮＯＲ（否定和）ゲートが入力およびＮＯＲゲー
トの各々からの１選択出力に応答する４個のＮＯＲゲー
トは、出方を与える第５番目のＮＯＲゲートに接続され
ている。

公知の従来技術はデータ伝送用の２グー）−！延と２選
択伝送用の３ゲート遅延とを有し２代表的には７個の電
流源を有している。

したがって、データ伝送用のよシ少ないゲート遅延線を
有する改良されたマルチプレクサと、単一電流源を使用
することによる電流の減少という必要が存在する。

発明の要約 したがって１本発明の目的は改良された出力マルチプレ
クサを提供することにある。

本発明のもう−っの目的は、データ伝送用に１ゲート遅
延のみを有する出力マルチプレクサを提供することにあ
る。

本発明の別の目的は、電流の必要性を減少した出力マル
チプレクサを提供することにある。

本発明の上記および他の目的を一形式で火打するに当た
って、各入力導体が第１および第２の状態を有する入力
に応答する複数の入力導体と、出力の状態を決定する一
人カを選択するために、各選択導体が選択へ号に応答す
る複数の選択導体とを有する改良された出力マルチプレ
クサが得られる。選択回路は、入力導体の各々がゲート
の少なくとも２個に結合されている複数のゲートを含ん
でいる。ゲートの各々は、第１および第２の状態を有す
る第１のゲート出力と、第１および第２の状態を有する
第２のゲート出方とを有し、ここにおいて紀１および第
２のゲート出力は複数の選択出力を与えるものである。

マルチプレクチゲートは入力導体の複数と選択回路とに
結合され、かつ入力のいずれが出方の状態を決定するか
を決定するだめの選択出方に応答している。

本発明の上記および他の目的、特徴および利点は、添付
図面に関連した次の詳細な説明から一層よく理解される
ものである。

第１図を参照すわば２個別構成部品に対してと同様に、
モノリシック集積回路形式で製作されるニ適している出
力マルチプレクサ１０が示されている。マルチプレクサ
１０は選択回路１２とマルチプレクサ回路１４とを備え
ている。選択回路１２は２選択信号に応答する４個のＯ
Ｒ（論理オロ回路）１６．１８，２０．２２を含んでい
る。ＯＲゲート１６と２０とは選択人力導線２４に接続
され、かつＯＲゲート１８と２２とは選択入力導線２６
に接続されている。ＯＲゲート　１６は、イＮＤ（論理
績）ゲート３０への入力として接続された出力と、　　
、４ＮＤゲート２８への入力として接続された反転出力
を有している。

ＯＲゲート１８はＡＮＤゲート２８への入力として出力
を接続させ１反転出力をＡＮＤゲート６０への入力とし
て接続させている。ＯＲゲート２０は、４ＮＤゲート６
２への入力として出力を接続させ、　　ＡＮＤゲート３
４への入力として反転出力を接続させている。ＯＲゲー
ト２２はＡＮＤゲート６２への入力として出力を接続さ
せ、　　ＡＮＤゲート６４への入力として反転出力を接
続させている。

ＡＮＤゲート２８　、３０　、３２　、３４は、第２図
を参照することにより一層詳却１に論ぜられるトランジ
スタ・コレクク点線（ｄｏｔｔｅｄ）回路に表わすもの
で２代表的な意味におけるゲートではない。このコレク
タ点線回路は、従来公知の回路のデータ伝送に関し減少
したゲート遅延量を与える。

高および低状態を有するテイジクル選択信号は導線２４
と２６に印加され、それによって夫々ＡＮＤゲート２８
，３０，３２．および６４の出力である選択回路出力３
６．５Ｂ、４０．４２のたった一つにだけディジタル高
の信号を与える。

マルチプレクサ回路１４は、４ＮＤゲート４４，４６゜
４８　、５０を備え、各々は入力を夫々選択回路出力３
６゜３８．４０．４２に接続させている。、イＮＤゲー
ト４４，４６゜４８　、５０の各々への第２の入力は夫
々マルチプレクサ入力導線５２　、５４　、５６　、５
８に接続されている。ＡＮＤゲート４４，４６，４８．
５０は各々出力をＯＲゲート６０への入力として接続さ
せている。ＯＲゲート６０からの出力導線６２はマルチ
プレクサ１０に対し出力を与える。

出力イネーブル回路６４はＯＲゲート６０　とイネーブ
ル導線６６に接続されている。

さて第２．４図および第２Ｂ図を参照すれば１選択回路
１２は、差動接続のＮＰＮ　）ランジスタ１００と１０
２を含み２両方ともそれらのエミッタを電流源トランジ
スタ１０４のコレクタに接続させている。

トランジスタ１００と１０２のコレクタは夫々接続点１
０６と１０８に接続されている。接続点１０６は抵抗１
１２によシ接続点１０９に結合され、ダイオード１１４
のカソードに接続されている。接続点１０８は抵抗１１
６により接続点１０９に結合され、ダイオード１１８の
カソードに接続されている。ダイオード１１４と１１８
のアノードは接続点１０９に接続されている。

接続点１０９は抵抗１１９により第１の電源電圧導線に
結合されている。トランジスタ１０４ｉｄ（−）ベース
を電流源電圧Ｖ。８に接続させ、そのエミッタを抵抗１
２２により第２の電源電圧導線に接続させている。トラ
ンジスタ１０２０ベースは基準電圧ＶＢＢに接続され、
トランジスタ１００のベースｔｒｉ、抵抗１２４により
選択入力導線２４に結合されている。

差動接続トランジスタ１００と１０２とはスイッチとし
て動作する。例えば、ティジタル高信号が導線２４上に
現われる場合、トランジスタ１０Ｑはターンオンし、そ
れによって接続点１０６を低に引きこむ。トランジスタ
１０２がオフであると、それによって接続点１［１Ｂを
高であるようにさせる。低いテイジタル伯刊が導線２４
上に現われると、トランジスタ１００はオフになり、ト
ランジスタ１０２はオンになり、それによって接続点１
０６を高であるように、かつ接続点１０８を低でするよ
うにさせる。

差動接続されたＮＰＮ　トランジスタ１２６と１２８ト
はそれらのコレクタを夫々接続点１０６と１０８に接続
させる。トランジスタ１２６と１２８のエミッタの両刃
は電流源トランジスタ１３０のコレクタに接続されてい
る。トランジスタ１３０のエミッタは抵抗１３２により
第２の電源電圧導線１２０に結合されている。トランジ
スタ１２８のベースは基準電圧ＶＢＢ’に接続され、ト
ランジスタ１２６のベースハ、入方トランスレータ・ト
ランジスタ１６４のエミッタに接続されている。トラン
ジスタ１３４のコレクタは第１の電源電圧導線１１０に
接続され、ベースは抵抗１６６により選択入力導線２６
に結合されている。

トランジスタ１３４のエミッタは電流源トランジスタ１
３５のコレクタに接続されている。トランジスタ１３５
のエミッタは抵抗１６７によシ第２の電源電圧導線１２
０に結合されている。

差動接続されたトランジスタ１２６と１２８は、差動接
続トランジスタ１００と１０２と同様にスイッチとして
動作する。テイジタル高個号が導線２６上に現われると
、トランジスタ１６４はターンオンされ、それによりト
ランジスタ１２６をターンオンして、接続点１０６を低
に引き込む。低ティジタル信号が導線２６上に現われる
と、トランジスタ１６４と１２６とは両方ともオフにな
り、それによって接続点１０６を高であるようにさせる
。したがって。

両方のトランジスタ１００と１２６とがオフである時に
限って接続点１０６は高であり、トランジスタ１００１
２６のいずれかがオンの時には接続点１０６は低になる
ことが知られる。更に、トランジスタ１０２ト１２８と
が両方ともオフである時には接続点１０８は高であり、
トランジスタ１０２と１２８のいずれががオンの時には
低になる。

接続点１０６は更に出方トランスレータ・トランジスタ
１６８のベースに接続され、接続点１０Ｂは出カドラン
スレータ・トランジスタ１４０のベースニ接ｂ；される
。トランジスタ１３８と１４０のコレクタは共に第１の
電圧源導線１１０に接続されている。

トランジスタ１６８のエミッタはダイオード１４２のア
ノードに接続され、またトランジスタ１４０のエミッタ
はダイオード１４４のアノードに接続されている。ダイ
オード１４２のカソードは選択出力３６と′…２流源ト
ランジスタ１４５のコレクタとに接続されている。トラ
ンジスタ１４５のエミッタは抵抗１４６により第２の電
圧源導線１２０に結合されている。

ダイオード１４４のカソードは１選択回路出カ４２と電
流源トランジスタ１４８のコレクタとに接続すれている
。′電流源トランジスタ１４８のエミッタは抵抗１５０
により第２の電圧源導線１２０に結合され。

そのベースはトランジスタ１３Ｃ１と１４５のベースに
接続されている。

接続点１０６が高の時に１選択出方フォロヮ導線６６は
高に進むことは容易に察知される。接続点１０８が高の
場合に２選択出カ７オロヮ導ａ　４２は高に移行する。

選択回路１２の残余の部分の大部分は今論じた部分と同
様に設計される。回路素子が類似している賜金に鮫、明
を明確にするためにプライム（ｐｒｉｍｅ）数を使用す
る。差動接続トランジスタ１００’と１０２′とはそれ
らのエミッタの両方とも電流源トランジスタ１０４′ノ
コレクタに接続させている。トランジスタ１００′のコ
レクタは接続点１０６′に接続され、トランジスタ１０
２′のコレクタは接続点１０８′に接続されている。接
続点１０６′は抵抗１１２′により接続点１０９′に結
合され、ダイオード１１４′のカソードに接続されてい
る。接続点１０８′は抵抗１１６′により接続点１０９
′に結合され、ダイオード１１８′のカソードに接続さ
れている。ダイオード１１４′と１１８′のアノードは
接続点１０９′に接続されている。接続点１０９′は抵
抗１１９′によシ第１の供給電圧導線１１０に結合して
いる。

トランジスタ１０４′のエミッタは抵抗１２２′により
第２の供給電圧導線１２０に結合し、そのベースは電流
源電圧Ｖａｓ　Ｋ接続されている。トランジスタ１００
’のベースは抵抗１２４にょシ選択入カ導線２４に結合
されている。トランジスタ１０２′のベース１ｄ基準電
圧ＶＢＢに接続されている。

差動接続トランジスタ１２６′と１２８′は、それらの
エミッタの両方を電流源トランジスタ１３０′のコレク
タに接続させている。トランジスタ１６０′のエミッタ
は抵抗１３２′にょシ第２の電源電圧導線１２０に結合
されている。トランジスタ１２８′のペースハ基準電圧
ＶＢＢ’に接続されている。トランジスタ１２６′のベ
ースはトランジスタ１ろ４のエミッタに接続されている
。

接続点１０６′は出カドランスレータ・トランジスタ１
３８′のベースに接続し、接続点１０８′は出カドラン
スレータ・トランジスタ１４０′のベースＫＷ続されて
いる。トランジスタ１６８′と１４Ω′のコレクタは第
１の供給′動圧導線１１０１Ｃｅｆ続されている。トラ
ンジスタ１６８′のエミッタはダイオード１４２′のア
ノードに接続され、トランジスタ１４０′のエミッタは
ダイオード１４４′のアノードに接続されている。ダイ
オード１４２′のカソードは選択回路出力導線６８とト
ランジスタ１４５′のコレクタに接続されている。

トランジスタ１４５′のエミッタは抵抗１４６′により
第２の供給電圧導線１２０に結合されている。ダイオー
ド１４４′のカソードは選択回路出力導線４０とトラン
ジスタ１４８′のコレクタに接続されている。トランジ
スタ１４８′のエミッタは抵抗１５０′によυ第２の供
給電圧導線１２０に結合されている。トランジスタ１４
８′のベースはトランジスタ１３０’　、　１３５およ
び１４５′のベースに接続されている。

選択回路１２の動作は更に次のよう彦真理値表を参照す
ることにより理解することができる：選択入力導線２４
と２６上のディジタル入力に依存して、ディジタル高は
選択回路出力導線３６．３Ｂ　。

４０と４２の１つだけに表われることが推察される。

例えば、導線２４と２６上のディジタル低は、導線６６
上にディジタル高と、導線５８　、４０と４２上にディ
ジタル低を与えるであろう。

マルチプレクサ回路１４は、そのベースを夫々入力導線
５２，５４．５６と５８に接続させたデータトランジス
タ１５２．１５４．１５６および１５８を備えている。

トランジスタ１５２，１５４，１５６，１５８のコレク
タはすべて第１の供給電圧導線１１０に接続されている
。トランジスタ１５２のエミッタはゲートトランジスタ
１６０の第１のエミッタと選択トランジスタ１６２のコ
レクタに接続されている。トランジスタ１５４のエミッ
タはトランジスタ１６０の第２のエミッタと選択トラン
ジスタ１６４のコレクタに接続されている。トランジス
タ１５６のエミッタはトランジスタ１６０の第６のエミ
ッタと選択トランジスタ１６６のコレクタとに接続され
ている。トランジスタ１５８のエミッタはトランジスタ
１６０の第４のエミツタト選択トランジスタ１６８のコ
レクタとに接続されている。

トランジスタ１６０のベースは基準電圧ＶＢＨに接続さ
れ、コレクタは負荷抵抗１７０により第１の供給電圧導
線１１０に結合されている。トランジスタ１６２、１．
！Ｓ４．１６６、１６８のエミッタは接続点１６９に接
続されている。トランジスタ１６２，１６４．ＩＳ６，
１６８のベースは夫々選択回路出力導線３６．３８，４
０．４２に接続されている。電流源トランジスタ１７４
はそのコレクタを接続点１６９に接続させ、そのエミッ
タを抵抗１７６により第２の供給電圧導線１２０に結合
させている。出力トランジスタ１７２はそのコレクタを
第１の供給電圧導線１１０に接続させ、またそのベース
ヲトランジスタ１６０のコレクタに接続させている。ト
ランジスタ１７２のエミッタは出力導線６２に接続され
ている。

動作時に、適切な選択回路出力導線３６．３８　、’４
０　。

４２上のディジタル高は、入力導線５２，５４，５６．
５８上の適切なテイジタル入力情報を出力導線６２に移
送することが察知されよう。例えば、ディジタル高が選
択回路出力導線３６と入力導線５２上に存在するならば
、トランジスタ１５２と１６２とけ共にオンになる。し
たがって、トランジスタ１６０はオフになり、高圧がト
ランジスタ１７２のベースニ表われ、導線６２を高に行
かせることになる。基早霜；圧ＶＢＢが入力導線５４，
５（Ｓ、５８上の係号より大きいから、トランジスタ１
５４．１５６．１５８はオフになる。しかしながら２選
択比内導線３６が高であることを念頭におけば、唯１個
の選択出力導線６６゜ｂａ’、、、４ｑおよび４２のみ
が一定の時刻に高となり得るから、トランジスタ１６４
，１６６．１６８はオフになり。

トランジスタ１６０の第２．第５および第４のエミッタ
は抵抗１７０から電流をひくことが出来ない。

更に、実施例として、ディジタル高が入力導線５２上に
あり、ディジタル低が選択出方導線６６上にあれば、ト
ランジスタ１５２は実効的にオフとなる。それからディ
ジタル高は選択回路出力導線３８．４０．　　もしくは
４２のうちの１つの上に現われることになる。高信号が
選択回路出方導線４２において現われていたならば、ト
ランジスタ１６８はオンとなり、導線５８上の入力信号
をして出力導線６２において見ることが可能となる。

出力イネーブル（１史用可能）回路６４は、それのベー
スをイネーブル入力導線６６に接続させたトランジスタ
１７８を備えている。トランジスタ１７８のコレクタは
第１の供給電圧導線１１０に接続され。

それのエミッタが電流源トランジスタ１８０のコレクタ
に接続されている。トランジスタ１８２と１８４とは差
動接続され、そこではトランジスタ１８２ノ第１のエミ
ッタとトランジスタ１８４のエミッタとカミ流源トラン
ジスタ１８６のコレクタに接続されている。トランジス
タ１８０と１８６のエミッタは夫々抵抗１８８と１９０
により第２の電圧源導線１２０に結合すれている。トラ
ンジスタ１８乙のベースはトランジスタ１８０と１７４
のベースに接続されている。

トランジスタ１８４のコレクタは第１の供給電圧導線１
１０に接続され、トランジスタ１８２のコレクタはトラ
ンジスタ１７２のベースに接続されている。

トランジスタ１８２の第２のエミッタは接続点１６９に
接続されている。

マルチプレクサ１０の出力は抵抗、１７０の両端の電圧
により決定される。イネーブル導線６６上に現われるテ
イジタル低はトランジスタ１８２ｅＬｉオフならしめる
ものである。トランジスタ１８４のベース上の基準電圧
ＶＢＢ’は、トランジスタ１８４ヲしてオンならしめ、
トランジスタ１８４，１８６オよび抵抗１９０を通って
電流を流さしめる。出力イネーブル導線６６上のティジ
タル高は、トランジスタ１８２をしてターンオンせしめ
る。トランジスタ１８４を予じめ流れていた電流は今度
はトランジスタ１８２に転換される。予じめ適切なデー
タ・トランジスタ１５２，１５４，１５６，１５８と適
切な選択トランジスタ１６２゜１６４．１６６．１６８
を流れていた′ｎ流は壕だトランジスタ１８２，１７４
と抵抗１７０．ｊ７６を通過するように転換される。抵
抗１７０を現在通過している附加的電流は、トランジス
タ１７２のベース上の信号をして極めて低にさせ、シタ
がってトランジスタ１７２をターンオフして、出力導線
６２をイ史用禁止にさせるものである。

以上のことより、データ伝送のゲート遅延量を減少させ
、電流の要求を低下させる出力マルチプレクサが得られ
たことが十分に認知されるべきものと思われる。

【図面の簡単な説明】

第１図は１本発明の好適な実施例を論理図形式％式％ 第２Ａおよび２Ｂ図は９本発明の好適な実施例を概略図
形式で図示したものである。 図において、１ｏ・・・出力マルチプレクサ、１２・・
・選択回路、１４・・・マルチプレクサ回路、　　１６
ｉ８゜２０　、２２・・・ＯＲ（論理第１］）ゲート、
　　２４．２６・・・選択入力導＆Ｎ　、２８＋６０＋
３２＋３４　”’　ＡＮＤ　’（Ｗ６！　’）ｆｊＫ　
）　ケ）　。 ３６．３８，４０．４２　・：ｄ択回路出カ、　　４４
，４６．４８．５０・−４ＨＤゲート、　　５２，５４
，５６．５８・・・マルチプレクサ入力導線。 ６０・・・ＯＲケート、６２・・・出力導線、６４・・
・出力イネーブル回路、６６・・・イイ、−プル導線特
許出願人　モトローラ・インコーポレーテッド代理人弁
〕」十三　蟲　久　五　部 Ｆ’ｌ（に、　　　１ ＦＩに：、　　２１３ −２３５−

Claims (1)

1. 【特許請求の範囲】 １、　各々が入力に対応する４個の入力導線と。 出力を与えるために、各々が選択信号に対応する２個の
   選択導線とを有するマルチプレクサにおいて。 前記選択導線のうちの第１に結合され、第１ゲート信号
   と第１ゲート・バー信号を与える第１ゲート； 前記選択導線のうちの第１導線に結合され、第２ゲート
   信号と第２ゲート・バー信号を与える第２　ゲ　−　ト
   　； 前記選択導線のうちの第２導線に結合され、第３ゲート
   信号と第６ゲート・バー信号を与える第３のゲート；お
   よび 前記選択導線のうちの第２導線に結合され、第４ゲート
   信号と第４ゲート・バー信号を与える第４のゲートとを
   具備し、前記第４のゲート信号は前記第６のゲート信号
   と組合わされて第１の選択出力を与えるものであり、前
   記第１のゲート・バー信号は前記第６のゲート・バー信
   号と組合わされて第２の選択出力を与えるものであり、
   前記第２のゲート信号は前記第４のゲート１号と組合わ
   されて第６の選択出力を与えるものであり、前記第２の
   ゲート・バー信号は前記第４のゲート・バー信号と組合
   わされて第４の選択出力を与えるものであり。 前記４個の入力導線と前記選択回路とに結合され、かつ
   前記第１ないし第４選択出力に応答し。 第１および第２の状態を有する出力を与えるマルチプレ
   クサ、から構成される選択回路、を具備することを特徴
   とするマルチプレクサ。 ２　前記第１．　第２．第６および第４のゲートは、各
   々第１および第２の差動接続トランジスタを具備し、前
   記第１ゲートの前記第１のトランジスタのコレクタは前
   記第２ゲートの前記第１のトランジスタのコレクタに結
   合され、前記第１ゲートの前記第２のトランジスタのコ
   レクタは前記第２ゲートの前記第２のトランジスタのコ
   レクタに結合され、前記第６ゲートの前記第１のトラン
   ジスタのコレクタは前記第４ゲートの前記第１のトラン
   ジスタのコレクタに結合され、前記第６ゲートの前記第
   ２のトランジスタのコレクタは前記第４ゲートの前記第
   ２のトランジスタのコレクタに結合される特許請求の範
   囲第１項君已載のマルチプレクサ。 ろ、　前記マルチプレクサ・ゲートは。 前記第１のゲートおよび前記４個の入力導線の第１導線
   に結合された第５ゲート； 前記第２ゲートおよび前記４個の入力導線のうちの第２
   の導線に結合された第６ゲート；前記第６ゲートおよび
   前記４個の入力導線のうちの第６導線に結合された第７
   ゲート；前記第４ゲートおよび前記４個の入力導線のう
   ちの第４導線に結合された第８ゲート；および、前記第
   ５．第６．第７および第８ゲートに結合され前記出力を
   与える第９ゲ〜ト；とを具備する特許請求の範囲第１項
   記載のマルチプレクサ。