JPH02238540A - ディスク・キャッシュ制御機能の診断方式 - Google Patents

ディスク・キャッシュ制御機能の診断方式

Info

Publication number
JPH02238540A
JPH02238540A JP1060062A JP6006289A JPH02238540A JP H02238540 A JPH02238540 A JP H02238540A JP 1060062 A JP1060062 A JP 1060062A JP 6006289 A JP6006289 A JP 6006289A JP H02238540 A JPH02238540 A JP H02238540A
Authority
JP
Japan
Prior art keywords
cache control
parity
disk cache
disk
read command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1060062A
Other languages
English (en)
Inventor
Yasuyuki Higashiura
康之 東浦
Shigeru Hashimoto
繁 橋本
Naoyuki Nishimura
尚幸 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1060062A priority Critical patent/JPH02238540A/ja
Publication of JPH02238540A publication Critical patent/JPH02238540A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] コンピュータシステムのディスク・キャッシュ制御機能
の診断を行うディスク・キャッシュ制御機能の診断方式
に関し、 簡単にディスク・キャッシュ制御機能を診断できるよう
にすることを目的とし、 CPUと、該CPUとバスを介して接続されるシステム
メモリと、少なくとも1個のディスク装置と接続され、
ディスク装置とシステムメモリ間のデータの受け渡しの
制御を行うディスク・キャッシュ制御部とによりなり、
前記ディスク・キャッシュ制御部内には、MPUとキャ
ッシュメモリとを具備し、CPUからディスク・キャッ
シュ制御部に対してリードコマンドを発行するに際し、
パリティを破壊するモードを指示発行し、ディスク・キ
ャッシュ制御部では、このリードコマンドの該当する箇
所のパリティを破壊してキャッシュメモリからデータを
送出するように構成する。
[産業上の利用分野] 本発明はコンピュータシステムのディスク・キャッシュ
制御機能の診断を行うディスク・キャッシュ制御機能の
診断方式に関する。
[従来の技術] 近年、コンピュータはますます高性能になってきており
、その一つの手法としてディスク・キャッシュ(D I
 SK  CACHE)機能を持つシステムも現れてき
た。第4図はディスク・キャッシュ制御機能の説明図で
ある。図において、1はCPU,2はバス3を介してC
PUIと接続されるシステムメモリ、4はバス3と接続
されるディスク・キャッシュ制御部で、MPU4aとキ
ャッシュメモリ4bを内蔵している。5は該ディスク・
キャッシュ制御部4と接続される複数個のディスク装置
である。このように構成されたシステムの動作を説明す
ると、以下の通りである。
(1)リード制御; ■CPUIはディスク読出し要求が発生すると、ディス
クキャシュ制御部4ヘリードコマンドを発行する(CP
U]−からのスタート起動により、ディスクキャッシュ
制御部4がメインメモリよリCCW(Channel 
 Command  Word)を読み出す)。
■ディスク・キャッシュ制御部4では、リードコマンド
を受けると、MPU4aが該当するデータをキャッシュ
メモリ4b内に持っているかどうがサーチする。
(リードヒット時) キャシュメモリ4b内に該当するデータを持っている場
合、MPU4aはディスク装置5を制御せずにキャッシ
ュメモリ4bからシステムメモリ2ヘデータをDMA転
送する。ここで、DMA転送とはCPUIの制御によら
ずキャッシュメモリ4bからシステムメモリ2にデータ
転送することをいう。この場合、ディスク装置5をアク
セスしないので、処理速度が速い。
(リードミスヒット時) MPU4aはディスク装置5をアクセスして該当するデ
ータをディスク装置5からシステムメモリ2へ転送する
。この場合、MPU4aはシステムメモリ2ヘデータ転
送する際に、キュシュメモリ4bへもデータを取込み、
以後のリード処理に備える。
■ディスク・キャッシュ制御部4は、CPUIヘリード
処理が終了したことを通知し、次のコマンド待ちとなる
(2)ライト制御; ■CPUIはディスク書込み要求が発生すると、ディス
ク・キャッシュ制御部4ヘライトコマンドを発行する。
■ディスクΦキャッシュ制御部4では、ライトコマンド
を受けると、MPU4aが該当する空間をキャッシュメ
モリ4b内に持っているかどうかサーチする。
(ヒット時) キャッシュメモリ4b内に該当する空間を持っている場
合、MPU4aはディスク装置5とキャッシュメモリ4
bの該当する空間にシステムメモリ2から読出したデー
タを書込む。
(ミスヒット時) キャッシュメモリ4b内に該当する空間がなかった場合
、MPU4aはLRU論理によりキャッシュメモリ4b
内に新規な空間を取出し、ディスク装置5と新規に取出
した空間にシステムメモリ2から読出したデータを書込
む。ここで、LRU論理とは、最近アクセスされた空間
が再度アクセスされる可能性が高いことを利用して、も
っとも古くにアクセスされた空間を取り出し、最新のア
クセスの空間として使用する制御を言う。
■ディスク・キャッシュ制御部4は、CPUIヘライト
処理が終了したことを通知し、CPUIからの次のコマ
ンドの待ち状態となる。
前述したようなディスク・キャッシュ制御機能をチェッ
クするため、システムには診断機能が設けられている。
この診断機能は、メモリエラーが起きた時の制御機能を
チェックするためのものであり、テストプログラムによ
りパリティエラーを発生させ、これに対してシステムが
パリティエラーに対して正常な動作を行うかを診断する
ものである。
第5図は従来のディスク・キャッシュ制御機能の診断方
式を示すフローチャートである。第4図をもとに説明す
る。従来方式では、CPUIはディスク装置5を読み出
した場合のキャッシュメモリ(4b)の該当する空間を
計算することができるようになっている。テストプログ
ラムが走り始めると、CPUIは該当する空間を計算し
(S1)、ディスク・キャッシュ制御部4に対して該当
する空間間のデータパリティの破壊を指示する(S2)
。ディスク・キャッシュ制御部4では、MPU4aが指
示された空間のパリティを破壊する(S3)。
次にテストプログラムはCPUIがディスク・キャッシ
ュ制御部4に対してリードコマンドを発行する(S4)
。ディスク・キャッシュ制御部4では、MPU4aがリ
ードコマンドを受けて、リドコマンドのデータをサーチ
する(S5)。このリードコマンドのデータのサーチは
キャッシュメモリ4bに対して行われ、ヒットした時、
つまりキャッシュメモリ4b内に該当するデータがあっ
た時には、キャッシュメモリ4bからデータを読出して
システムメモリ2に送出する(S6)。
送出時に、パリティエラーが発生するので、ディスク・
キャッシュ制御部4はテストプログラムに対してパリテ
ィエラーを通知し(S7)、テストプログラムではCP
UIが正常にバリティエラが通知されたことを確認する
(S8)。
[発明が解決しようとする課題] 前述したように、従来方式ではディスクキャシュ制御機
能の診断を行う場合、テストプログラムにおいて該当す
る空間のデータパリティを先ず破壊した後、リードコマ
ンドによりパリティエラーを発生させ、診断するように
なっている。しかしながら、従来方式によればテストプ
ログラムはディスク・キャッシュ制御部4の制御ロジッ
クを予め知っている必要があり、そのロジックにより該
当する空間を計算して、該当する空間のデータパリティ
を破壊するという面倒な手続きを踏んでいた。従って、
従来方式によれば、ディスクキャッシュ制御部4側のロ
ジックを変えると、CPUI側のロジックも変える必要
があった。
本発明はこのような課題に鑑みてなされたものであって
、簡単にディスク・キャッシュ制御機能を診断できるよ
うにすることができるディスク・キャッシュ制御機能の
診断方式を提供することを目的としている。
[課題を解決するための手段コ 第1図は本発明方式の原理を示すブロック図である。第
4図と同一のものは、同一の符号を付して示す。図より
明らかなように、ハード的な変更はない。ディスク装置
5は少なくとも1個設けられている。
[作用] CPU1からディスク・キャッシュ制御部4に対してリ
ードコマンドを発行するに際し、パリティを破壊するモ
ードを指示発行する。つまり、リドコマンドの中にキャ
ッシュメモリ4bの該当空間のパリティを破壊するモー
ド(図の斜線部)を追加したものである。MPU4aは
コマンドの中にこのパリティエラー破壊モードが含まれ
ていることを検出したら、このリードコマンドの該当す
る箇所のパリティを破壊してキャッシュメモリ4bから
データを読出し、システムメモリ2に送出する。このよ
うに、本発明ではリード処理途中にパリティエラーを発
生させるようにして、テストプログラムはディスク・キ
ャッシュ制御のロジックを知らなくても目的とする診断
テストを行うことができるようになる。しかも、本発明
によればリードコマンド中にパリティエラー発生モード
を追加するたけですみ、簡単にディスク・キャッシュ制
御機能を診断することかできる。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第2図は本発明に用いるリードコマンドのフォーマット
例を示す図である。図において、aはコマンドコードで
、MPU4aはこの部分を見てリドコマンドであること
を確認する。bは本発明を特徴づけるパリティ破壊モー
ドである。例えばこの部分に1ビットの特定領域を設け
ておき、“0”の場合にはパリティが破壊されていない
ことを、“1”の場合にはバリティが破壊されたことを
示すようになっている。Cはリードすべきデータを取り
込むメインメモリのアドレスを、dはリードすべきデー
タレングス(データ長)、eはRSV (リザーベーシ
ョン)領域である。
第3図は本発明方式のシーケンスを示すフロチャートで
ある。先ず、テストプログムが動作し、CPUI (第
1図参照。以下同じ)からディスク・キャッシュ制御部
4にパリティエラー発生モドが指示されたリードコマン
ドが発行される(S1)。このリードコマンドのフォー
マットは第2図に示すとおりてある。ディスク・キャッ
シュ制御部4側では、MPU4aがリードコマンドのデ
ータをサーチする(S2)。サーチの結果、該当するア
ドレス領域のデータがキャッシュメモリ4bに格納され
ていたら(ヒットしたら) 、MPU4aはパリティエ
ラー発生モードかどうかチェックする(S3)。パリテ
ィーエラー発生モードかどうかは、リードコマンドの中
にパリティーエラー発生モードb(第2図)が含まれて
いるかどうかで判断することができる。
S3において、パリティエラー発生モードであった場合
には、MPU4aは該当する箇所のパリティを破壊する
(S5)。具体的には、パリテイエラー発生モードの中
の特定の1ビツl・を“Onから“1”に立てる。これ
により、パリテイを破壊したことになる。
次に、M P 0 4 aはキャシュメモリ4bからデ
ータを読出してシステムメモリ2に送出する(S6)。
S4において、パリテイ発生モードでなかった場合にも
同様である。この間にパリティエラーが発生するからデ
ィスク・キャッシュ制御部4はパリティエラーを検知し
てテストプログラムに通知する(S7)。テストプログ
ラム側では、CPUIがパリティエラー通知を受け、正
常にパリティエラーが通知されることを確認する(S8
)。
[発明の効果] 以上、詳細に説明したように、本発明によればリードコ
マンド中にパリティエラー発生モードを指示してディス
ク・キャッシュ制御部に発行することにより、リード処
理途中にパリティエラーを発生させるようにして、テス
トブゴグラムはディスク・キャッシュ制御のロジックを
知らなくても目的とする診断テストを行うことができる
ようになる。しかも、本発明によればリードコマンド中
にバリティエラー発生モードを指示するだけですみ、簡
単にディスク・キャッシュ制御機能を診断することがで
きる。
【図面の簡単な説明】
第1図は本発明方式の原理を示すプロ・ソク図、第2図
は本発明に用いるリードコマンドのフオマット例を示す
図、 第3図は本発明方式のシーケンスを示すフローチャート
、 第4図はディスク・キャッシュ制御機能の説明図、 第5図は従来のディスクキャッシュ制御機能の診断方式
を示すフローチャートである。 第1図において、 1はCPU, 2はシステムメモリ、 3はバス、 4はディスク・キャッシュ制御部、 4aはMPU, 4bはキャッシュメモリ、 5はディスク装置である。

Claims (1)

  1. 【特許請求の範囲】 CPU(1)と、 該CPU(1)とバス(3)を介して接続されるシステ
    ムメモリ(2)と、 少なくとも1個のディスク装置(5)と接続され、ディ
    スク装置(5)とシステムメモリ(2)間のデータの受
    け渡しの制御を行うディスク・キャッシュ制御部(4)
    とによりなり、 前記ディスク・キャッシュ制御部(4)内には、MPU
    (4a)とキャッシュメモリ(4b)とを具備し、 CPU(1)からディスク・キャッシュ制御部(4)に
    対してリードコマンドを発行するに際し、パリテイを破
    壊するパリテイエラー発生モードを指示発行し、 ディスク・キャッシュ制御部(4)では、このリードコ
    マンドの該当する箇所のパリテイを破壊してキャッシュ
    メモリ(4b)からデータを送出するように構成したこ
    とを特徴とするディスク・キャッシュ制御機能の診断方
    式。
JP1060062A 1989-03-13 1989-03-13 ディスク・キャッシュ制御機能の診断方式 Pending JPH02238540A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1060062A JPH02238540A (ja) 1989-03-13 1989-03-13 ディスク・キャッシュ制御機能の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1060062A JPH02238540A (ja) 1989-03-13 1989-03-13 ディスク・キャッシュ制御機能の診断方式

Publications (1)

Publication Number Publication Date
JPH02238540A true JPH02238540A (ja) 1990-09-20

Family

ID=13131224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1060062A Pending JPH02238540A (ja) 1989-03-13 1989-03-13 ディスク・キャッシュ制御機能の診断方式

Country Status (1)

Country Link
JP (1) JPH02238540A (ja)

Similar Documents

Publication Publication Date Title
US5896550A (en) Direct memory access controller with full read/write capability
JP4792113B2 (ja) プロセッサ間割り込み
JP3092566B2 (ja) パイプライン方式のバスを用いたメモリ制御方式
JP3192664B2 (ja) キャッシュメモリシステムおよびキャッシュメモリコントローラ
JPH02205963A (ja) 読取中断処理
JPH02238540A (ja) ディスク・キャッシュ制御機能の診断方式
US5809534A (en) Performing a write cycle to memory in a multi-processor system
JPH0789328B2 (ja) データ処理装置
JPH08263328A (ja) バストレース装置及びバストレース方法
JP2000231539A (ja) データ転送システムおよびデータ転送方法
WO1992006057A1 (fr) Systeme servant a commander l'emission d'instructions d'entree/sortie dans un systeme de traitement de donnees
JP3102119B2 (ja) ホストコンピュータ装置
JPS6159557A (ja) 仮想記憶制御装置
JP2002229811A (ja) 論理分割システムの制御方法
US6141735A (en) Performing a memory access cycle in a multi-processor computer system
JPH04305746A (ja) キャッシュメモリ制御装置
JP2002328850A (ja) ディスクアレイ装置のパトロールによるデータパス異常検出方法及びディスクアレイ装置を備えたコンピュータシステム
JPH05108493A (ja) メモリ制御方式
JP2723388B2 (ja) プロセッサモジュールの内部バス制御方法及び情処理装置
JP2679440B2 (ja) 情報処理装置
JP2584466B2 (ja) ディスクコントローラの自己診断方法
JPH11327798A (ja) データ転送制御装置
JP2825589B2 (ja) バス制御方式
JP2919457B1 (ja) 二重化装置i/o制御方式およびそのプログラム記録媒体
JP3190694B2 (ja) ローカルメモリの診断方式