JPH02235121A - 電源回路の短絡保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ｐｎｐ’トランジスタを直列制御素子として
用いた直列制御型の電源回路における出力短絡時の保護
を行う短絡保護回路に関するものである． 〔従来の技術〕 ｐｎｐ　トランジスタによる直列制御型の電源回路の一
例を第３図に示す。

この電源回路は、直流電源ｌと負荷２との間にρｎｐト
ランジスタからなる制御用トランジスタＴｒ，のエミッ
ターコレクタ間を直列に接続した定電圧回路であり、以
下に説明するように、この制御用トランジスタＴｒ．の
ベースに流れるドライブ電流を制御することにより負荷
２に一定の出力電圧を供給するようになっている。

制御用トランジスタＴｒ．の出力側には、抵抗Ｒ，と抵
抗Ｒ２からなる分圧抵抗回路３が負荷２に並列に接続さ
れている。そして、この分圧抵抗回路３における抵抗Ｒ
１と抵抗Ｒ２との接続点は、差動アンプ４における帰還
電圧入力Ｂに接続されている。また、差動アンプ４にお
ける基準電圧入力Ａには、基準電圧源５が接続されてい
る。従って、この差動アンプ４は、基準電圧入力Ａに基
準電圧源５の基準電圧が入力されると共に、帰還電圧入
力Ｂに電源回路の出力電圧を分圧抵抗回路３で分圧した
帰還電圧が入力され、これら基準電圧と帰還電圧との差
を増幅して差動増幅出力Ｃ−Ｄから出力することになる
。

上記差動アンプ４の差動増幅出力Ｃ−Ｄは、前記制御用
トランジスタＴｒ．のベースと保護回路６との間に介し
て接続され、この制御用トランジスタＴｒ＋のドライブ
電流を制御するようになっている。従って、この電源回
路は、制御用トランジスタＴｒ．に電源回路の出力電圧
を負帰還し、前記のように負荷２に供給される出力電圧
が常に一定に保たれるようにフィードバック制御を行う
ことになる。

ここで、差動アンプ４の差動増幅出力Ｄに接続する保護
回路６は、負荷２を接続する電源回路の出力が短絡した
場合の保護を行うための短絡保護回路をはじめとして、
過電流保護回路や過熱保護回路、過電圧保護回路等から
なる。

上記電源回路における従来の保護回路６の詳細を差動ア
ンプ４と共に第４図に示す。

まず、差動アンプ４について説明する。

第３図に示した差動アンプ４の基準電圧入力Ａと帰還電
圧入力Ｂは、それぞれ差動回路４ａにおけるｎｐｎ　ト
ランジスタＴｒｚ・Ｔｒ，のベースに接続されている。

このｎｐｎ　トランジスタＴｒ２・Ｔｒ＝は、ほぼ等し
い特性を有するトランジスタであり、エミッタが共通の
エミッタ抵抗Ｒ３を介して接地電源ＧＮＤに接続されて
いる。また、これらｎｐｎトランジスタＴｒｔ・Ｔｒ＝
の各コレクタは、ｐｎｐ　トランジスタＴｒ４・Ｔｒｓ
からなるカレントミラー回路４ｂを介し、さらにそれぞ
れ抵抗Ｒ４　・Ｒ，を介して電源■。，に接続されてい
る。この結果、差動回路４ａは、基準電圧入力Ａと帰還
電圧入力Ｂに入力された基準電圧と帰還電圧との差をｎ
ｐｎ　トランジスタＴｒ．・Ｔｒ．のコレクタ間に出力
することになり、差動アンプ４の入力段を構成する。

上記差動回路４ａにおけるｎｐｎトランジスタＴｒ３の
コレクタは、ダーリントン回路４Ｃにおけるｎｐｎトラ
ンジスタＴ『，のベースにも接続されている．このダー
リントン回路４Ｃは、２個のｎｐｎ　トランジスタＴｒ
６・Ｔｒ−ｒを複合接続した回路であり、差動アンプ４
の出力段を構成する。そして、このダーリントン回路４
ｃにおけるｎｐｎトランジスタＴｒ７のコレクタとエミ
ッタがそれぞれ前記差動増幅出力Ｃ−Ｄとなる。なお、
差動回路４ａにおけるｎｐｎ　トランジスタＴｒ．のコ
レクターベース間に接続されたコンデンサＣは、発振防
止用コンデンサである。

上記差動アンプ４の動作を説明する。

第３図に示す負荷２の変動等により電源回路の出力電圧
が所定電圧より低下した場合、分圧抵抗回路３で分圧ざ
れた帰還電圧も基準電圧源５の基準電圧より低下するこ
とになる。そして、差動アンプ４では、帰還電圧入力Ｂ
に入力された帰還電圧が基準電圧入力Ａに入力された基
準電圧よりも低くなるので、差動回路４ａにおけるｎｐ
ｎ　トランジスタＴｒ＋のコレクターエミッタ間に流れ
る電流が減少する。すると、カレントミラー回路４ｂに
おけるｐｎｐ　トランジスタＴｒｓからダーリントン回
路４Ｃに流れ込む電流が増加し、このダーリントン回路
４ｃにおけるｎｐｎトランジスタＴｒ，のコレクターエ
ミッタ間を流れる電流を増加させる。従って、制御用ト
ランジスタＴｒ，のドライブ電流が増加するので、出力
電圧は上昇することになる。

また、第３図に示す負荷２の変動等により電源回路の出
力電圧が所定電圧よりも高くなった場合には、上記帰還
電圧も基準電圧より上昇することになる。そして、差動
アンプ４では、差動回路４ａにおけるｎｐｎ　トランジ
スタＴｒ＋のコレクターエミッタ間に流れる電流が増加
する。しかし、ｎｐｎトランジスタＴｒ．のコレクター
エミッタ間に流れる電流は、これに対して相対的に減少
する。すると、カレントミラー回路４ｂにおけるｐｎｐ
　トランジスタＴｒ５からダーリントン回路４Ｃに流れ
込む電流が減少し、このダーリントン回路４Ｃにおける
ｎｐｎ　トランジスタＴｒ７のコレクターエミッタ間を
流れる電流を減少させる。従って、制御用トランジスタ
Ｔｒ１のドライブ電流が減少するので、出？電圧も低下
することになる。

この結果、差動アンプ４は、電源回路の出力電圧が常に
一定に保たれるように制御用トランジスタＴｒ．に負帰
還を加えることができる。

次に、保護回路６について説明する。ただし、第４図で
はこの保護回路６における短絡保護回路６ａと過電流保
護回路６ｂのみを示す。

短絡保護回路６ａは、ｐｎｐトランジスタＴｒ２，とｎ
ｐｎ　トランジスタのコレクターベース間を短絡したダ
イオードＤ２■とで構成されている。　ｐｎｐ　トラン
ジスタＴｒ２．は、エミッタが前記差動アンプ４のダー
リントン回路４Ｃにおけるｎｐｎ　トランジスタＴｒ７
のベースに接続され、コレクタが差動回路４ａにおける
抵抗Ｒ，とｎｐｎ　トランジスタＴｒ．・Ｔｒ３のエミ
ッタとの間に接続されている。また、このｐｎｐ　トラ
ンジスタＴｒ．．のベースは、ダイオードＤ２■を介し
て差動アンプ４における帰還電圧入力Ｂに接続されてい
る。

過電流保護回路６ｂは、ｎｐｎ　トランジスタＴ　ｒｚ
．とｎｐｎ　トランジスタのコレクターベース間を短絡
？たダイオードＩ）２４と抵抗Ｒ２Ｉ−Ｒ２■・Ｒ２３
とで構成されている。抵抗Ｒ２１−ＲＺ■・Ｒ２３は、
直列に接続され、抵抗Ｒｚｔ側の一端がｎｐｎ　トラン
ジスタＴｒ，のベースに接続されると共に、抵抗ＲＺ３
側の他端がダイオードＤ２４を介して接地電源ＧＮＤに
接続されている。また、抵抗Ｒ２■と抵抗Ｒ’ｌ３との
接続点は、差動増幅出力Ｄを介してこのｎｐｎ　トラン
ジスタＴｒ７のエミッタに接続されている。そして、ｎ
ｐｎトランジスタＴｒ．．は、コレクタがダーリントン
回路４Ｃにおけるｎｐｎ　トランジスタＴｒ，のベース
に接続されると共に、エミッタが上記抵抗Ｒ２３とダイ
オードＩ）ｚ４との接続点に接続されている．また、こ
のｎｐｎ　トランジスタＴｒ．．のべ一スは、上記抵抗
Ｒｔｌと抵抗Ｒ。との接続点に接続されている。ここで
、抵抗ＲＺＩ・Ｒ２■は、ダーリントン回路４Ｃにおけ
るプリーダ抵抗である。

上記保護回路６における短絡保護回路６ａの動作を説明
する。

第３図に示した負荷２を接続すべき電源回路の出力が短
絡すると、差動アンプ４の帰還電圧入力？に入力される
帰還電圧が接地電源ＧＮＤのレベル付近まで低下するこ
とになる。すると、この帰還電圧入力Ｂの低電位に引か
れて、短絡保護回路６ａにおけるｐｎｐ　トランジスタ
Ｔｒ．．のベースからダイオードＤ２■を介して電流が
流れ出し、このｐｎｐトランジスタＴｒ■がＯＮとなる
。そして、このｐｎｐ　トランジスタＴｒ．，のエミッ
ターコレクタ間が導通すると、前記差動アンプ４のダー
リントン回路４Ｃにおけるｎｐｎ　トランジスタＴｒ７
からベース電流が引き抜かれ、差動回路４ａにおける抵
抗Ｒ３に供給される。

このようにし，て抵抗５Ｒ，に短絡保護回路６ａからの
電流が供給されると、差動回路４ａにおけるｎｐｎトラ
ンジスタＴｒ．のエミッタ電位が上昇する。ところが、
ｎｐｎ　トランジスタＴｒ．のベース電位は、基準電圧
入力Ａを介して一定の基準電圧に維持されるので、この
エミッタ電位の上昇によりベースーエミッタ間電圧■．
が低下し、ｎｐｎ　トランジスタＴｒｚのコレクターエ
ミッタ間に流れる電流も減少する。すると、カレントミ
ラー回路４ｂのｐｎｐトランジスタＴｒｓからダーリン
トン回路４Ｃに流れ込む電流も減少するので、第３図に
示す制御用トランジスタＴｒｔのドライブ電流を低減さ
せることができる。

この結果、電源回路の出力短絡時には、ｐｎｐ　トラン
ジスタＴｒ．，がＯＮすることにより短絡保護回路６ａ
が働き、制御用トランジスタＴｒ，のドライブ電流を低
減させるので、短絡電流を小さくすることができる。

また、上記保護回路６における過電流保護回路６ｂの動
作を簡単に説明する。

第３図に示す制御用トランジスタＴｒ．のドライブ電流
は、差動アンプ４におけるダーリントン回路４ｃから保
護回路６における過電流保護回路６ｂの抵抗Ｒ２３及び
ダイオードＤＺ４を通じて流れる。このため、ドライブ
電流が増加すると抵抗Ｒ２３での電圧降下が大きくなり
、これが所定値を超えるとｎｐｎ　トランジスタＴｒ２
３がＯＮすることになる。この結果、ダーリントン回路
４ＣにおけるｎｐｎトランジスタＴｒ．のベース電流が
このｎｐｎトラ？ジスタＴ　ｒ　ｚ　３及びダイオード
Ｄｔ４を通じて引き抜かれ、上記ドライブ電流を制限し
て過電流を防止することができる。

〔発明が解決しようとする課題〕

ところが、上記第４図に示す短絡保護回路６ａでは、高
温時に電源回路の出力短絡が生じると、熱暴走によって
電源回路を破壊する危険性があるという問題点を有して
いた。

即ち、出力短絡時には、帰還電圧入力Ｂが接地電源ＧＮ
Ｄのレベル付近まで低下するので、短絡保護回路６ａに
おけるｐｎｐ　トランジスタＴｒＨ　のエミッタがダイ
オードＤ２■とこのｐｎｐ　トランジスタＴｒゎのベー
スーエミッタ間を介してベースーエミッタ間電圧■■の
２倍の電位となる。また、ｐｎｐトランジスタＴ　ｒ　
！　Ｉ　のコレクタは、ｎｐｎ　トランジスタＴｒｚの
エミッターベース間を介して基準電圧を保持された基準
電圧入力Ａに接続されているので、この基準電圧からベ
ースーエミッタ間電圧■．を差し引いた電位となる。

ここで、トランジスタのベースーエミッタ間電？■。は
、負の温度特性を有し、温度の上昇に伴って電圧が低下
することになる。このため、高温時に出力短絡が生じる
と、電圧■．の低下により、上記ｐｎｐ　トランジスタ
ＴｒＨのエミッタ電位が低下すると共にコレクタ電位が
上昇するので、このｐｎｐ　トランジスタＴｒＨにおけ
るコレクターエミッタ間電圧■４が減少する。

従って、高温時に出力短絡が生じても、ｐｎｐ　トラン
ジスタＴｒｚ＋　は、前記差動回路４ａにおける抵抗Ｒ
，への電流供給能力が低下するので、制御用トランジス
タＴｒ．のドライブ電流を十分に制限できなくなる。す
ると、この制御用トランジスタＴｒ．は、大きな短絡電
流を流し続けることになるので発熱を生じ、さらに温度
を上昇させる。そして、ｐｎｐトランジスタＴｒ■は、
この温度上昇のためにコレクターエミッタ間電圧■。か
さらに減少し飽和状態となるので、制御用トランジスタ
Ｔｒ．のドライブ電流がより一層増加する。

この結果、短絡保護回路６ａは、高温時に出力短絡が生
じると、制御用トランジスタＴｒ＋の発熱により順次ド
ライブ電流の制限能力が低下するという正帰還ループを
形成するので、熱暴走により電源回路を破壊するおそれ
が生じる。

〔課題を解決するための手段〕

請求項第１項に係る電源回路の短絡保護回路は、上記課
題を解決するために、電源回路の出力電圧に随伴して変
化する帰還電圧と所定の基準電圧とを入力段差動回路の
２つの入力端子にそれぞれ入力し、この入力段差動回路
の差動出力を出力段トランジスタの入力端子に入力して
増幅する差動アンプを有し、直列制御素子となるρｎｐ
トランジスタのベースをこの差動アンプの出力段トラン
ジスタを介して接地することにより、この直列制御素子
のドライブ電流を制御して上記出力電圧を基準電圧に応
じた一定電圧に保つ電源回路において、差動アンプの出
力段トランジスタと接地間に介入され、ドライブ電流に
よって電圧降下を生じる抵抗を有する動作点設定回路と
、この出力段トランジスタと動作点設定回路との接続点
にベースが接続されると共に、差動アンプの入力段差動
回路における帰還電圧の入力端子にエミッタが接続され
たｎｐｎ　トランジスタと、エミッターコレクタ間を介
して差動アンプの出力段トランジスタにおける入力端子
を接地すると共に、ベースが前記ｎｐｎトランジスタの
コレクタに接続されたｐｎｐ　トランジスタとからなる
ことを特徴としている。

また、請求項第２項に係る電源回路の短絡保護回路は、
上記請求項第１項の構成に加え、動作点設定回路が抵抗
値のほぼ等しい２個の抵抗とダイオードとの並列回路と
、この並列回路に直列に接続された第３の抵抗とからな
り、かつ、ベースがこの並列回路の２個の抵抗間の接続
点に接続されると共に、コレクタが差動アンプの出力段
トランジスタにおける入力端子に接続され、しかも、エ
ミッタが第２のダイオードを介して接地された第２のｎ
ｐｎ　トランジスタからなる過電流保護回路を有するこ
とを特徴としている． 〔作　用〕 短絡保護回路におけるｎｐｎ　トランジスタのベース電
位は、動作点設定回路の抵抗における直列制御素子のド
ライブ電流による電圧降下によって定まる。従って、電
源回路の出力短絡時におけるこの動作点設定回路の電圧
降下を予め適当な値となるように設定すれば、短絡保護
回路の動作点を調整することができる。

電源回路の出力が短絡すると、差動アンプの入力段差動
回路に入力される帰還電圧が接地電位付近まで低下する
。そして、短絡保護回路のｎｐｎ　トランジスタにおけ
るエミッタ電位も低下してベースーエミッタ間電圧ｖｌ
ｌ！が相対的に増加するので、このｎｐｎ　トランジス
タがＯＮとなる。すると、短絡保護回路におけるｐｎｐ
　トランジスタのベースが低電位の帰還電圧に引かれて
ＯＮとなり、差動アンプの出力段トランジスタにおける
入力端子と接地間を導通させることになる。

このため、出力段トランジスタは、入力端子が接地電位
付近まで低下するので、直列制御素子のドライブ電流が
制限される。

この結果、請求項第１項の短絡保護回路は、従来と同様
、電源回路の出力短絡時に直列制御素子のドライブ電流
を制限し、短絡電流を減少させることができる。

ここで、短絡保護回路のｎｐｎドランジスタにおけるベ
ースーエミッタ間電圧Ｖ．は、負の温度特性を有し、温
度の上昇と共に電圧が低下する。また、動作点設定回路
の抵抗は、正の温度特性を有し、温度の上昇と共に抵抗
値も大きくなる。このため、高温時に出力短絡が生じる
と、動作点設定回路の電圧降下が大きくなり、しかも、
ベースーエミッタ間電圧■１が低下するので、上記ｎｐ
ｎ　トランジスタは一層ＯＮＬ易くなって、短絡保護回
路の動作が確実なものとなる。

従って、請求項第１項の短絡保護回路は、高温時に出力
短絡が生じても、直列制御素子のドライブ電流を確実に
制限することができる。

また、請求項第２項に示す構成では、ドライブ電流が過
大になった場合に、動作点設定回路におけるダイオード
及び第３の抵抗を介してこのドライブ電流が流れる。従
って、並列回路の２個の抵抗には、ダイオードの順方向
電圧が加わるだけとなるので、過電流保護回路における
ｎｐｎ　トランジスタは、主に第３の抵抗での電圧降下
によって動作することになる。

しかし、電源回路の出力短絡時には、ドライブ電流が僅
かしか流れないので動作点設定回路におけるダイオード
がＯＦＦ状態となり、このドライブ電流は、並列回路の
２個の抵抗と第３の抵抗を流れることになる。ただし、
過鴬流保護回路の動作点を定める第３の抵抗は、抵抗値
が小さく電圧降下も少ないため、短絡保護回路における
ｎｐｎ　トランジスタは、主に並列回路の２個の抵抗で
の電圧降下によって動作することになる。

従って、請求項第２項の短絡保護回路は、動作点を定め
るための動作点設定回路を過電流保護回路と共用するこ
とができる。

しかも、ドライブ電流が過大になった場合における短絡
保護回路のｎｐｎ　トランジスタのベース電位は、過電
流保護回路におけるｎｐｎ　トランジスタとダイオード
を介することによる電圧ｖ１の２倍の電位と、ダイオー
ドの順方向電圧が加わる並列？路の一芳の抵抗の電圧降
下である電圧■．の２分の１の電位との和、即ち電圧■
．の２．５倍となる。従って、この短絡保護回路は、帰
還電圧が電圧Ｖ．の１．５倍以下となったときにｎｐｎ
　トランジスタがＯＮとなって動作する。そして、この
電圧■■の１．５倍は、常温（２５゜Ｃ）において約１
．０５Ｖとなる。ところが、帰還電圧は、通常約１．２
５Ｖである。このため、温度低下によって電圧■■が上
昇し短絡保護回路における帰還電圧の動作点が上昇した
としても、常温において約２　０　０ｍＶの余裕がある
ので、この短絡保護回路が過電流保護回路よりも先に誤
動作するおそれは生じない。

〔実施例〕

本発明の一実施例を第１図に基づいて説明すれば、以下
の通りである。

本実施例では、前記第３図で例示した直列制御型の電源
回路と同じ横成のものを示す。この電源回路は、直流電
源１と負荷２との間にｐｎｐ　トランジスタからなる制
御用トランジスタＴｒ．のエミッターコレクタ間を直列
に接続した定電圧回路であり、分圧抵抗回路３で分圧し
た帰還電圧と基準電圧源５の基準電圧との差を差動アン
プ４で増幅して上記制御用トランジスタＴｒ．のベース
に流れるドライブ電流を制御することにより、負荷２に
一定の出力電圧を供給するようになっている。

本実施例の電源回路における保護回路６の構成を第１図
に基づいて説明する。なお、この第１図に一部を示す差
動アンプ４は、前記第４図に示した従来例と同一の構成
であり、また、説明の便宜上、この第４図に示した従来
例と同一の機能を有する構成部材には、同じ符号を付記
する。

差動アンプ４におけるダーリントン回路４ｃは、２個の
ｎｐｎ　トランジスタＴｒ．−Ｔｒ７を複合接続した回
路であり、この差動アンプ４における出力段を構成する
。このダーリントン回路４ｃにおける初段のｎｐｎ　ト
ランジスタＴｒ．のベースは、入力端子已に接続されて
いる。入力端子Ｅは、前記第４図に示すｎｐｎ　トラン
ジスタＴｒ３のコレクタに接続され、差動回路４ａの差
動出力が入力されるよ？になっている。そして、このダ
ーリントン回路４ｃにおけるｎｐｎ　トランジスタＴｒ
．のコレクタとエミッタがそれぞれ差動アンプ４の差動
増幅出力Ｃ−Ｄとなる。なお、このダーリントン回路４
ｃにおけるｎｐｎトランジスタＴｒ．のエミッタとｎｐ
ｎトランジスタＴｒｖのエミッタとの間に接続された抵
抗Ｒ　Ｉ　＋は、ブリーダ抵抗である。

上記差動アンプ４におけるダーリントン回路４Ｃと接地
間に接続された保護回路６は、短絡保護回路６ａと過電
流保護回路６ｂと動作点設定回路６ｃとで構成されてい
る． 動作点設定回路６ｃは、抵抗値のほぼ等しい２個の抵抗
Ｒ．■・Ｒｌｌとｎｐｎ　トランジスタのコレクターベ
ース間を短絡したダイオードＤ．との並列回路と、この
並列回路に直列に接続された抵抗値の小さい抵抗Ｒｌ４
とからなる。そして、この動作点設定回路６ｃは、並列
回路側の一端が前記ダーリントン回路４ｃにおけるｎｐ
ｎ　トランジスタＴｒ．のエミッタに繋がる差動増幅出
力Ｄに接続され、抵抗Ｒｌｄ側の一端が接地されている
。

短絡保護回路６ａは、ｐｎｐ　トランジスタＴｒ，．と
ｎｐｎトランジスタＴｒｌ３とからなる。そして、ｎｐ
ｎ　トランジスタＴｒ＋＝は、ベースが上記差動増幅出
力Ｄに接続されると共に、エミッタが前記第３図で示し
た差動アンプ４における帰還電圧入力Ｂに接続されてい
る。また、ｐｎｐ　トランジスタＴｒｌ２は、エミッタ
ーコレクタ間を介して上記ダーリントン回路４Ｃにおけ
る入力端子Ｅを接地すると共に、ベースがこのｎｐｎ　
トランジスタＴｒ，．のコレクタに接続されている。

過電流保護回路６ｂは、ｎｐｎ　トランジスタＴｒ，．
とこれとは別のｎｐｎ　トランジスタのコレクターベー
ス間を短絡したダイオードＩ）ｔｓとからなる。そして
、ｎｐｎ　トランジスタＴｒ，．は、コレクタが上記ダ
ーリントン回路４ｃの入力端子已に接続されると共に、
エミッタがダイオードＩ）＋ｓを介して接地されている
。また、このｎｐｎ　トランジスタＴ　ｒ　Ｉ　４のベ
ースは、前記動作点設定回路６Ｃにおける抵抗Ｒｌ！と
抵抗Ｒｌ３との接続点に接続されている。

上記のように構成された保護回路６の動作を説明する． まず、過電流保護回路６ｂの動作を示す。

前記第３図に示す制御用トランジスタＴｒ．のドライブ
電流が過大になると、このドライブ電流は、動作点設定
回路６ＣにおけるダイオードＤｌｔと抵抗ＲＩ４とを通
じて流れることになる。このため、過電流保護回路６ｂ
におけるｎｐｎ　トランジスタＴｒ１．のベースには、
主として抵抗Ｒｌ４でのドライブ電流による電圧降下が
加わり、この電圧が所定値を超えるとｎｐｎ　トランジ
スタＴ　ｒ　＋　ａがＯＮとなる．すると、ダーリント
ン回路４Ｃにおける入力端子Ｅが、このｎｐｎ　トラン
ジスタＴｒｌａと順方向のダイオードＤＩ５を介して接
地され、電位が接地電源ＧＮＤのレベル付近まで低減さ
れる。

従って、この過電流保護回路６ｂは、従来と同様、ドラ
イブ電流が過大になった場合に、このドライブ電流を制
限することができる。

また、この際、短絡保護回路６ａにおけるｎｐｎトラン
ジスタＴｒ．３のベース電位は、過電流保護回路６ｂに
おけるｎｐｎ　トランジスタＴｒｌａ及びダ？オードＤ
Ｉ，の各ベースーエミッタ間電圧■■と動作点設定回路
６Ｃにおける抵抗ＲＩ！での電圧降下の和となる。そし
て、抵抗Ｒｌｔでの電圧降下は、抵抗Ｒ１■・ＲＩ３が
ほぼ等しい抵抗値を有し、これら抵抗Ｒｌ！・Ｒｉｍに
はダイオードＤＩ１の順方向電圧が加わることから、ベ
ースーエミッタ間電圧■．の２分の１の値となる。この
結果、上記ｎｐｎトランジスタＴｒ．．のベース電位は
、電圧■■の２．５倍となる。従って、短絡保護回路６
ａは、帰還電圧が電圧■。の１．５倍以下、即ち常温（
２５゜Ｃ）において約１．０５Ｖ以下となったときにｎ
ｐｎ　トランジスタＴｒ．がＯＮとなって動作する。

ここで、トランジスタのベースーエミッタ間電圧■．が
負の温度特性を有することから、温度が低下するとこの
電圧■。が上昇し、帰還電圧による短絡保護回路６ａの
動作点も上昇することになる。

しかしながら、差動アンプ４における帰還電圧入力Ｂに
入力される帰還電圧は、通常約１．２５■であり、常温
において約２００ｍＶの余裕がある。このため、温度の
低下によって動作点が上昇したとしても、本実施例にお
ける短絡保護回路６ａが過電流保護回路６ｂよりも先に
誤動作を起こすというおそれは生じない． 次に、短絡保護回路６ａの動作を示す。

前記第３図に示した電源回路における負荷２に接続する
出力が短絡すると、差動アンプ４の帰還電圧入力Ｂに入
力される帰還電圧が接地電源ＧＮＤのレベルまで低下す
る。すると、短絡保護回路６ａにおけるｎｐｎ　トラン
ジスタＴ　ｒ　ｌ　３のエミッタ電位も同じ接地電源Ｇ
ＮＤのレベルまで低下する。

また、出力短絡時にはドライブ電流が僅かしか流れない
ために動作点設定回路６ｃのダイオードＤＩｌがＯＦＦ
状態となるので、このドライブ電流は、抵抗Ｒｌ！”Ｒ
ｌ３及び抵抗ＲＩａを通じて流れることになる．そして
、抵抗Ｒｌ４は、抵抗値が小さいので、電圧降下も僅か
なものとなる。従って、短絡保護回路６ａにおけるｎｐ
ｎ　トランジスタＴｒ．３のベース電位は、主としてこ
の動作点設定回路６Ｃ？おける抵抗Ｒｌｔ’Ｒｌ３での
ドライブ電流による電圧降下によって定まり、適当な値
を維持させることができる。

上記の結果、出力短絡時には、ｎｐｎ　トランジスタＴ
ｒ，．におけるベースーエミッタ間電圧■１が相対的に
増加するので、このｎｐｎ　トランジスタＴｒ１，がＯ
Ｎとなる。そして、このｎｐｎ　トランジスタＴｒ，２
がＯＮすると、ｐｎｐ　トランジスタＴｒ．．のベース
が接地電源ＧＮＤのレベルまで低下した帰還電圧に引か
れてＯＮとなる。このため、前記ダーリントン回路４ｃ
における入力端子ＥがこのｐｎｐトランジスタＴｒ．■
を介して接地され、電位が接地電源ＧＮＤのレベル付近
まで低減される。

従って、本実施例の短絡保護回路６ａも、従来と同様、
電源回路の出力短絡時に制御用トランジスタＴｒ．のド
ライブ電流を制限し、短絡電流を減少させることができ
る。また、この短絡保護回路６ａは、動作点を定めるた
めの動作点設定回路６Ｃを過電流保護回路６ｂと共用す
ることができる．ここで、上記短絡保護回路６ａにおけ
るｎｐｎ　トランジスタＴ　ｒ　＋　ｓのベースーエミ
ッタ間電圧■。

は、前述のように負の温度特性を有し、温度の上昇に伴
って電圧が低下する。また、動作点設定回路６ｃにおけ
る抵抗Ｒｌ！・Ｒｌｆｆは、正の温度特性を有し、温度
の上昇に伴って抵抗値も大きくなる．このため、高温時
に出力短絡が生じると、抵抗ＲＩ！・Ｒｌ３での電圧降
下が大きくなり、しかも、電圧Ｖａｔが低下するので、
ｎｐｎ　トランジスタＴ　ｒ　＋　ｓは、よりＯＮＬ易
くなって、短絡保護回路６ａの動作を確実なものとする
． 従って、本実施例の短絡保護回路６ａは、高温時に出力
短絡が生じても、制御用トランジスタＴｒ．のドライブ
電流を確実に制限し、短絡電流を減少させることができ
る． なお、上記実施例では、保護回路６を前記第４図に示し
た従来の差動アンプ４に接続する場合について説明した
が、これに限らず、例えば第２図に示すような差動アン
プ４に接続することも可能である。

この第２図に示す差動アンプ４は、ダーリントン回路４
Ｃの入力端子Ｅを、３つのカレントミラ一回路４ｄ・４
ｅ・４ｒを介して差動回路４ａに接続したものである．
そして、これによりダーリントン回路４Ｃにおける入力
端子Ｅと差動回路４ａにおけるｎｐｎ　トランジスタＴ
ｒｓのコレクタとを分離することができるので、無負荷
高温時にｎｐｎトランジスタＴｒ．・Ｔｒ７のベースー
エミッタ間電圧ＶＩＥが低下し入力端子Ｅの電位が低下
しても、ｎｐｎ　トランジスタＴｒ３のコレクターベー
ス間が順方向バイアスとなってフィードバック制御が働
かなくなるという不都合を防止することができる。

〔発明の効果〕

請求項第１項に係る電源回路の短絡保護回路は、電源回
路の出力電圧に随伴して変化する帰還電圧と所定の基準
電圧とを入力段差動回路の２つの入力端子にそれぞれ入
力し、この入力段差動回路の差動出力を出力段トランジ
スタの入力端子に入力して増幅する差動アンプを有し、
直列制御素子となるｐｎｐ　トランジスタのベースをこ
の差動アンプの出力段トランジスタを介して接地するこ
とにより、この直列制御素子のドライブ電流を制御して
上記出力電圧を基準電圧に応じた一定電圧に保つ電源回
路において、差動アンプの出力段トランジスタと接地間
に介入され、ドライブ電流によって電圧陣下を生じる抵
抗を有する動作点設定回路と、この出力段トランジスタ
と動作点設定回路との接続点にベースが接続されると共
に、差動アンプの入力段差動回路における帰還電圧の入
力端子にエミッタが接続されたｎｐｎ　トランジスタと
、エミッターコレクタ間を介して差動アンプの出力段ト
ランジスタにおける入力端子を接地すると共に、ベース
が前記ｎｐｎトランジスタのコレクタに接続されたｐｎ
ｐ　トランジスタとからなる構成をなしている。

これにより、短絡保護回路のｎｐｎ　トランジスタは、
高温時にベースーエミッタ間電圧Ｖｌｔが低下し動作点
設定回路の抵抗が高《なるほどＯＮＬ易くなる。

従って、請求項第１項に係る電源回路の短絡保護回路は
、高温時に出力短絡が生じても、直列制御素子のドライ
ブ電流を確実に制限することができるという効果を奏す
る。

また、請求項第２項に係る電源回路の短絡保護回路は、
上記請求項第１項の構成に加え、動作点設定回路が抵抗
値のほぼ等しい２個の抵抗とダイオードとの並列回路と
、この並列回路に直列に接続された第３の抵抗とからな
り、かつ、ベース、がこの並列回路の２個の抵抗間の接
続点に接続されると共に、コレクタが差動アンプの出力
段トランジスタにおける入力端子に接続され、しかも、
エミッタが第２のダイオードを介して接地された第２の
ｎｐｎ　トランジスタからなる過電流保護回路を有する
構成をなしている。

これにより、動作点設定回路のダイオードのＯＮ／Ｏ　
Ｆ　Ｆ状態によって、ドライブ電流が流れる抵抗が切り
替えられる。しかも、ドライブ電流が過大になった場合
の短絡保護回路におけるｎｐｎ　トランジスタのベース
電位を十分に高めることができる． 従って、請求項第２項に係る電源回路の短絡保護回路は
、動作点を定めるための動作点設定回路を過電流保護回
路と共用することができるという効果を併せて奏する。

しかも、この短絡保護回路の動作点に余裕を設けること
ができるので、低温時に電圧ｖ０が上昇しても、過電流
保護回路より先に誤動作するおそれが生じないという効
果も併せて奏する。

【図面の簡単な説明】

第１図及び第２図は本発明の一実施例を示すものであっ
て、第１図は電源回路における差動アンプの一部と保護
回路の回路図、第２図は電源回路における差動アンプの
他の構成例と保護回路との接続を示す回路図である。第
３図は電源回路の回路図である。第４図は従来例を示す
ものであって、電源回路における差動アンプと保護回路
の回路図である。 ４は差動アンプ、４ａは差動回路（入力段差動回路）、
４ｃはダーリントン回路（出力段トランジスタ回路）、
６ａは短絡保護回路、６ｂは過電流保護回路、６ｃは動
作点設定回路、Ｔｒ．は制御用トランジスタ（直列制御
素子）　、Ｔｒｌ２は短絡保護回路のｐｎｐ　トランジ
スタ、Ｔｒ．３は短絡保護回路のｎｐｎ　トランジスタ
、Ｔｒ．．は過電流保護回路のｎｐｎ　トランジスタ、
Ｄｌｌは動作点設定回路のダイオード、Ｉ）＋ｓは過電
流保護回路のダイオード、Ｒ　ｌ！　’　Ｒ　１３は動
作点設定回路における並列回路の２個の抵抗、Ｒ１，は
動作点設定回路における並列回路に直列に接続された抵
抗、Ａは基準電圧入力（入力段差動回路における基準電
圧の入力端子）、Ｂは帰還電圧入力（入力段差動回路に
おける帰還電圧の入力端子）、Ｅは入力端子（出力段ト
ランジスタの入力端子）である。

Claims (1)

1. 【特許請求の範囲】 １、電源回路の出力電圧に随伴して変化する帰還電圧と
   所定の基準電圧とを入力段差動回路の２つの入力端子に
   それぞれ入力し、この入力段差動回路の差動出力を出力
   段トランジスタの入力端子に入力して増幅する差動アン
   プを有し、直列制御素子となるｐｎｐトランジスタのベ
   ースをこの差動アンプの出力段トランジスタを介して接
   地することにより、この直列制御素子のドライブ電流を
   制御して上記出力電圧を基準電圧に応じた一定電圧に保
   つ電源回路において、 差動アンプの出力段トランジスタと接地間に介入され、
   ドライブ電流によって電圧降下を生じる抵抗を有する動
   作点設定回路と、この出力段トランジスタと動作点設定
   回路との接続点にベースが接続されると共に、差動アン
   プの入力段差動回路における帰還電圧の入力端子にエミ
   ッタが接続されたｎｐｎトランジスタと、エミッターコ
   レクタ間を介して差動アンプの出力段トランジスタにお
   ける入力端子を接地すると共に、ベースが前記ｎｐｎト
   ランジスタのコレクタに接続されたｐｎｐトランジスタ
   とからなることを特徴とする電源回路の短絡保護回路。 ２、前記動作点設定回路が抵抗値のほぼ等しい２個の抵
   抗とダイオードとの並列回路と、この並列回路に直列に
   接続された第３の抵抗とからなり、かつ、ベースがこの
   並列回路の２個の抵抗間の接続点に接続されると共に、
   コレクタが差動アンプの出力段トランジスタにおける入
   力端子に接続され、しかも、エミッタが第２のダイオー
   ドを介して接地された第２のｎｐｎトランジスタからな
   る過電流保護回路を有することを特徴とする請求項第１
   項記載の電源回路の短絡保護回路。