JPH02234121A - Liquid crystal display device and its production - Google Patents

Liquid crystal display device and its production

Info

Publication number
JPH02234121A
JPH02234121A JP5385989A JP5385989A JPH02234121A JP H02234121 A JPH02234121 A JP H02234121A JP 5385989 A JP5385989 A JP 5385989A JP 5385989 A JP5385989 A JP 5385989A JP H02234121 A JPH02234121 A JP H02234121A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
pixel
spacer material
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5385989A
Other languages
Japanese (ja)
Inventor
Akira Ishii
彰 石井
Yoshiki Watanabe
渡辺 善樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP5385989A priority Critical patent/JPH02234121A/en
Publication of JPH02234121A publication Critical patent/JPH02234121A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

PURPOSE:To prevent the contamination of the surface of an orientation film and the variation of characteristic and to improve quality and yield by mixing and fixing a spacer material in a protective film for a color filter and then providing a transparent picture element electrode and the orientation film. CONSTITUTION:Since the spacer material SP is not dispersed on the orientation film by mixing and fixing the spacer material SP in the protective film PSV 2 for the color filter, for example, and then providing the common transparent picture element electrode ITO 2 and the orientation film ORI 2, the orientation film ORI 2 is prevented from being contaminated. Thus, an effect that the impedance of liquid crystal sealed between the orientation film on a 1st substrate and the orientation film ORI 2 on a 2nd substrate falls because of the contamination of the surface of the orientation film ORI 2 and the optical characteristic is changed and varied is prevented, whereas the quality and the yield are improved.

Description

【発明の詳細な説明】[Detailed description of the invention]

〔産業上の利用分野〕 本発明は、液晶表示装置およびその製造方法に係り,特
に、薄膜トランジスタ(TPT)と画素電極とを画素の
一構成要素とするアクティブ・マトリックス方式のカラ
ー液晶表示装置に適用して有効な技術に関するものであ
る. 〔従来の技術〕 アクティブ・マトリックス方式のカラー液晶表示装置は
、マトリックス状に複数の画素が配置された液晶表示部
(液晶表示パネル)を有している.液晶表示部の各画素
は,隣接する2本の走査信号線(ゲート信号線または水
平信号線とも称す)と隣接する2本の映像信号a(ドレ
イン信号線または垂直信号線とも称す)との交差領域内
に配置されている.走査信号線は、列方向(水平方向)
に延在し、行方向(垂直方向)に複数本配置されている
.一方、映像信号線は、走査信号線と交差する行方向に
延在し、列方向に複数本配置されている. 液晶表示部は、第1の透明ガラス基板上に薄膜トランジ
スタおよび透明画素電極、薄膜トランジスタの保護膜,
液晶分子の向きを設定する(液晶分子を案内し、整える
)ための配向膜が順次設けられた第1の基板(下部基板
)と、第2の透明ガラス基板上にカラーフィルタ,カラ
ーフィルタの保腹膜、共通透明画素電極、配向膜が順次
設けられた第2の基板(上部基板)と、両基板の各配向
膜の間に封入された液晶と、該液晶の封止部材(シール
部材)とによって構成されている。 液晶表示部は,上記第1の基板と、上記第2の基板とを
別々に作製し、両基板の互いの配向膜が向き合うように
、両基板間にスペーサ材を介在させることにより所定の
間隔を隔てて重ね合わせ,両基板間に液晶を封入し、液
晶封入口を除く第1および第2の基板の縁周囲全体に沿
って設けられるシール部材によって封止することによっ
て組み立てられる.なお,第1の基板側(あるいは第2
の基板側)にはパックライトが配置される。 上記のように、画素は、主として、液晶、この液晶を介
在させて配置された透明画素電極および共通透明画素電
極、薄膜トランジスタ,カラーフィルタで構成されてい
る.透明画素電極、薄膜トランジスタ、カラーフィルタ
のそれぞれは、画素ごとに設けられている.また、薄護
トランジスタのソース電極、ドレイン電極のうち一方の
電極は、透明画素電極に接続され、もう一方の電極は、
映像信号線に接続され、かつ,ゲート電極は、走査信号
線に接続されている.カラーフィルタは、ゼラチン、ア
クリル樹脂等の樹脂材料で構成される染色基材に染料を
着色して構成され、画素に対向する位置に各画素ごとに
構成され、染め分けられている.すなわち、カラーフィ
ルタは、画素と同様に、隣接する2本の走査信号線と隣
接する2本の映像信号線との交差領域内に構成されてい
る.次に、従来の液晶表示装置の製造方法についてさら
に詳しく説明する.まず、第1の透明ガラス基板上に薄
膜トランジスタおよび透明画素電極、薄膜トランジスタ
の保護膜、配向膜を順次設け、配向膜に配向処理を施し
て第1の基板を作製する.配向処理は,液晶分子の向き
を設定するために所定の細溝を多数設ける処理である。 また、これと別の工程で第2の基板を作製する。 まず,第2の透明ガラス基板上にカラーフィルタを設け
る.カラーフィルタを設けるには、まず、第2の透明ガ
ラス基板の表面にゼラチン,アクリル樹脂等のような染
色基材を設け、フォトリソグラフィー技術で、例えばま
ず赤色フィルタ形成領域以外の染色基材を除去する.こ
の後、染色基材を赤色染料で染め、防染処理を施し,赤
色フィルタを設ける.次に,同様な工程を施すことによ
って,緑色フィルタ、青色フィルタを順次設ける.次に
、カラーフィルタが設けられた第2の透明ガラス基板上
にカラーフィルタの保護膜を設ける.次に、保護膜上に
共通透明画素電極を設け,所定の形状にパターニングす
る.次に、共通透明画素電極が設けられた第2の透明ガ
ラス基板上に配向膜を設け、配向膜に配向処理を施す。 次に、配向処理が済んだ配向膜面上に、エアーブロー等
を用いて多数のスペーサ材を均一に分散させる。このよ
うにして上記第2の基板を完成させる。 その後、第1の基板と第2の基板の互いの配向膜が向き
合うように組み合わせると、第2の基板の配向膜上に設
けられた多数のスペーサ材が両基板間に介在されるので
両基板は所定の間隔を隔てて重ね合わされる。次に、両
基板間に液晶封入口から液晶を封入し、基板周囲のシー
ル材により液晶を封止する. なお、スペーサ材に関する別の工程がある。すなわち、
上記の工程において、第2の基板に配向膜材を堆積させ
る前に、この配向膜材に多数のスペーサ材を混入し,こ
れを堆積させて配向膜を設けてもよい。その後,該配向
膜に配向処理を施し,第1および第2の基板を重ね合わ
せ、液晶を封入し、封止する.その他の工程は上記と同
様である。 TPTを使用したアクティブ・マトリックス方式の液晶
表示装置は、例えば, 1984年9月10日発行のr
日経エレク1一ロニクス」211頁に記載されている。 〔発明が解決しようとする課題〕 上述のように、従来の液晶表示装置の製造工程では、配
向処理が済んだ配向膜にスペーサ材を分散させるとき、
エアープロ一等で吹いて分散させるので,配向膜面に異
物が付着しやすく、配向膜面が汚染されやすい。配向膜
面が汚染されると、第1の基板の配向膜と、第2の基板
の配向膜との間に封入される液晶のインピーダンスが低
下し、光学特性が変化してしまう。このように,従来の
製造方法では、配向膜面が汚染されやすく、これにより
特性が変動し、品質、歩留りの低下を生じる問題があっ
た。 また、この汚染された配向膜を洗浄すると、スペーサ材
は固定されてないので、スペーサ材が流れてしまって一
部が無くなったり、また、洗浄の際、スペーサ材が移動
するので、配向膜に配向処理の傷(細溝)とは別の傷が
付き、液晶分子の向きを設定する機能が劣化する。 さらに、スペーサ材は、上述のように配向処理が済んだ
配向膜面に分散させるか、あるいは、スペーサ材を混入
した配向膜を基板面」二に設けるので、スペーサ材は、
設けられる位置、場所を定めることができず,スペーサ
材により薄膜トランジスタ等が損傷されることが多く,
歩留りが低下する問題があった。 本発明の目的は,配向膜面の汚染が防止でき、従って、
特性の変動が防止でき、品質、歩留りが向上できる液晶
表示装置およびその製造方法を提供することにある。 本発明の他の目的は、配向膜を洗浄しても、スペーサ材
が流れてしまって無くなったり、また、スペーサ材の移
動により配向膜が傷付いたりすることのない液晶素子お
よびその製造方法を提供することにある. 本発明のさらに他の目的は、スペーサ材により薄膜トラ
ンジスタ等が損傷されにくい液晶表示装置およびその製
造方法を提供することにある.〔課題を解決するための
手段〕 上記の目的を達成するために,本発明の液晶表示装置お
よびその製造方法は、次のような特徴を持つ。 すなわち、本発明の液晶表示装置の製造方法は、透明ガ
ラス基板上にカラーフィルタを設ける工程と、上記カラ
ーフィルタが設けられた上記透明ガラス基板上に保護膜
と該保護膜に混入され、その下部が該保護膜に固着され
、上部が該保護膜から突出するスペーサ材とを設ける工
程と、上記スペーサ材が混入された上記保護膜上に画素
電極を設ける工程と、上記スペーサ材上に存在する」ユ
記画素電極を除去する工程と、上記画素電極および上記
スペーサ材上に配向膜を設ける工程とを含んでなること
を特徴とする。 また、本発明の液晶表示装置は、第1の透明ガラス基板
と、上記第1の透明ガラス基板上に設けられた薄膜!・
ランジスタおよび第1の画素電極と,上記薄膜トランジ
スタおよび上記第1の画素電極を含む上記第1の透明ガ
ラス基板上に設けられた第1の保護膜と、上記第1の保
護膜上に設けられた第1の配向膜とを含んでなる第1の
基板と、第2の透明ガラス基板と、上記第2の透明ガラ
ス基板上に設けられたカラーフィルタと、上記カラーフ
ィルタを含む上記第2の透明ガラス基板上に設けられた
第2の保護膜と,上記第2の保護膜に混入され、その下
部が該保護膜に固着され、その上部が該保護膜から突出
するスペーサ材と、上記スペーサ材上を除く上記第2の
保護膜上に設けられた第2の画素電極と、上記第2の画
素電極および上記スペーサ材上に設けられた第2の配向
膜とを含む第2の基板とを具備し, 上記第1の基板と上記第2の基板とは、互いの上記第1
、第2の配向膜が向き合うように、上記第2の保護膜に
固着されたスペーサ材を介在させることにより所定の間
隔を隔てて重ね合わせられ、両基板の間の上記第1,第
2の配向膜の間に液晶が封入され、シール材により封止
されて組み立てられていることを特徴とする. 〔作用〕 従来の液晶表示装置では、スペーサ材は配向処理が済ん
だ配向膜面上に分散させるか、あるいは5スペーサ材を
混入した配向膜を透明ガラス基板面上に塗布して設ける
ので、スペーサ材が設けられる位置を定めることができ
ず、従って,第1の基板と第2の基板とを組み合わせた
とき、スペーサ材が第1の基板上に設けられた薄膜トラ
ンジスタ付近に配置された場合に、スペーサ材により薄
膜トランジスタが損傷される可能性が高かった.しかし
、本発明の液晶表示装置では,スペーサ材の上には第2
の配向膜が載っており、薄膜トランジスタとスペーサ材
との間には第1の配向膜と第2の配向膜の2層が存在す
るので、薄膜t・ランジスタ等が損傷される可能性が低
減し、品質、歩留りを向上することができる. また、従来の液晶表示装置の製造方法では、配向処理が
済んだ配向膜にスペーサ材を分散させるとき、エアーブ
ロー等で吹いて分散させるので、配向膜面に異物が付着
しやすく、配向膜面が汚染されやすかったが、本発明の
製造方法では、カラーフィルタ用の保護膜にスペーサ材
を混入、固着し,その後透明画素電極と配向膜を設け、
配向膜面上にスペーサ材を分散させないので、配向膜が
汚染されることがない.従って、配向膜面の汚染により
、第1の基板の配向膜と第2の基板の配向膜との間に封
入される液晶のインピーダンスが低下し、光学特性が変
化し、特性が変動するのを防止でき、品質、歩留りを向
上することができる.また、従来の製造方法では,配向
膜を洗浄するとき、スペーサ材が固定されてないので、
スペーサ材が流れてしまって一部が無くなったり、また
、洗浄の際,スペーサ材が移動するので、配向膜が傷付
くことがあり、液晶分子の向きを整える機能が劣化する
問題があったが、本発明の製造方法では、配向処理後の
スペーサ分散工程が不要であり、また、スペーサ材は,
接着性を有する保護膜によりしっかりと固定されている
ので、上記の問題が生じず、かつ、第1の基板と第2の
基板とを組み合わせる前に配向膜を洗浄することが可能
となり,配向処理面の異物付着,汚染等を除去でき、配
向膜面を清浄化できるので,品質、歩留りを向上できる
。 さらに、本発明の製造方法では,第1の基板と第2の基
板とを組み合わせたとき、第1の基板の薄膜トランジス
タとスペーサ材との間には第1の基板の配向膜と第2の
基板の配向膜の2I1tが存在するので、薄膜トランジ
スタ等が損傷されにくく、品質、歩留りを向上すること
ができる。 〔実施例〕 第2図は、本発明を適用すべきアクティブ・マトリック
ス方式のカラー液晶表示装置の液晶表示部の一画素の要
部平面図、第3図は、第2図の■−n切断線で切った部
分とシール部周辺部の断面図、第4図は、第2図に示す
画素を複数配置した液晶表示部の要部平面図である. 第3図に示すように、下部透明ガラス基板SUB1の内
側(液晶側)の表面上に,薄膜トランジスタTPTおよ
び透明画素電極ITOが設けられている.下部透明ガラ
ス基板SUBIは例えば1.1閣程度の厚さで構成され
ている.第4図に示すように,各画素は、隣接する2本
の走査信号線(ゲート信号線または水平信号線)OLと
、隣接する2本の映像信号線(ドレイン信号線または垂
直信号線)DLとの交差領域内(4本の信号線で囲まれ
た領域内)に配置されている.走査信号線GLは、第2
図および第4図に示すように、列方向(水平方向)に延
在し、かつ行方向(垂直方向)に複数本配匝されている
。映像信号mDLは、行方向に延在し、かつ列方向に複
数本配置されている。 各画素の薄膜トランジスタT P Tは、画素内におい
て3つ(複数)に分割され,薄膜トランジスタ(分割薄
膜[・ランジスタ)TFTI、TFT2およびTFT3
で構成されている.薄膜トランジスタTPT1〜TFT
3のそれぞれは、実質的に同一寸法(チャネル長とチャ
ネル幅が同じ)で構成されている,この分割された薄膜
1−ランジスタTFTI〜TFT3のそれぞれは,主に
ゲート電極GT.絶縁膜GI.j型(真性、intri
nsic、導電型決定不純物がドープされていない)シ
リコン(Si)からなるi型半導体IAs、1対のソー
ス電極SDIおよびドレイン電極SD2で構成されてい
る。なお、ソース・ドレインは本来その間のバイアス極
性によって決まり、この液晶表示装置の回路ではその極
性は動作中反転するので、ソース・ドレインは動作中入
れ替わると理解されたい。しかし、以下の説明でも、便
宜上一・方のSD1をソース、他方のSD2をドレイン
と固定して表現する. ゲート電極GTは、第5図(所定の製造工程における画
素の要部平面図)に詳細に示すように、走査信号線OL
から行方向(第2図および第5図において下方向)に突
出する丁字形状で構成されている(丁字形状に分岐され
ている)。すなわち、ゲート電極GTは、映像信号線D
Lと実質的に平行に延在するように構成されている。ゲ
ート電極GTは、薄膜トランジスタTPTI〜TFT3
のそれぞれの形成領域まで突出するように構成されてい
る.薄膜トランジスタ’r F T 1〜TFT3のそ
れぞれのゲート電極G Tは、一体に(共通ゲート電極
として)構成されており、同一の走査信号線GLに連続
して設けられている。ゲート電極GTは,薄膜トランジ
スタTPTの形成領域において大きい段差をなるべく作
らないように、単層の第1導電膜g1で構成する.第1
導電膜g1は、例えばスパソタ法で設けられたクロム(
Cr)膜を用い、IIOOA程度の膜厚で設ける。 このゲート電極GTは、第2図、第3図および第6図(
所定の製造工程における画素の要部平面図)に示されて
いるように,i型半導体WJAsを(下方から見て)完
全に覆うようにそれより太き目に設けられる。従って、
下部透明ガラス基板SUBIの下方に蛍光燈等のバック
ライトを取り付けた場合、この不透明のCrゲート電極
GTが影となって、半導体IAsにはバックライト光が
当たらず、上述した光照射による導電現象すなわちTP
Tのオフ特性劣化は起きにくくなる.なお、ゲート電極
GTの本来の大きさは,ソース・ドレイン電極SDI,
SDZ間をまたがるに最低限必要なくゲート電極とソー
ス・ドレイン電極の位置合わせ余裕分も含めた)@を持
ち、チャネル幅Wを決めるその奥行き長さはソース・ド
レイン電極間の距離(チャネル長)Lとの比、すなわち
相互コンダクタンスgmを決定するファクタW/Lをい
くつにするかによって決められる。 この液晶表示装置におけるゲー1〜電極の大きさはもち
ろん、上述した本来の大きさよりも大きくされる。 ゲート電極GTのゲートおよび遮光の機能面からだけで
考えれば,ゲート電極GTおよびその配線G Lは単一
の層で一体に設けてもよく、この場合不透明導電材料と
してSiを含有させたアルミニウム(A.l1)、純A
Ω、およびパラジウム(Pd)を含有させたAQ等を選
ぶことができる.ここでは走査信号線OLは、第1導電
膜g1およびその上部に設けられた第2導電膜g2から
なる複合膜で構成されている。この走査信号線G I,
の第1導電膜g1は、ゲート電極GTの第1.導電膜g
1と同一製造工程で設けられ,かつ一体に構成されてい
る.第2導電膜g2は例えばスパッタ法で設けられたA
Ω膜を用い、900〜4000人程度の膜厚で設ける。 第2導電膜g2は、走査信号線OLの抵抗値を低減し、
信号伝達速度の高速化(画素の情報の書き込み特性)を
図ることができるように構成されている. また、走査信号線OLは、第1導電膜g1の幅に比べて
第2導電膜g2の幅を小さく構成している。すなわち、
走査信号線OLは、その側壁の段差形状をゆるやかにす
ることができるので、その上層に設ける絶縁膜GI’の
表面を平担化できるように構成されている。 絶縁膜GIは、薄膜トランジスタTPTI〜TFT3の
それぞれのゲート絶縁膜として使用される。絶縁膜Gl
は、ゲート電極GTおよび走査信号線GLの上層に設け
られている.絶縁膜GIは例えばプラズマCVD法で設
けられた窒化珪素膜を用い、3500人程度の膜厚で設
ける.上述のように、絶縁膜GIの表面は、薄膜トラン
ジスタTPT1〜TFT3のそれぞれの形成領域および
走査信号線GLの形成領域において平担化されている.
i型半導体層ASは、第6図(所定の製造工程における
要部平面図)で詳細に示すように、複数に分割された薄
膜トランジスタTPTI〜TPT3のそれぞれのチャネ
ル形成領域として使用される.複数に分割された薄膜ト
ランジスタTPTI〜TFT3のそれぞれのi型半導体
層ASは、画素内において一体に構成されている.すな
わち、画素の分割された複数の薄膜トランジスタTPT
1〜TFT3のそれぞれは,1つの(共通の)i型半導
体層ASの島領域で構成されている.i型半導体層As
は、非品質シリコン膜または多結晶シリコン膜で形成し
、約2000人程度の膜厚で設ける. このi型半導体層ASは、供給ガスの成分を変えてSi
,N4からなる絶縁膜GIの形成に連続して、同じプラ
ズマCVD装置で、しかも下部透明ガラス基板SUBI
はその装置から外部に取り出すことなく設けられる。ま
た、オーミックコンタクト用のPをドープしたN1型半
導体層do(第3図)も同様に連続して約300人の厚
さに設けられる.その後、下部透明ガラス基板SUBI
はCVD装置から外に取り出され、フォトリソグラフィ
ー(写真処理)技術により、N+型半導体層d0および
i型半導体層ASは第2図、第3図および第6図に示す
ように独立した島状にバターニングされる。 このように、一画素において複数に分割された薄膜トラ
ンジスタTPTI〜TFT3のそれぞれのi型半導体層
ASを一体に構成することにより、薄膜トランジスタT
PT1〜TFT3のそれぞれに共通のドレイン電極SD
2がi型半導体層AS(実際には、第1導電膜g1の膜
厚,N+型半導体層doの膜厚およびi型半導体層AS
の膜厚とを加算した膜厚に相当する段差)をドレイン電
極SD2側からi型半導体層AS側に向って1度乗り越
えるだけなので、ドレイン電極SD2が断線する確率が
低くなり、点欠陥の発生する確率を低減することができ
る。すなわち、この液晶表示装置では、ドレイン電極S
D2がi型半導体層ASの段差を乗り越える際に画素内
に発生する点欠陥を3分の1に低減できる. また、この液晶表示装置のレイアウトと異なるが、i型
半導体層ASを映像信号線DLが直接乗リ越え、この乗
り越えた部分の映像信号線DLをドレイン電極SD2と
して構成する場合、映像信号線DL(ドレイン電極SD
2)がi型半導体層ASを乗り越える際の断線に起因す
る線欠陥の発生する確率を低減することができる。すな
わち,一画素内で複数に分割された薄膜トランジスタT
PTI〜TFT3のそれぞれのi型半導体層ASを一体
に構成することにより、映像信号線DL(ドレイン電極
SD2)がi型半導体層Asを1度だけしか乗り越えな
いためである(実際には,乗り始めと乗り終わりの2度
である)。 i型半導体層ASは,第2図、第6図および第7図(所
定の製造工程における画素の要部平面図)に詳細に示す
ように、走査信号線GLと映像信号線DLとの交差部(
クロスオーバ部)の両者間まで延在させて設けられてい
る.この延在させたi型半導体層Asは、交差部におけ
る走査信号線GLと映像信号線DLとの短絡を低減する
ように構成されている. 一画素内で複数に分割された薄膜トランジスタTPTI
〜TFT3のそれぞれのソース電極SDIと共通のドレ
イン電極SD2とは、第2図、第3図および第7図で詳
細に示すように、i型半導体層AS上にそれぞれ離隔し
て設けられている。 ソース電極SDI,ドレイン電極SD2のそれぞれは、
回路のバイアス極性が変ると、動作上、ソースとドレイ
ンとが入れ替わるように構成されている。すなわち,薄
膜トランジスタTPTは,FET(電界効果トランジス
タ)と同様に双方向性である. ソース電極SDI、ドレイン電極SD2のそれぞれは、
N”型半導体層dOに接触する下層側から、第1導電膜
d1、第2導電膜d2、第3導電膜d3を順次重ね合わ
せて構成されている,ソース電極SDIの第1導電膜d
1、第2導電膜d2および第3導電膜d3は、ドレイン
電極SD2のそれぞれと同一製造工程で設けられる。 第1導電膜d1は,スバソタ法で設けたCr膜を用い、
500〜1000人の膜厚(この液晶表示装置では、6
00人程度の膜厚)で設けるo C r膜は、膜厚を厚
く設けるとストレスが大きくなるので、2000人程度
の膜厚を越えない範囲で設ける。Cr膜は、N+型半導
体層doとの接触が良好である。 Crlilは、後述する第2導電膜d2のA2がN+型
半導体層doに拡散することを防止する、所謂バリア層
を構成する。第1導電膜d1としては、Cr膜の他に、
高融点金属(Mo.Ti.Ta、W)膜,高融点金属シ
リサイド(MoSi.、TiSi,,TaSi,、WS
i.)膜で設けてもよい. 第1導電膜d1をフォ]・リソグラフィー技術でバター
ニングした後、同じフォトマスクを用いて、あるいは第
1導電膜d1をマスクとしてN”型半導体層dOが除去
される.すなわち,i型半導体層AS上に残っていたN
+型半導体層doは第1導電膜d1以外の部分が自己整
合(セルファライン)で除去される。このとき、N”型
半導体/ldOはその厚さ分は全て除去されるようにエ
ッチングされるのでi型半導体IAsも若干その表面部
分でエッチングされるが、その程度はエッチング時間で
制御すればよい。 その後、第2導電膜d2がAQをスパッタすることによ
り3000〜5500人の膜厚(この液晶表示装置では
、3500 A程度の膜厚)に設けられる。AQ膜は、
Cr膜に比べてストレスが小さく、厚い膜厚に設けるこ
とが可能で、ソース電極SDI、ドレイン電極SD2お
よび映像信号線DLの抵抗値を低減するように構成され
ている。すなわち、第2導電膜d2は、薄膜トランジス
タTPTの動作速度の高速化および映像信号線DLの信
号伝達速度の高速化を図ることができるように構成され
ている。従って、第2導電膜d2により、画素の書き込
み特性を向上することができる。第2導電膜d2として
は、AQ膜の他に、Siや銅(C:u)やPdを添加物
として含有させたAM膜で設けてもよい。 第2導電膜d2がフォトリソグラフィー技術によりパタ
ーニングされた後,300〜2400人の膜厚(この液
晶表示装置では、1200人程度の膜厚)でスバッタ法
で設けられた透明導電膜(IT○:ネサ膜)によって、
第3導電膜d3が設けられる。 この第3導電膜d3は、ソース電極SDI,  ドレイ
シ電極SD2および映像信号線DLを構成するとともに
、透明画素電極ITOを構成するようになっている. ソース電極SDIおよびドレイン電極S D 2の第1
導電膜d1は、第1導電膜d1ど第2導電膜d2および
第3導電膜d3との間の製造工程においてマスク合わせ
ずれが生じても、第2導電膜d2および第3導電膜d3
に比べて大きい寸法になるようにチャネルが設けられる
側が大きい寸法になるように構成されている(第1導電
膜d1〜第3導電膜d3のそれぞれのチャネル形成領域
側がオンザラインでもよい)。また、ソース電極SD1
およびドレイン電極SD2の第1導電膜d1のそれぞれ
は、薄膜トランジスタTPTのゲート長Lを規定するよ
うに構成されている。 このように,一画素内で複数に分割された薄膜トランジ
スタTPTI〜TFT3において、ソース電極SDI、
ドレイン電極SD2のそれぞれの第1導電膜d1のチャ
ネル形成領域側を第2導電膜d2および第3導電膜d3
に比べて大きい寸法で構成することにより、ソース電極
SDI、ドレイン電極SD2のそれぞれの第1導電膜d
l間の寸法で、薄膜トランジスタTPTのゲート長Lを
規定することができる.第1導電膜d1間の離隔寸法(
ゲート長し)は、加工精度(パターニング精度)で規定
することができるので,薄膜トランジスタTPTI〜T
FT3のそれぞれのゲート長Lを均一にすることができ
る. ソース電極SDIは、上述のように、透明画素電極IT
Oに接続されている.ソース電極SDIは、i型半導体
J’lASの段差形状(第1導電膜g1の膜厚,N+型
半導体層doの膜厚およびi型半導体層ASの膜厚とを
加算した膜厚に相当する段差)に沿って構成されている
。具体的には,ソース電極SDIは、i型半導体RAS
の段差形状に沿って設けられた第1導電膜d1と,この
第1導電膜d1の上部にそれに比べて透明画素電極■T
oと接続される側を小さい寸法で設けた第2導電膜d2
と、この第2導電膜から露出する第1導電膜d1に接続
された第3導電膜d3とで構成されている.ソース電極
SDIの第1導電膜d1は,N1型半導体層dOとの接
着性が良好であり、かつ主に第2導電膜d2からの拡散
物に対するバリア暦として構成されている。ソース電極
SDIの第2導電膜d2は、第1導電膜d1のCr膜が
ストレスの増大のため厚く設けることができず、i型半
導体層Asの段差形状を乗り越えられないので、このi
型半導体層ASを乗り越えるために構成されている.す
なわち、第2導電膜d2は、厚く設けることでステップ
力バレツジ(段差被覆)を向上している。第2導電膜d
2は、厚く設けることができるので、ソース電極SDI
の抵抗値(ドレイン電極SD2や映像信号線DLについ
ても同様)の低減に大きく寄与している。第3導電膜d
3は、第2導電膜d2のi型半導体RASに起因する段
差形状を乗り越えることができないので、第2導電膜d
2の寸法を小さくすることで、露出する第1導電膜d1
に接続するように構成されている。第1導電膜d1と第
3導電膜d3とは接着性が良好であるばかりか,両者間
の接続部の段差形状が小さいので、確実に接続すること
ができる。 このように、薄膜トランジスタTPTのソース電極SD
Iを、少なくともi型半導体廖ASに沿って設けられた
バリア層としての第1導電膜d1と,この第1導電膜d
1の上部に設けられ、第1導電膜d1に比べて比抵抗値
が小さく、かつ第1導電膜d1に比べて小さい寸法の第
2導電膜d2とで構成し、この第2導電膜d2から露出
する第1導電膜d1に透明画素電極ITOである第3導
電膜d3を接続することにより、薄膜トランジスタTP
Tと透明画素電極ITOとを確実に接続することができ
るので、断線に起因する点欠陥を低減することができる
。しかも,ソース電極SDIは、第1導電膜d1がバリ
ア効果を有するので,抵抗値の小さい第2導電膜d2(
An膜)を用.いることができるので,抵抗値を低減す
ることができる。 ドレイン電極SD2は,映像信号線DLと一体に構成さ
れており、同一製造工程で設けられている.ドレイン電
極SD2は、映像信号線DLと交差する列方向に突出し
たL字形状で構成されている。すなわち、一画素内で複
数に分割された薄膜トランジスタTPTI〜TFT3の
それぞれのドレイン電極SD2は、同一の映像信号線D
Lに接続されている。 透明画素電極ITOは、各画素ごとに設けられており、
液晶表示部の画素電極の一方を構成する。 透明画素電極■Toは、一画素内で複数に分割された薄
膜トランジスタTPTI〜TFT3のそれぞれに対応し
て3つの透明画素電極(分割透明画素電極)ITOI、
IT○2およびITO3に分割されている。透明画素電
極ITOIは、薄膜トランジスタTFTIのソース電極
SDIに接続されている.透明画素電極ITO2は、薄
膜トランジスタTPT2のソース電極SDIに接続され
ている.透明画素電極ITO3は、薄瞑トランジスタT
FT3のソース電極SDIに接続されている.透明画素
電極IT○1〜ITO3のそれぞれは、薄膜トランジス
タTPTI〜TFT3のそれぞれと同様に,実質的に同
一寸法で構成されている。 透明画素電極ITOIL〜工T○3のそれぞれは、薄膜
トランジスタT F T .1〜TFT3のそれぞれの
i型半導体層ASを一体に構成してある(分割されたそ
れぞれの薄膜トランジスタTPTを一箇所に集中的に配
置してある)ので,L字形状で構成している。 このように,隣接する2本の走査信号線GLと隣接する
2本の映像信号線DLとの交差領域内に配置された一画
素内で薄膜トランジスタTPTを複数の薄膜トランジス
タTPTI〜TFT3に分割し、この複数に分割された
薄膜トランジスタTPTI〜TFT3のそれぞれに複数
に分割した透明画素電極IT○1〜ITO3のそれぞれ
を接続することにより、画素の分割された一部分(例え
ば、薄膜トランジスタTFTI)が点欠陥になるだけで
、画素の全体としては点欠陥でなくなる(il膜トラン
ジスタTFT2およびTFT3が点欠陥でない)ので、
画素全体としての点欠陥を低減することができる。 また、上記画素の分割された一部の点欠陥は,画素の全
体の面積に比べて小さい(この液晶表示装置の場合、画
素の3分の1の面積)ので、上記点欠陥を見にくくする
ことができる。 また、上記画素の分割された透明画素電極ITO1〜r
TO3のそれぞれを実質的に同一寸法で構成することに
より、画素内の点欠陥の面積を均一にすることができる
。 さらに、上記画素の分割された透明画素電極■TOI〜
ITO3のそれぞれを実質的に同−寸法で構成すること
により、透明画素電極ITOI〜ITO3のそれぞれと
上部透明ガラス基板StJB2の共通透明画素電極IT
○とで構成されるそれぞれの液晶容量( C pix 
)と、この透明画素電極IT○1〜IT○3のそれぞれ
に付加される透明画素電極IT○1〜IT○3とゲート
電極GTとの重ね合わせで生じる重ね合わせ容量(Cg
s)とを均一にすることができる。すなわち、透明画素
電極ITOI〜ITO3のそれぞれは液晶容量および重
ね合わせ容量を均一にすることができるので,この重ね
合わせ容量に起因する液晶LCの液晶分子に印加されよ
うとする直流成分を均一とすることができ、この直流成
分を相殺する方法を採用した場合、各画素の液晶にかか
る直流成分のばらつきを小さくすることができる。 薄膜トランジスタTPTおよび透明画素電極ITo上に
は、保護膜PSVIが設けられている。 保護膜PSVIは、主に薄膜トランジスタTPTを湿気
等から保護するために設けられており、透明性が高く、
しかも耐湿性の良いものを使用する。 保護膜PSVIは、例えばプラズマCVD法で設けた酸
化珪素膜や窒化珪素膜で形成されており、5000〜1
1000人の膜厚(この液晶表示装置では8000人程
度の膜厚)で設ける. 薄膜トランジスタTFT上の保護膜PSVIの上部1こ
は、外部光がチャネル形成領域として使用されるi型半
導体/IIAsに入射されないように、遮蔽膜LSが設
けられている。第2図に示すように、遮蔽膜LSは、点
線で囲まれた領域内に構成されている。遮蔽膜LSは、
光に対する遮蔽性が高い,例えばAΩ膜やCr膜等で設
けられており、スパッタ法で1000人程度の膜厚に設
ける。 従って、薄膜トランジスタTPTI〜TFT3の共通半
導体層ASは、上下にある遮光膜LSおよびゲート電極
GTによってサンドイッチにされ,これによりi型半導
体層ASには外部の自然光やバックライト光が当たらな
くなる。遮光膜I,sとゲート電極GTは半導体層AS
より寸法が太き目でほぼそれと相似形に設けられ、両者
の大きさはほぼ同じとされる(図では境界線が判るよう
にゲート電極GTを遮光膜LSより小さ目に描いている
)。 なお、バックライトを上部透明ガラス基板sUBz側に
取り付け、下部透明ガラス基板SUBIを観察側(外部
露出側)とすることもでき、この場合は遮光膜LSはバ
ンクライト光の、ゲート電極GTは自然光の遮光体とし
て働く。 薄膜トランジスタTPTは、ゲート電tiGTに正のバ
イアスを印加すると、ソースードレイン間のチャネル抵
抗が小さくなり、バイアスをOにすると、チャネル抵抗
は大きくなるように構成されている.すなわち、薄膜ト
ランジスタTPTは、透明画素電極ITOに印加される
電圧をゲート電極GTに印加するバイアスにより制御す
るように構成されている. 液晶LCは、下部透明ガラス基板SUBIと上部透明ガ
ラス基板SUB2との間に設けられた空間内で、液晶分
子の向きを設定する下部配向膜ORIIおよび上部配向
膜ORI2との間に封入されている。 下部配向膜ORIIは、下部透明ガラス基板SUBI側
の保護膜PSVIの上部に設けられる.上部透明ガラス
基板SUB2の内側(液晶側)の表面には、カラーフィ
ルタFIL、保護膜PSv2、共通透明画素電極(CO
M)ITOおよび上部配向膜ORI2が順次積漕して設
けられている。 共通透明画素電極ITOは、下部透明ガラス基板SUB
IIに画素ごとに設けられた透明画素電極ITOに対向
し,隣接する他の共通透明画素電極ITOと一体に構成
されている。この共通透明画素電極ITOには、コモン
電圧Vcomが印加されるように構成されている,コモ
ン電圧Vcon+は,映像信号線DLに印加されるロウ
レベルの粁動電圧Vdminとハイレベルの卵動電圧V
 d IIIaxとの中間電位である. カラーフィルタFILは,アクリル樹脂等の樹脂材料で
形成される染色基材に染料を着色して構成されている.
カラーフィルタFILは,画素に対向する位置に各画素
ごとに構成され,染め分けられている.すなわち、カラ
ーフィルタFILは、画素と同様に,隣接する2本の走
査信号線GLと隣接する2本の映像信号線DLとの交差
領域内に構成されている,各画素は、カラーフィルタF
ILの個々の所定の色フィルタ内において、複数に分割
されている。 カラーフィルタFILは、次のように設けることができ
る。まず,上部透明ガラス基板SUB 2の表面に染色
基材を設け、フォトリソグラフィー技術で赤色フィルタ
形成領域以外の染色基材を除去する.この後、染色基材
を赤色染料で染め、防染処理を施し、赤色フィルタRを
設ける.次に、同様な工程を施すことによって,緑色フ
ィルタG、青色フィルタBを順次設ける. このように、カラーフィルタFILの各色フィルタを各
画素と対向する交差領域内に設けることにより、カラー
フィルタFILの各色フィルタ間に、走査信号線GL、
映像信号線DLのそれぞれが存在するので、それらの存
在に相当する分、各画素とカラーフィルタFILの各色
フィルタとの位置合わせ余裕寸法を確保する(位置合わ
せマージンを大きくする)ことができる.さらに、カラ
ーフィルタFILの各色フィルタを設ける際に、異色フ
ィルタ間の位置合わせ余裕寸法を確保することができる
. すなわち、この液晶表示装置では、隣接する2本の走査
信号線GLと隣接する2本の映像信号線DLとの交差領
域内に画素を構成し、この画素を複数に分割し、この画
素に対向する位置にカラーフィルタFILの各色フィル
タを設けることにより、上述の点欠陥を低減することが
できるとともに、各画素と各色フィルタとの位置合わせ
余裕寸法を確保することができる。 保護膜PSV2は、カラーフィルタFILを異なる色に
染め分けた染料が液晶LCに漏れることを防止するため
に設けられている。保護膜PS■2は、例えばアクリル
樹脂,エポキシ樹脂等の透明樹脂材料で形成されている
。 この液晶表示装置は、下部透明ガラス基板SUBl側の
それぞれの層と、上部透明ガラス基板SUB2側のそれ
ぞれの層とを別々に設け,その後、下部透明ガラス基板
SUBIと上部透明ガラス基板SUB2とを重ね合わせ
、両者間に液晶LCを封入することによって組み立てら
れる。 液晶表示部の各画素は、第4図に示すように、走査信号
線GLが延在する方向と同一列方向に複数配置され,画
素列X 1, X,, X,, X4,・・・のそれぞ
れを構成している.各画素列Xユt x2, X3*X
4,・・・のそれぞれの画素は、薄膵トランジスタT 
F T ].〜TFT3および透明画素電極ITO.L
〜ITO3の配置位置を列単位において同一に構成して
いる。すなわち、画素列X1, X,,・・・のそれぞ
れの画素は、薄膜トランジスタTPTI〜TFT3の配
置位置を左側、透明画素電極ITOI〜ITO3の配置
位置を右側に構成している.画素列X i l X3 
1・・・のそれぞれの行方向の次段の画素列X,,X4
,・・・のそれぞれの画素は、画素列XL,X,,・・
・のそれぞれの画素を映像信号線DLに対して線対称で
配置した画素で構成されている.すなわち、画素列X,
,X4,・・・のそれぞれの画素は,薄膜トランジスタ
TPTI〜TFT3の配置位置を右側、透明画素電極I
TOI〜ITO3の配置位置を左側に構成している。そ
して、画素列X2,X4,・・・のそれぞれの画素は、
画素列X1,X3,・・・のそれぞれの画素に対し、列
方向に半画素間隔移動させて(ずらして)配置されてい
る。 すなわち,画素列Xの各画素間隔を1.0 (1.0ピ
ッチ)とすると、次段の画素列Xは、名画素間隔を?.
0とし、前段の画素列Xに対して列方向に0.5画素間
隔(0.5ピッチ)ずれている.各画素間を行方向に延
在する映像イa号線DLは、各画素列X間において、半
画素間隔分(0.5ピッチ分)列方向に延在するように
構成されている。 このように液晶表示部において、薄膜トランジスタTP
Tおよび透明画素電極IT○の配置位置が同一である画
素を列方向に複数配置して画素列Xを構成し、画素列X
の次段の画素列Xを、前段の画素列Xの画素を映像信号
線DLに対して線対称で配置した画素で構成し、次段の
画素列を前段の画素列に対して半画素間隔移動させて構
成することにより,第8図(画素とカラーフィルタとを
重ね合わせた状態における要部平面図)で示すように、
前段の画素列Xの所定の色フィルタが設けられた画素(
例えば、画素列X■の赤色フィルタRが設けられた画素
)と次段の画素列Xの同一色フィルタが設けられた画素
(例えば,画素列X.の赤色フィルタR 75(設けら
れた画素)とを1.5画素間隔(1.5ピッチ)離隔す
ることができる。すなわち、前段の画素列Xの画素は、
最も近傍の次段の画素列の同一色フィルタが設けられた
画素と常時1.5画素間隔分離隔するように構成されて
おり、カラーフィルタFILはRGBの三角形配置構造
を構成している。カラーフィルタFILのRGBの三角
形配置構造は,各色の混色を良くすることができるので
、カラー画像の解像度を向上することができる。 また、映像信号線DLは,各画素列X間において、半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線DLと交差しなくなる。従って、映像信号線DLの
引き回しを無くし、その占有面積を低減することができ
、また、映像信号線DLの迂回を無くシ,多層配線構造
を廃止することができる。 この液晶表示部の構成を回路的に示すと、第9図(液晶
表示部の等価回路図)に示すようになる。 第9図に示すXiG,Xi+IG,・・・は、緑色フィ
ルタGが設けられる画素に接続された映像信号線DLで
ある,XiB* Xi+IB,・・・は、青色?ィルタ
Bが設けられる画素に接続された映像信号線DLである
.Xi+IR,Xi+2R,・・・は、赤色フィルタR
が設けられる画素に接続された映像信号線D Lである
.これらの映像信号線DLは、映像信号駆動回路で選択
される.Yiは第4図および第8図に示す画素列X■を
選択する走査信号線GLである。同様に− Y x +
 1 v Y i+ 2 r・・のそれぞれは、画素列
x2, X,,・・・のそれぞれを選択する走査信号線
G Lである.これらの走査信号線GLは、垂直走査回
路に接続されている.第3図の中央部は一画素部分の断
面を示しているが,左側は下部透明ガラス基板SUBI
および上部透明ガラス基板SUB2の左側縁部分でグ部
引出配線の存在する部分の断面を示している。右側は、
透明ガラス基板S U B .LおよびS U B 2
の右側縁部分で外部引出配線の存在しない部分の断面を
示している. 第3図の左側、右側のそれぞれに示すシール材SLは、
液晶LCを封止するように構成されてお+)、液晶封入
口(図示していない)を除く透明ガラス基板SUBIお
よびSUB2の縁周囲全体に沿って設けられている.シ
ール材SLは、例えばエポキシ樹脂で形成されている. 上部透明ガラス基板SUBZ側の共通透明画素電極IT
Oは,少なくとも一箇所において.銀ペースト材SIL
によって、下部透明ガラス基板SUBI側に設けられた
外部引出配線に接続されている.この外部引出配線は、
上述したゲート電極GT、ソース電極SDI、ドレイン
電極SD2のそれぞれと同一製造工程で設けられる.配
向膜ORIIおよびORI2、透明画素電極ITO、共
通透明画素電極ITO、保護膜psv1およびPSV2
、絶縁膜GIのそれぞれの層は、シール材SLの内側に
設けられる.偏光板POLは、下部透明ガラス基板SU
BI.上部透明ガラス基板SUB2のそれぞれの外側の
表面に設けられている. 第10図は本発明を適用すべき他のアクティブ・マトリ
ックス方式のカラー液晶表示装置の液晶表示部の画素の
要部およびシール部周辺部の断面図、第11図は第10
図に示した液晶表示装置の液晶表示部の一画素を示す平
面図、第12図は第11図のA−A切断線で切った部分
の断面図、第13図は第11図に示す画素を複数配置し
た液晶表示部の要部平面図、第14図〜第16図は第1
1図に示す画素の所定の製造工程における要部平面図、
第17図は第13図に示す画素とカラーフィルタとを重
ね合わせた状態における要部平面図である。 この液晶表示装置においては,液晶表示部の各画素の開
口率を向上することができるとともに、液晶にかかる直
流成分を小さくし、液晶表示部の点欠陥を低減し、かつ
黒むらを低減することができる. この液晶表示装置は、第11図に示すように、液晶表示
部の各画素内のi型半導体層ASが薄膜トランジスタT
FTl〜TFT3ごとに分割して構成されている.すな
わち,一画素内で複数に分割された薄膜トランジスタT
PTI〜TFT3のそれぞれは、独立したi型半導体層
ASの島領域また、薄膜トランジスタTPTI〜TFT
3のそれぞれに接続される透明画素電極ITOI〜工T
O3のそれぞれは,薄膜トランジスタTPTI〜TFT
3と接続される辺と反対側の辺において、行方向の次段
の走査信号線OLと重ね合わされている.この重ね合わ
せは、透明画素電極ITOI〜ITO3のそれぞれを一
方の電極とし,次段の走査信号線GLを他方の電極とす
る保持容量素子(静電容量素子) Caddti−構成
する.この保持容量素子C addの誘電体膜は,薄膜
トランジスタTPTのゲート絶縁膜として使用される絶
縁膜GIと同一層で構成されている. ゲート電極GTは、第2図等に示した液晶表示装置と同
様、i型半導体層Asより太き目に設けられるが、この
液晶表示装置では薄膜トランジスタTPTI〜TFT3
が独立したi型半導体層ASごとに設けられているため
、各薄膜トランジスタTPTごとに太き目のパターンが
設けられている. また,上部透明ガラス基板StJB2の走査信号線GL
、映像信号線DL、薄膜トランジスタTPTに対応する
部分にブラックマトリックスパターンBMが設けられて
いるから,画素の輪郭が明瞭になるので、コントラスト
が向上するとともに、外部の自然光が薄膜トランジスタ
TPTに当たるのを防止することができる。 第11図に示される画素の等価回路を第18図に示す.
第18図において、上述と同様に、Cgsは薄膜トラン
ジスタTPTのゲート電極GTおよびソース電極SDI
で形成される重ね合わせ容量である.重ね合わせ容量C
gsの誘電体膜は絶縁膜GIである。C pixは透明
画素電極ITO(P I X)および共通透明画素電極
ITO(CoM)間で形成される液晶容量である。液晶
容量Cpixの誘電体膜は液晶LC、保護膜PSVIお
よび配向膜ORI l.ORI 2である。なお、Vi
aは中点電位である。 保持容量素子C addは,薄膜トランジスタTPTが
スイッチングするとき、中点電位(画素電極7{a)v
tcに対するゲート電位変化ΔVgの影響を低減するよ
うに働く.この様子を式で表すと次式となる。 ΔV lc = ((Cgs/ (Cgs+Cadd+
Cpix)) XΔVgここで,ΔVlcはΔVgによ
る中点電位の変化分を表わす.この変化分ΔVlcは液
晶に加わる直流成分の原因となるが、保持容量素子Ca
ddの保持容量を大きくすればする程、その値を小さく
することができる。また、保持容量素子C addは放
電時間を長くする作用もあり、薄膜トランジスタTPT
がオフした後の映像情報を長く蓄積する。液晶LCに印
加される直流成分の低減は、液晶LCの寿命を向上し、
液晶表示画面の切り替え時に前の画像が残るいわゆる焼
き付きを低減することができる。 上述したように、ゲート電極GTは半導体暦ASを完全
に覆うように大きく設けられている分、ソース・ドレイ
ン電極SDI,SD2とのオーバラップ面積が増え、従
って、寄生容量Cgsが大きくなり中点電位V].cは
ゲート(走査)信号Vgの影響を受け易くなるという逆
効果が生じる.しかし、保持容量素子C addを設け
ることによりこのデメリットも解消することができる。 また、2本の走査信号線OLと2本の映像信号MDLと
の交差領域内に画素を有する液晶表示装置において、上
記2本の走査信号IGLのうちの一方の走査信号線OL
で選択される画素の薄膜トランジスタTPTを複数に分
割し、この分割された薄膜トランジスタTPTI〜TF
T3のそれぞれに透明画素電極ITOを複数に分割した
rTo1〜ITO3をそれぞれ接続し、この分割された
透明画素電極ITOI〜ITO3のそれぞれにこの画素
電極ITOを一方の電極とし,上記2本の走査信号線G
Lのうちの他方の走査信号線GLを容量電礪線として用
いて他方の電極とする保持容量素子C addを構成す
ることにより,上述のように,画素の分割された一部分
が点欠陥になるだけで、画素の全体としては点欠陥でな
くなるので、画素の点欠陥を低減することができるとと
もに、保持容量素子C addで液晶LCに加わる直流
成分を低減することができるので、液晶LCの寿命を向
上することができる.特に,画素を分割することにより
、薄膜トランジスタTPTのゲート電極GTとソース電
極SDIまたはドレイン電極SD2との短絡に起因する
点欠陥を低減することができるとともに、透明画素電極
IT○1〜ITO3のそれぞれと保持容量素子C ad
dの他方の電極(容量電極wA)との短絡に起因する点
欠陥を低減することができる6後考側の点欠陥はこの液
晶表示装置の場合、3分の1になる.この結果,上記画
素の分割された一部の点欠陥は、画素の全体の面積に比
べて小さいので、上記点欠陥を見にくくすることができ
る。 保持容量素子Caddの保持容量は、画素の書き込み特
性から,液晶容量Cpj.xに対して4〜8倍( 4 
・Cpix( Cadd< 8 ・Cpix) 、重ね
合せ容量C4sに対して8〜32倍( 8 ・Cgs<
 Cadd<32・Cgs)程度の値に設定する。 また、走査信号1iAGLを第1導電膜(C’r’膜)
g1に第2導電膜(AQ膜)g2を重ね合せた複合膜で
構成し.保持容量素子C addの他方の電極、すなわ
ち容量電極線の分岐された部分を上記複合膜のうちの一
層の第1導電膜g1からなる単層膜で構成することによ
り、走査信号線GLの抵抗値を低減し、書き込み特性を
向上することができるとともに,保持容量素子C ad
dの他方の電極に基づく段差部に沿って確実に保持容量
素子C addの一方の電極(透明画素it極ITO)
を絶縁膜GX上に接着させることができるので、保持容
量素子C addの一方の電極の断線を低減することが
できる. また、保持容量素子Caddの他方の電極を単層の第1
導電膜g1で構成し、AQ膜である第2導電膜g2を構
成しないことにより.Aff[のヒロックによる保持容
量素子C addの他方の電極と一方の電極との短絡を
防止することができる.保持容量素子C addを構成
するために重ね合わされる透明画素電極ITOI〜IT
O3のそれぞれと容量電極線の分岐された部分との間の
一部には、ソース電極SDIと同様に、分岐された部分
の段差形状を乗り謔える際に透明画素電極ITOが断線
しないように、第1導電膜d1および第2導電膜d2で
構成された島領域が設けられている.この島領域は,透
明画素電極ITOの面積(開口率)を低下しないように
、できる限り小さく構成する. このように、保持容量素子C addの一方の電極とそ
の誘電体膜として使用される絶縁膜GIとの間に、第1
導電膜d1とその上に設けられた第1導電膜d1に比べ
て比抵抗値が小さく、かつ寸法が小さい第2導電膜d2
とで設けられた下地廖を構成し,上記一方の電極(第3
導電膜d3)を上記下地層の第2導電膜d2から露出す
る第1導電膜d1に接続することにより,保持容量素子
Caddの他方の電極に基づく段差部に沿って確実に保
持容量素子C addの一方の電極を接着させることが
できるので、保持容量素子C addの一方の電極の断
線を低減することができる. 画素の透明画素電極IT○に保持容量素子Caddを設
けた液晶表示装置の液晶表示部は、第20図(液晶表示
部を示す等価回路図)に示すように構成されている。液
晶表示部は,画素、走査信号線GLおよび映像信号線D
Lを含む単位基本パターンの繰り返しで構成されている
。容量電極線として使用される最終段の走査信号線OL
(または初段の走査信号線GL)は,第20図に示すよ
うに、共通透明画素電極(Vcom)ITOに接続され
る.共通透明画素電極ITOは、第3図に示すように、
液晶表示装置の周縁部において銀ペースト材SLによっ
て外部引出配線に接続されている,しかも,この外部引
出配線の一部の導電層(glおよびg2)は走査信号線
OLと同一製造工程で構成されている。この結果、最終
段の走査信号線GL(容量電極線)は、共通透明画素電
極ITOに簡単に接続することができる。 このように、容量電極線の最終段を画素の共通透明画素
電極(Vcom)ITOに接続することにより、最終段
の容量電極線は外部引出配線の一部の導電層と一体に構
成することができ、しかも共通透明画素電極ITOはこ
の外部引出配線に接続されているので,簡単な構成で最
終段の容量電極線を共通透明画素電極ITOに接続する
ことができる. また、液晶表示装置は,先に本願出願人によって出願さ
れた特願昭62−95125号に記戟される直流相殺方
式(.D Cキャンセル方式)に基づき、第19図(タ
イムチャート)に示すように、走査信号1iADLの能
動電圧を制御することによって,さらに液晶LCに加わ
る直流成分を低減することができる.第19図において
,viは任意の走査信号線GLの駆動電圧,Vi+1は
その次段の走査信号線OLの駆動電圧である.Veeは
走査信号線OLに印加されるロウレベルの駆動電圧Vd
min.Vddは走査信号線OLに印加されるハイレベ
ルの駆動電圧V d waxである.各時刻L=tユ〜
t4における中点電位Via(第18図参照)の電圧変
化分Δvi〜Δv4は,画素の合計の容量(Cgs+ 
Cpix+ Cadd)をCとすると,次式のようにな
る. ΔV−= (Cgs/C)・V2 Δv,=+(Cgs/C)・(V1+V2)−(Cad
d/C)・V 2 Δ”s=  (Cgs/C)・V1 +(Cadd/ C)・(V 1 +V 2)ΔV,=
−(Cadd/C)・V 1 ここで、走査信号線GLに印加される叩動電圧が充分で
あれば(下記
[Industrial Application Field] The present invention relates to a liquid crystal display device and a method for manufacturing the same, and is particularly applicable to an active matrix color liquid crystal display device in which a thin film transistor (TPT) and a pixel electrode are constituent elements of a pixel. This is related to effective technology. [Prior Art] An active matrix color liquid crystal display device has a liquid crystal display section (liquid crystal display panel) in which a plurality of pixels are arranged in a matrix. Each pixel of the liquid crystal display section is formed by the intersection of two adjacent scanning signal lines (also referred to as gate signal lines or horizontal signal lines) and two adjacent video signal lines a (also referred to as drain signal lines or vertical signal lines). It is located within the area. The scanning signal line is in the column direction (horizontal direction)
, and multiple lines are arranged in the row direction (vertical direction). On the other hand, the video signal lines extend in the row direction intersecting the scanning signal lines, and a plurality of video signal lines are arranged in the column direction. The liquid crystal display section includes a thin film transistor, a transparent pixel electrode, a protective film for the thin film transistor, and a transparent pixel electrode on a first transparent glass substrate.
A first substrate (lower substrate) on which alignment films for setting the orientation of liquid crystal molecules (guiding and aligning liquid crystal molecules) are sequentially provided, and a color filter and a color filter storage on a second transparent glass substrate. A second substrate (upper substrate) on which a peritoneum, a common transparent pixel electrode, and an alignment film are sequentially provided, a liquid crystal sealed between each alignment film of both substrates, and a sealing member (sealing member) for the liquid crystal. It is made up of. In the liquid crystal display section, the first substrate and the second substrate are manufactured separately, and a spacer material is interposed between the two substrates so that the alignment films of both substrates face each other, thereby maintaining a predetermined distance. The first and second substrates are stacked one on top of the other with a gap between them, liquid crystal is sealed between the two substrates, and the first and second substrates are sealed by a sealing member provided along the entire edges of the first and second substrates except for the liquid crystal filling opening. Note that the first board side (or the second board side)
A pack light is placed on the board side). As mentioned above, a pixel is mainly composed of a liquid crystal, a transparent pixel electrode and a common transparent pixel electrode arranged with the liquid crystal interposed therebetween, a thin film transistor, and a color filter. A transparent pixel electrode, thin film transistor, and color filter are provided for each pixel. Furthermore, one of the source electrode and drain electrode of the thin protection transistor is connected to the transparent pixel electrode, and the other electrode is connected to the transparent pixel electrode.
It is connected to the video signal line, and the gate electrode is connected to the scanning signal line. Color filters are constructed by adding dye to a dyed base material made of a resin material such as gelatin or acrylic resin, and are arranged for each pixel at a position opposite to each pixel, and are dyed differently. That is, the color filter, like the pixel, is configured within the intersection area of two adjacent scanning signal lines and two adjacent video signal lines. Next, the conventional method for manufacturing a liquid crystal display device will be explained in more detail. First, a thin film transistor, a transparent pixel electrode, a protective film for the thin film transistor, and an alignment film are sequentially provided on a first transparent glass substrate, and the alignment film is subjected to an alignment treatment to produce a first substrate. The alignment process is a process in which a large number of predetermined narrow grooves are provided in order to set the orientation of liquid crystal molecules. In addition, a second substrate is manufactured in a separate process. First, a color filter is provided on a second transparent glass substrate. To provide a color filter, first, a dyed base material such as gelatin, acrylic resin, etc. is provided on the surface of the second transparent glass substrate, and then, for example, the dyed base material other than the red filter forming area is first removed using photolithography technology. do. After this, the dyed base material is dyed with red dye, resist dyeing treatment is applied, and a red filter is provided. Next, a green filter and a blue filter are sequentially provided by performing the same process. Next, a protective film for the color filter is provided on the second transparent glass substrate provided with the color filter. Next, a common transparent pixel electrode is provided on the protective film and patterned into a predetermined shape. Next, an alignment film is provided on the second transparent glass substrate on which the common transparent pixel electrode is provided, and an alignment process is performed on the alignment film. Next, a large number of spacer materials are uniformly dispersed on the surface of the alignment film that has been subjected to the alignment process using an air blower or the like. In this way, the second substrate is completed. After that, when the first substrate and the second substrate are combined so that their alignment films face each other, a large number of spacer materials provided on the alignment film of the second substrate are interposed between both substrates, so that both substrates are superimposed at a predetermined interval. Next, liquid crystal is sealed between both substrates through the liquid crystal filling port, and the liquid crystal is sealed with sealant around the substrates. Note that there is another process related to the spacer material. That is,
In the above step, before depositing the alignment film material on the second substrate, a large number of spacer materials may be mixed into the alignment film material and deposited to provide the alignment film. Thereafter, the alignment film is subjected to an alignment treatment, the first and second substrates are stacked, and liquid crystal is filled and sealed. Other steps are the same as above. An active matrix type liquid crystal display device using TPT is described, for example, in R.
Nikkei Electronics 1-1-ronics” page 211. [Problems to be Solved by the Invention] As mentioned above, in the conventional manufacturing process of a liquid crystal display device, when dispersing a spacer material in an alignment film that has been subjected to alignment treatment,
Since the particles are dispersed by blowing with an air blower, foreign matter tends to adhere to the surface of the alignment film, and the surface of the alignment film is likely to be contaminated. When the alignment film surface becomes contaminated, the impedance of the liquid crystal sealed between the alignment film of the first substrate and the alignment film of the second substrate decreases, and the optical characteristics change. As described above, in the conventional manufacturing method, the surface of the alignment film is easily contaminated, which causes the characteristics to fluctuate, resulting in a decrease in quality and yield. In addition, when cleaning this contaminated alignment film, the spacer material is not fixed, so some of the spacer material may flow and be lost, or the spacer material may move during cleaning, so the alignment film may be damaged. Scratches other than the scratches (fine grooves) caused by the alignment process occur, and the ability to set the orientation of liquid crystal molecules deteriorates. Furthermore, the spacer material is either dispersed on the alignment film surface that has been subjected to the alignment treatment as described above, or an alignment film mixed with the spacer material is provided on the substrate surface.
Thin film transistors, etc. are often damaged by the spacer material because it is not possible to determine the position and place where the spacer is installed.
There was a problem that the yield decreased. The purpose of the present invention is to prevent contamination of the alignment film surface, and therefore:
It is an object of the present invention to provide a liquid crystal display device and a method for manufacturing the same, which can prevent variations in characteristics and improve quality and yield. Another object of the present invention is to provide a liquid crystal element and a method for manufacturing the same, in which the spacer material does not flow away and disappear even when the alignment film is cleaned, and the alignment film is not damaged due to movement of the spacer material. The purpose is to provide. Still another object of the present invention is to provide a liquid crystal display device in which thin film transistors and the like are less likely to be damaged by a spacer material, and a method for manufacturing the same. [Means for Solving the Problems] In order to achieve the above object, the liquid crystal display device and the manufacturing method thereof of the present invention have the following features. That is, the method for manufacturing a liquid crystal display device of the present invention includes the steps of providing a color filter on a transparent glass substrate, a protective film on the transparent glass substrate on which the color filter is provided, and a color filter mixed in the protective film, a step of providing a spacer material which is fixed to the protective film and whose upper part protrudes from the protective film; a step of providing a pixel electrode on the protective film mixed with the spacer material; and a step of providing a pixel electrode on the protective film mixed with the spacer material; The method is characterized by comprising a step of removing the pixel electrode, and a step of providing an alignment film on the pixel electrode and the spacer material. Further, the liquid crystal display device of the present invention includes a first transparent glass substrate and a thin film provided on the first transparent glass substrate!・
a transistor and a first pixel electrode; a first protective film provided on the first transparent glass substrate including the thin film transistor and the first pixel electrode; and a first protective film provided on the first protective film. a first substrate including a first alignment film; a second transparent glass substrate; a color filter provided on the second transparent glass substrate; and a second transparent substrate including the color filter. a second protective film provided on a glass substrate; a spacer material mixed into the second protective film, the lower part of which is fixed to the protective film, and the upper part of which protrudes from the protective film; and the spacer material. a second substrate including a second pixel electrode provided on the second protective film except for the top, and a second alignment film provided on the second pixel electrode and the spacer material; The first substrate and the second substrate are connected to each other's first substrate.
, the first and second substrates between the two substrates are overlapped at a predetermined distance by interposing a spacer material fixed to the second protective film so that the second alignment films face each other. It is characterized by the liquid crystal being sealed between alignment films and sealed with a sealing material. [Function] In conventional liquid crystal display devices, the spacer material is provided by dispersing it on the surface of the alignment film that has been subjected to alignment treatment, or by coating the alignment film mixed with the spacer material on the surface of the transparent glass substrate. Therefore, when the first substrate and the second substrate are combined, if the spacer material is placed near the thin film transistor provided on the first substrate, There was a high possibility that the thin film transistor would be damaged by the spacer material. However, in the liquid crystal display device of the present invention, the second layer is placed on the spacer material.
Since there are two layers, the first alignment film and the second alignment film, between the thin film transistor and the spacer material, the possibility of damage to the thin film transistor, etc. is reduced. , quality, and yield can be improved. In addition, in conventional manufacturing methods for liquid crystal display devices, when dispersing the spacer material in the alignment film that has been subjected to alignment treatment, the spacer material is dispersed by blowing with air, etc., so that foreign matter tends to adhere to the alignment film surface. However, in the manufacturing method of the present invention, a spacer material is mixed into the protective film for the color filter and fixed, and then a transparent pixel electrode and an alignment film are provided.
Since the spacer material is not dispersed on the alignment film surface, the alignment film is not contaminated. Therefore, due to contamination on the alignment film surface, the impedance of the liquid crystal sealed between the alignment film of the first substrate and the alignment film of the second substrate decreases, and the optical characteristics change. It is possible to prevent this and improve quality and yield. In addition, in conventional manufacturing methods, when cleaning the alignment film, the spacer material is not fixed.
There was a problem that some of the spacer material would flow away and be lost, or that the spacer material would move during cleaning, which could damage the alignment film and deteriorate the ability to adjust the orientation of liquid crystal molecules. , the manufacturing method of the present invention does not require a spacer dispersion step after the orientation treatment, and the spacer material is
Since it is firmly fixed by the adhesive protective film, the above problem does not occur, and the alignment film can be cleaned before combining the first substrate and the second substrate, and the alignment process It is possible to remove foreign matter adhesion, contamination, etc. from the surface, and to clean the alignment film surface, thereby improving quality and yield. Furthermore, in the manufacturing method of the present invention, when the first substrate and the second substrate are combined, the alignment film of the first substrate and the second substrate are disposed between the thin film transistor of the first substrate and the spacer material. Since the alignment film 2I1t exists, thin film transistors and the like are less likely to be damaged, and quality and yield can be improved. [Example] Fig. 2 is a plan view of a main part of one pixel of a liquid crystal display part of an active matrix color liquid crystal display device to which the present invention is applied, and Fig. 3 is a cross section taken along ■-n in Fig. 2. FIG. 4 is a cross-sectional view of the area cut along the line and the area around the seal portion, and is a plan view of the main part of the liquid crystal display section in which a plurality of pixels shown in FIG. 2 are arranged. As shown in FIG. 3, a thin film transistor TPT and a transparent pixel electrode ITO are provided on the inner surface (liquid crystal side) of the lower transparent glass substrate SUB1. The lower transparent glass substrate SUBI has a thickness of, for example, about 1.1 mm. As shown in Figure 4, each pixel is connected to two adjacent scanning signal lines (gate signal line or horizontal signal line) OL and two adjacent video signal lines (drain signal line or vertical signal line) DL. It is located within the intersection area (within the area surrounded by four signal lines). The scanning signal line GL is the second
As shown in the drawings and FIG. 4, a plurality of them extend in the column direction (horizontal direction) and are arranged in the row direction (vertical direction). The video signals mDL extend in the row direction, and a plurality of video signals mDL are arranged in the column direction. The thin film transistor TPT of each pixel is divided into three (plural) parts within the pixel, and the thin film transistors (divided thin film transistors) TFTI, TFT2, and TFT3.
It is made up of. Thin film transistor TPT1~TFT
Each of the divided thin film transistors TFTI to TFT3 has substantially the same dimensions (the same channel length and channel width). Insulating film GI. J type (intrinsic, intri
nsic, an i-type semiconductor IAs made of silicon (Si) not doped with conductivity type determining impurities, and a pair of source electrode SDI and drain electrode SD2. Note that the source and drain are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is reversed during operation, so it should be understood that the source and drain are interchanged during operation. However, in the following explanation, for convenience, one SD1 is fixed as a source, and the other SD2 is fixed as a drain. The gate electrode GT is connected to the scanning signal line OL, as shown in detail in FIG.
It is configured in a T-shape (branched into a T-shape) that protrudes in the row direction (downward in FIGS. 2 and 5). That is, the gate electrode GT is connected to the video signal line D.
and is configured to extend substantially parallel to L. Gate electrode GT is thin film transistor TPTI~TFT3
It is constructed so that it protrudes to the respective formation areas. The respective gate electrodes G T of the thin film transistors 'r F T 1 to TFT 3 are configured integrally (as a common gate electrode) and are continuously provided on the same scanning signal line GL. The gate electrode GT is formed of a single-layer first conductive film g1 so as to avoid creating a large step as much as possible in the region where the thin film transistor TPT is formed. 1st
The conductive film g1 is made of, for example, chromium (
A Cr) film is used to provide a film thickness of approximately IIOOA. This gate electrode GT is shown in FIGS. 2, 3, and 6 (
As shown in the plan view of the main part of a pixel in a predetermined manufacturing process, it is provided to be thicker so as to completely cover the i-type semiconductor WJAs (when viewed from below). Therefore,
When a backlight such as a fluorescent light is attached below the lower transparent glass substrate SUBI, the opaque Cr gate electrode GT casts a shadow, and the semiconductor IAs is not illuminated by the backlight, resulting in the above-mentioned conductive phenomenon due to light irradiation. That is, T.P.
Deterioration of T's off-characteristics is less likely to occur. Note that the original size of the gate electrode GT is the same as that of the source/drain electrodes SDI,
The minimum necessary alignment margin between the gate electrode and the source/drain electrodes is included to straddle the SDZ), and its depth, which determines the channel width W, is the distance between the source/drain electrodes (channel length). It is determined by the factor W/L that determines the ratio to L, that is, the mutual conductance gm. The sizes of the gate electrodes in this liquid crystal display device are of course larger than the original sizes mentioned above. Considering only the function of the gate and light shielding of the gate electrode GT, the gate electrode GT and its wiring GL may be integrally provided in a single layer, and in this case, aluminum containing Si is used as an opaque conductive material. A.l1), pure A
Ω, and AQ containing palladium (Pd). Here, the scanning signal line OL is constituted by a composite film including a first conductive film g1 and a second conductive film g2 provided on the first conductive film g1. This scanning signal line GI,
The first conductive film g1 is connected to the first conductive film g1 of the gate electrode GT. conductive film g
It is installed in the same manufacturing process as 1 and is constructed as one piece. The second conductive film g2 is formed by a sputtering method, for example.
A Ω film will be used to provide a film thickness of approximately 900 to 4,000 people. The second conductive film g2 reduces the resistance value of the scanning signal line OL,
It is configured to increase the signal transmission speed (pixel information writing characteristics). Further, in the scanning signal line OL, the width of the second conductive film g2 is configured to be smaller than the width of the first conductive film g1. That is,
Since the scanning signal line OL can have a gentle stepped shape on its side wall, it is configured so that the surface of the insulating film GI' provided thereabove can be flattened. The insulating film GI is used as a gate insulating film for each of the thin film transistors TPTI to TFT3. Insulating film Gl
are provided above the gate electrode GT and the scanning signal line GL. The insulating film GI is formed using, for example, a silicon nitride film formed by a plasma CVD method, and is formed to a thickness of about 3,500 mm. As described above, the surface of the insulating film GI is flattened in the formation regions of each of the thin film transistors TPT1 to TFT3 and the formation region of the scanning signal line GL.
The i-type semiconductor layer AS is used as a channel forming region for each of the thin film transistors TPTI to TPT3 divided into a plurality of parts, as shown in detail in FIG. 6 (a plan view of a main part in a predetermined manufacturing process). The i-type semiconductor layer AS of each of the plurality of divided thin film transistors TPTI to TFT3 is integrally formed within the pixel. In other words, a plurality of thin film transistors TPT into which a pixel is divided
Each of TFTs 1 to 3 is composed of an island region of one (common) i-type semiconductor layer AS. i-type semiconductor layer As
is formed of a non-quality silicon film or a polycrystalline silicon film, and is provided with a film thickness of approximately 2000 nm. This i-type semiconductor layer AS is made of Si by changing the components of the supplied gas.
, N4, the lower transparent glass substrate SUBI was formed using the same plasma CVD apparatus.
is provided without being taken out of the device. Further, a P-doped N1 type semiconductor layer do (FIG. 3) for ohmic contact is also continuously provided to a thickness of about 300 mm. After that, the lower transparent glass substrate SUBI
is taken out from the CVD apparatus, and by photolithography (photographic processing) technology, the N+ type semiconductor layer d0 and the i type semiconductor layer AS are formed into independent island shapes as shown in FIGS. 2, 3, and 6. Be buttered. In this way, by integrally configuring the respective i-type semiconductor layers AS of the thin film transistors TPTI to TFT3 divided into a plurality of parts in one pixel, the thin film transistor T
Drain electrode SD common to each of PT1 to TFT3
2 is the i-type semiconductor layer AS (actually, the film thickness of the first conductive film g1, the film thickness of the N + type semiconductor layer do, and the i-type semiconductor layer AS
Since the step (corresponding to the film thickness added to the film thickness of It is possible to reduce the probability of That is, in this liquid crystal display device, the drain electrode S
Point defects that occur within the pixel when D2 crosses the step of the i-type semiconductor layer AS can be reduced to one-third. Also, although the layout is different from this liquid crystal display device, when the video signal line DL directly rides over the i-type semiconductor layer AS and the video signal line DL in the part that it rides over is configured as the drain electrode SD2, the video signal line DL (Drain electrode SD
2) It is possible to reduce the probability of line defects occurring due to disconnection when the wire crosses the i-type semiconductor layer AS. In other words, the thin film transistor T divided into multiple parts within one pixel
This is because the video signal line DL (drain electrode SD2) crosses the i-type semiconductor layer As only once by integrally configuring the i-type semiconductor layer AS of each of PTI to TFT3. (twice at the beginning and at the end). The i-type semiconductor layer AS is formed at the intersection of the scanning signal line GL and the video signal line DL, as shown in detail in FIG. 2, FIG. 6, and FIG. Department (
(crossover section). This extended i-type semiconductor layer As is configured to reduce short circuits between the scanning signal line GL and the video signal line DL at the intersection. Thin film transistor TPTI divided into multiple parts within one pixel
~The source electrode SDI of each TFT3 and the common drain electrode SD2 are provided separately on the i-type semiconductor layer AS, as shown in detail in FIGS. 2, 3, and 7. . Each of the source electrode SDI and drain electrode SD2 is
The structure is such that when the bias polarity of the circuit changes, the source and drain are switched in operation. That is, the thin film transistor TPT is bidirectional like a FET (field effect transistor). Each of the source electrode SDI and drain electrode SD2 is
The first conductive film d of the source electrode SDI is configured by sequentially overlapping a first conductive film d1, a second conductive film d2, and a third conductive film d3 from the lower layer side in contact with the N'' type semiconductor layer dO.
1, the second conductive film d2 and the third conductive film d3 are provided in the same manufacturing process as each of the drain electrodes SD2. The first conductive film d1 is a Cr film provided by the Suba Sota method,
Film thickness of 500 to 1000 people (in this liquid crystal display device, 6
The oCr film is provided at a thickness of about 2,000 people (about 2,000 people), since the stress increases if the film is made thicker. The Cr film has good contact with the N+ type semiconductor layer do. Cril constitutes a so-called barrier layer that prevents A2 of the second conductive film d2, which will be described later, from diffusing into the N+ type semiconductor layer do. As the first conductive film d1, in addition to the Cr film,
Refractory metal (Mo.Ti.Ta, W) film, refractory metal silicide (MoSi., TiSi, TaSi, WS)
i. ) May be provided with a membrane. After patterning the first conductive film d1 by photolithography, the N'' type semiconductor layer dO is removed using the same photomask or using the first conductive film d1 as a mask. That is, the i-type semiconductor layer N remaining on AS
A portion of the +-type semiconductor layer do other than the first conductive film d1 is removed by self-alignment (self-alignment). At this time, the N'' type semiconductor/ldO is etched so that its entire thickness is removed, so the i type semiconductor IAs is also slightly etched at its surface, but the extent can be controlled by the etching time. Thereafter, a second conductive film d2 is formed by sputtering AQ to a thickness of 3000 to 5500 A (approximately 3500 A in this liquid crystal display device).
It has less stress than a Cr film, can be formed thicker, and is configured to reduce the resistance values of the source electrode SDI, drain electrode SD2, and video signal line DL. That is, the second conductive film d2 is configured to increase the operating speed of the thin film transistor TPT and the signal transmission speed of the video signal line DL. Therefore, the writing characteristics of the pixel can be improved by the second conductive film d2. In addition to the AQ film, the second conductive film d2 may be an AM film containing Si, copper (C:u), or Pd as an additive. After the second conductive film d2 is patterned by photolithography, a transparent conductive film (IT○: by Nesa membrane)
A third conductive film d3 is provided. This third conductive film d3 constitutes the source electrode SDI, the drain electrode SD2, and the video signal line DL, and also constitutes the transparent pixel electrode ITO. The first of the source electrode SDI and the drain electrode S D 2
The conductive film d1 maintains the integrity of the second conductive film d2 and the third conductive film d3 even if mask misalignment occurs in the manufacturing process between the first conductive film d1, the second conductive film d2, and the third conductive film d3.
(The channel forming region side of each of the first to third conductive films d1 to d3 may be on-the-line). In addition, the source electrode SD1
and the first conductive film d1 of the drain electrode SD2 are each configured to define the gate length L of the thin film transistor TPT. In this way, in the thin film transistors TPTI to TFT3 divided into a plurality of parts within one pixel, the source electrode SDI,
The channel formation region side of each first conductive film d1 of the drain electrode SD2 is connected to the second conductive film d2 and the third conductive film d3.
By configuring the first conductive film d of each of the source electrode SDI and the drain electrode SD2 to have a larger dimension than that of
The gate length L of the thin film transistor TPT can be defined by the dimension between . Separation dimension between the first conductive films d1 (
The gate length) can be defined by the processing accuracy (patterning accuracy), so the thin film transistors TPTI~T
The gate length L of each FT3 can be made uniform. As described above, the source electrode SDI is the transparent pixel electrode IT
Connected to O. The source electrode SDI corresponds to the step shape of the i-type semiconductor J'lAS (the thickness of the sum of the thickness of the first conductive film g1, the thickness of the N+ type semiconductor layer do, and the thickness of the i-type semiconductor layer AS). It is constructed along steps (steps). Specifically, the source electrode SDI is an i-type semiconductor RAS.
A first conductive film d1 is provided along the step shape, and a transparent pixel electrode ■T is provided above the first conductive film d1.
a second conductive film d2 with a smaller dimension on the side connected to o;
and a third conductive film d3 connected to the first conductive film d1 exposed from the second conductive film. The first conductive film d1 of the source electrode SDI has good adhesion to the N1 type semiconductor layer dO, and is mainly configured as a barrier against diffused substances from the second conductive film d2. The second conductive film d2 of the source electrode SDI cannot be formed thickly because the Cr film of the first conductive film d1 increases stress, and cannot overcome the step shape of the i-type semiconductor layer As.
It is configured to overcome the type semiconductor layer AS. That is, the second conductive film d2 is provided thickly to improve the step force balance (step coverage). Second conductive film d
2 can be provided thickly, so the source electrode SDI
This greatly contributes to reducing the resistance value of (the same applies to the drain electrode SD2 and the video signal line DL). Third conductive film d
3 cannot overcome the step shape caused by the i-type semiconductor RAS of the second conductive film d2, so the second conductive film d
By reducing the dimension of 2, the exposed first conductive film d1
is configured to connect to. The first conductive film d1 and the third conductive film d3 not only have good adhesion but also have a small step shape at the connecting portion between them, so that they can be reliably connected. In this way, the source electrode SD of the thin film transistor TPT
I, a first conductive film d1 as a barrier layer provided at least along the i-type semiconductor layer AS, and this first conductive film d
A second conductive film d2 is provided on top of the first conductive film d1 and has a smaller specific resistance value than the first conductive film d1, and a second conductive film d2 having smaller dimensions than the first conductive film d1. By connecting the third conductive film d3, which is a transparent pixel electrode ITO, to the exposed first conductive film d1, the thin film transistor TP
Since the T and the transparent pixel electrode ITO can be reliably connected, point defects caused by disconnection can be reduced. Moreover, since the first conductive film d1 has a barrier effect, the source electrode SDI has a second conductive film d2 (with a small resistance value) (
(An film) is used. Therefore, the resistance value can be reduced. The drain electrode SD2 is constructed integrally with the video signal line DL, and is provided in the same manufacturing process. The drain electrode SD2 has an L-shape that protrudes in the column direction intersecting the video signal line DL. That is, each drain electrode SD2 of the thin film transistors TPTI to TFT3 divided into a plurality of parts within one pixel is connected to the same video signal line D.
Connected to L. A transparent pixel electrode ITO is provided for each pixel,
It constitutes one of the pixel electrodes of the liquid crystal display section. The transparent pixel electrode ■To includes three transparent pixel electrodes (divided transparent pixel electrodes) ITOI, corresponding to each of the thin film transistors TPTI to TFT3 divided into multiple parts within one pixel,
It is divided into IT○2 and ITO3. The transparent pixel electrode ITOI is connected to the source electrode SDI of the thin film transistor TFTI. The transparent pixel electrode ITO2 is connected to the source electrode SDI of the thin film transistor TPT2. The transparent pixel electrode ITO3 is a thin transistor T.
Connected to the source electrode SDI of FT3. Each of the transparent pixel electrodes IT○1 to ITO3 has substantially the same dimensions as each of the thin film transistors TPTI to TFT3. Each of the transparent pixel electrodes ITOIL to T○3 is a thin film transistor TFT. Since each of the i-type semiconductor layers AS of TFTs 1 to 3 is integrally formed (each divided thin film transistor TPT is arranged in a concentrated manner), it is formed in an L-shape. In this way, the thin film transistor TPT is divided into a plurality of thin film transistors TPTI to TFT3 within one pixel arranged in the intersection area of the two adjacent scanning signal lines GL and the two adjacent video signal lines DL. By connecting each of the plurality of divided transparent pixel electrodes IT○1 to ITO3 to each of the plurality of divided thin film transistors TPTI to TFT3, only one divided part of the pixel (for example, the thin film transistor TFTI) becomes a point defect. Then, the pixel as a whole is no longer a point defect (IL film transistors TFT2 and TFT3 are not point defects), so
Point defects in the entire pixel can be reduced. In addition, since some of the point defects in which the pixel is divided are smaller than the entire area of the pixel (in the case of this liquid crystal display device, the area is one-third of the pixel), the point defects can be made difficult to see. I can do it. In addition, the divided transparent pixel electrodes ITO1 to r of the pixel are
By configuring each TO3 to have substantially the same dimensions, the area of point defects within a pixel can be made uniform. Furthermore, the divided transparent pixel electrode ■TOI~ of the above pixel
By configuring each of the ITO3 to have substantially the same dimensions, a common transparent pixel electrode IT between each of the transparent pixel electrodes ITOI to ITO3 and the upper transparent glass substrate StJB2 is formed.
Each liquid crystal capacitance (C pix
) and the superposition capacitance (Cg
s) can be made uniform. That is, since each of the transparent pixel electrodes ITOI to ITO3 can have a uniform liquid crystal capacitance and a superimposed capacitance, the DC component that is to be applied to the liquid crystal molecules of the liquid crystal LC due to this superimposed capacitance can be made uniform. If this method of canceling the DC component is adopted, it is possible to reduce variations in the DC component applied to the liquid crystal of each pixel. A protective film PSVI is provided over the thin film transistor TPT and the transparent pixel electrode ITo. The protective film PSVI is provided mainly to protect the thin film transistor TPT from moisture, etc., and has high transparency.
Moreover, use a material with good moisture resistance. The protective film PSVI is formed of, for example, a silicon oxide film or a silicon nitride film provided by a plasma CVD method, and has a film thickness of 5,000 to 1
The film thickness is 1,000 people (for this liquid crystal display device, the film thickness is about 8,000 people). A shielding film LS is provided on the upper part of the protective film PSVI on the thin film transistor TFT so that external light does not enter the i-type semiconductor/IIAs used as a channel forming region. As shown in FIG. 2, the shielding film LS is configured within a region surrounded by a dotted line. The shielding film LS is
It is made of a film having high light shielding properties, such as an AΩ film or a Cr film, and is formed to a thickness of about 1000 by sputtering. Therefore, the common semiconductor layer AS of the thin film transistors TPTI to TFT3 is sandwiched between the upper and lower light shielding films LS and the gate electrode GT, so that the i-type semiconductor layer AS is not exposed to external natural light or backlight light. The light shielding film I,s and the gate electrode GT are the semiconductor layer AS
It is thicker in size and is provided in a substantially similar shape, and the sizes of both are substantially the same (in the figure, the gate electrode GT is drawn smaller than the light shielding film LS so that the boundary line can be seen). Note that it is also possible to attach the backlight to the upper transparent glass substrate sUBz side and set the lower transparent glass substrate SUBI to the observation side (externally exposed side). In this case, the light-shielding film LS emits bank light light, and the gate electrode GT emits natural light. Acts as a light shield. The thin film transistor TPT is configured such that when a positive bias is applied to the gate voltage tiGT, the channel resistance between the source and the drain becomes small, and when the bias is set to O, the channel resistance becomes large. That is, the thin film transistor TPT is configured to control the voltage applied to the transparent pixel electrode ITO by the bias applied to the gate electrode GT. The liquid crystal LC is sealed between a lower alignment film ORII and an upper alignment film ORI2 that set the orientation of liquid crystal molecules in a space provided between a lower transparent glass substrate SUBI and an upper transparent glass substrate SUB2. . The lower alignment film ORII is provided on the protective film PSVI on the lower transparent glass substrate SUBI side. On the inner surface (liquid crystal side) of the upper transparent glass substrate SUB2, a color filter FIL, a protective film PSv2, and a common transparent pixel electrode (CO
M) ITO and upper alignment film ORI2 are sequentially stacked. The common transparent pixel electrode ITO is connected to the lower transparent glass substrate SUB.
It faces the transparent pixel electrode ITO provided for each pixel in II and is configured integrally with another adjacent common transparent pixel electrode ITO. This common transparent pixel electrode ITO is configured to be applied with a common voltage Vcom. The common voltage Vcon+ is composed of a low-level dynamic voltage Vdmin and a high-level dynamic voltage Vdmin applied to the video signal line DL.
d is the intermediate potential with IIIax. The color filter FIL is constructed by coloring a dyed base material made of a resin material such as acrylic resin with a dye.
The color filter FIL is arranged for each pixel at a position opposite to the pixel, and is colored differently. That is, like pixels, each pixel is configured within the intersection area of two adjacent scanning signal lines GL and two adjacent video signal lines DL.
Each predetermined color filter of the IL is divided into a plurality of parts. The color filter FIL can be provided as follows. First, a dyed base material is provided on the surface of the upper transparent glass substrate SUB 2, and the dyed base material other than the red filter forming area is removed using photolithography technology. Thereafter, the dyed base material is dyed with red dye, subjected to resist dyeing treatment, and a red filter R is provided. Next, a green filter G and a blue filter B are sequentially provided by performing similar steps. In this way, by providing each color filter of the color filter FIL in the intersection area facing each pixel, the scanning signal line GL,
Since each of the video signal lines DL exists, it is possible to secure a positioning margin between each pixel and each color filter of the color filter FIL (increase the positioning margin) by the amount corresponding to the existence of the video signal lines DL. Furthermore, when providing each color filter of the color filter FIL, it is possible to secure alignment margin between different color filters. That is, in this liquid crystal display device, a pixel is formed within the intersection area of two adjacent scanning signal lines GL and two adjacent video signal lines DL, and this pixel is divided into a plurality of parts, and the pixel is divided into a plurality of parts. By providing each color filter of the color filter FIL at the position shown in FIG. The protective film PSV2 is provided to prevent the dyes used to dye the color filters FIL into different colors from leaking into the liquid crystal LC. The protective film PS2 is made of a transparent resin material such as acrylic resin or epoxy resin. In this liquid crystal display device, each layer on the lower transparent glass substrate SUBl side and each layer on the upper transparent glass substrate SUB2 side are provided separately, and then the lower transparent glass substrate SUBI and the upper transparent glass substrate SUB2 are stacked. They are assembled by aligning them together and sealing a liquid crystal LC between them. As shown in FIG. 4, a plurality of pixels of the liquid crystal display section are arranged in the same column direction as the direction in which the scanning signal line GL extends, and are arranged in pixel columns X1, X,, X,, X4, . . . It consists of each of the following. Each pixel column xt x2, X3*X
Each pixel of 4,... is a thin pancreatic transistor T.
F T ]. ~TFT3 and transparent pixel electrode ITO. L
~The arrangement positions of ITO3 are configured to be the same in each column. That is, in each pixel of the pixel rows X1, X, . Pixel row X i l X3
1... in the next row direction pixel columns X, , X4
,... each pixel is a pixel column XL, X,...
Each pixel is arranged line-symmetrically with respect to the video signal line DL. That is, pixel row X,
, X4, .
TOI to ITO3 are arranged on the left side. Then, each pixel in the pixel rows X2, X4,...
The pixels of the pixel columns X1, X3, . . . are moved (shifted) by half a pixel interval in the column direction. That is, if each pixel interval of pixel row X is 1.0 (1.0 pitch), then the next pixel row ..
0, and is shifted by 0.5 pixel interval (0.5 pitch) in the column direction with respect to the previous pixel column X. The video line A DL extending in the row direction between each pixel is configured to extend in the column direction by a half pixel interval (0.5 pitch) between each pixel column X. In this way, in the liquid crystal display section, the thin film transistor TP
Pixel row
The next pixel row X is composed of pixels arranged in line symmetry with the pixels of the previous pixel row By moving and configuring, as shown in Fig. 8 (a plan view of the main part in a state where pixels and color filters are overlapped),
The pixel (
For example, a pixel provided with the red filter R of pixel row X) and a pixel provided with the same color filter of the next pixel row can be separated by 1.5 pixel intervals (1.5 pitch).In other words, the pixels of the previous pixel column
The color filter FIL is configured to be always separated by 1.5 pixel intervals from the pixel provided with the same color filter in the next pixel column closest to the pixel column, and the color filter FIL has an RGB triangular arrangement structure. The RGB triangular arrangement structure of the color filter FIL can improve the mixing of each color, and therefore can improve the resolution of a color image. Moreover, since the video signal line DL extends in the column direction by only half a pixel interval between each pixel column X, it does not intersect with the adjacent video signal line DL. Therefore, it is possible to eliminate the routing of the video signal line DL and reduce the area occupied by the video signal line DL, and it is also possible to eliminate the detour of the video signal line DL and eliminate the multilayer wiring structure. The circuit configuration of this liquid crystal display section is shown in FIG. 9 (equivalent circuit diagram of the liquid crystal display section). XiG, Xi+IG, . . . shown in FIG. 9 are video signal lines DL connected to pixels provided with green filters G, XiB* Xi+IB, . . . are blue? This is a video signal line DL connected to the pixel where filter B is provided. Xi+IR, Xi+2R,... are red filters R
This is a video signal line DL connected to the pixel where . These video signal lines DL are selected by a video signal drive circuit. Yi is a scanning signal line GL for selecting pixel column X2 shown in FIGS. 4 and 8. Similarly - Y x +
Each of 1 v Y i + 2 r... is a scanning signal line GL that selects each of the pixel columns x2, X, . These scanning signal lines GL are connected to a vertical scanning circuit. The center part of Figure 3 shows the cross section of one pixel part, and the left side shows the lower transparent glass substrate SUBI.
1 and 2 show a cross section of the left edge portion of the upper transparent glass substrate SUB2 where the lead-out wiring is present. The right side is
Transparent glass substrate SUB. L and S U B 2
It shows a cross section of the right side edge where there is no external lead wiring. The sealing materials SL shown on the left and right sides of FIG. 3 are as follows:
They are configured to seal the liquid crystal LC (+) and are provided along the entire edges of the transparent glass substrates SUBI and SUB2 except for the liquid crystal sealing opening (not shown). The sealing material SL is made of, for example, epoxy resin. Common transparent pixel electrode IT on the upper transparent glass substrate SUBZ side
O in at least one place. Silver paste material SIL
is connected to the external lead wiring provided on the lower transparent glass substrate SUBI side. This external wiring is
It is provided in the same manufacturing process as each of the gate electrode GT, source electrode SDI, and drain electrode SD2 described above. Orientation films ORII and ORI2, transparent pixel electrode ITO, common transparent pixel electrode ITO, protective films psv1 and PSV2
, the respective layers of the insulating film GI are provided inside the sealing material SL. The polarizing plate POL has a lower transparent glass substrate SU
B.I. They are provided on each outer surface of the upper transparent glass substrate SUB2. FIG. 10 is a sectional view of a main part of a pixel and a periphery of a sealing part of a liquid crystal display section of another active matrix type color liquid crystal display device to which the present invention is applied, and FIG.
A plan view showing one pixel of the liquid crystal display section of the liquid crystal display device shown in the figure, FIG. 12 is a cross-sectional view of the portion taken along the line A-A in FIG. 11, and FIG. 13 is a pixel shown in FIG. 11. 14 to 16 are plan views of main parts of a liquid crystal display section in which a plurality of are arranged.
A plan view of main parts in a predetermined manufacturing process of the pixel shown in FIG.
FIG. 17 is a plan view of main parts in a state where the pixels and color filters shown in FIG. 13 are superimposed. In this liquid crystal display device, it is possible to improve the aperture ratio of each pixel in the liquid crystal display section, reduce the direct current component applied to the liquid crystal, reduce point defects in the liquid crystal display section, and reduce black unevenness. Can be done. In this liquid crystal display device, as shown in FIG.
It is divided into FT1 to TFT3. In other words, the thin film transistor T divided into multiple parts within one pixel
Each of PTI to TFT3 is an island region of an independent i-type semiconductor layer AS, and each of thin film transistors TPTI to TFT
Transparent pixel electrodes ITOI to T connected to each of 3.
Each of O3 is a thin film transistor TPTI~TFT
On the side opposite to the side connected to 3, it is overlapped with the scanning signal line OL of the next stage in the row direction. This superposition constitutes a storage capacitance element (electrostatic capacitance element) in which each of the transparent pixel electrodes ITOI to ITO3 is used as one electrode and the next-stage scanning signal line GL is used as the other electrode. The dielectric film of this storage capacitor element C add is composed of the same layer as the insulating film GI used as the gate insulating film of the thin film transistor TPT. The gate electrode GT is provided thicker than the i-type semiconductor layer As, similar to the liquid crystal display device shown in FIG.
is provided for each independent i-type semiconductor layer AS, so a thick pattern is provided for each thin film transistor TPT. In addition, the scanning signal line GL of the upper transparent glass substrate StJB2
Since the black matrix pattern BM is provided in the portion corresponding to the video signal line DL and the thin film transistor TPT, the outline of the pixel becomes clear, improving the contrast and preventing external natural light from hitting the thin film transistor TPT. be able to. Figure 18 shows the equivalent circuit of the pixel shown in Figure 11.
In FIG. 18, as described above, Cgs is the gate electrode GT and source electrode SDI of the thin film transistor TPT.
is the superposition capacitance formed by . Overlap capacity C
The dielectric film of gs is an insulating film GI. C pix is a liquid crystal capacitance formed between the transparent pixel electrode ITO (P I X) and the common transparent pixel electrode ITO (CoM). The dielectric film of the liquid crystal capacitor Cpix includes a liquid crystal LC, a protective film PSVI, and an alignment film ORI l. It is ORI 2. In addition, Vi
a is the midpoint potential. The storage capacitance element C add has a midpoint potential (pixel electrode 7 {a) v when the thin film transistor TPT switches.
It works to reduce the influence of gate potential change ΔVg on tc. This situation can be expressed as the following formula. ΔV lc = ((Cgs/ (Cgs+Cadd+
Cpix)) XΔVg Here, ΔVlc represents the change in midpoint potential due to ΔVg. This change ΔVlc causes a DC component applied to the liquid crystal, but the storage capacitor element Ca
The larger the storage capacity of dd, the smaller its value can be. In addition, the storage capacitance element C add has the effect of lengthening the discharge time, and the thin film transistor TPT
Stores video information for a long time after it is turned off. Reducing the DC component applied to the liquid crystal LC improves the life of the liquid crystal LC,
It is possible to reduce so-called burn-in, in which the previous image remains when switching liquid crystal display screens. As mentioned above, since the gate electrode GT is provided in a large size so as to completely cover the semiconductor calendar AS, the overlap area with the source/drain electrodes SDI and SD2 increases, and therefore the parasitic capacitance Cgs increases and the center point Potential V]. The opposite effect occurs in that c becomes more susceptible to the influence of the gate (scanning) signal Vg. However, this disadvantage can also be eliminated by providing the storage capacitor element C add. Further, in a liquid crystal display device having pixels in an intersection area of two scanning signal lines OL and two video signals MDL, one scanning signal line OL of the two scanning signal lines IGL may be
The thin film transistor TPT of the pixel selected by is divided into a plurality of parts, and the divided thin film transistors TPTI to TF
rTo1 to ITO3, which are obtained by dividing the transparent pixel electrode ITO into a plurality of parts, are connected to each of T3, and each of the divided transparent pixel electrodes ITOI to ITO3 uses this pixel electrode ITO as one electrode, and the above two scanning signals Line G
By configuring the storage capacitor element Cadd using the other scanning signal line GL of L as a capacitive voltage line and using it as the other electrode, a part of the divided pixel becomes a point defect as described above. However, since the pixel as a whole is no longer a point defect, it is possible to reduce the number of point defects in the pixel, and it is also possible to reduce the direct current component applied to the liquid crystal LC by the storage capacitor element C add, thereby extending the life of the liquid crystal LC. can be improved. In particular, by dividing the pixel, it is possible to reduce point defects caused by short circuits between the gate electrode GT and source electrode SDI or drain electrode SD2 of the thin film transistor TPT, and also to Holding capacitor element C ad
Point defects caused by short circuits with the other electrode (capacitance electrode wA) can be reduced.6 In the case of this liquid crystal display device, point defects on the side are reduced to one-third. As a result, some of the point defects in which the pixel is divided are smaller than the entire area of the pixel, making it difficult to see the point defects. The storage capacitance of the storage capacitor element Cadd is calculated from the liquid crystal capacitance Cpj. from the writing characteristics of the pixel. 4 to 8 times (4
・Cpix (Cadd< 8 ・Cpix), 8 to 32 times the superposition capacitance C4s ( 8 ・Cgs<
Cadd<32・Cgs). In addition, the scanning signal 1iAGL is applied to the first conductive film (C'r' film).
It consists of a composite film in which a second conductive film (AQ film) g2 is superimposed on g1. By configuring the other electrode of the storage capacitor element C add, that is, the branched portion of the capacitor electrode line, with a single layer film consisting of the first conductive film g1 of the composite film, the resistance of the scanning signal line GL can be reduced. It is possible to reduce the storage capacitance element C ad and improve the write characteristics.
One electrode of the storage capacitor element C add (transparent pixel it electrode ITO)
can be bonded onto the insulating film GX, it is possible to reduce disconnection of one electrode of the storage capacitor element Cadd. In addition, the other electrode of the storage capacitor element Cadd is connected to the single layer first electrode.
By forming the conductive film g1 and not forming the second conductive film g2 which is an AQ film. It is possible to prevent a short circuit between the other electrode and one electrode of the holding capacitor element Cadd due to a hillock of Aff[. Transparent pixel electrodes ITOI to IT overlapped to form storage capacitor element C add
Similar to the source electrode SDI, a part between each of O3 and the branched part of the capacitor electrode line is provided to prevent the transparent pixel electrode ITO from being disconnected when stepping over the step shape of the branched part. , an island region composed of a first conductive film d1 and a second conductive film d2 is provided. This island region is configured to be as small as possible so as not to reduce the area (aperture ratio) of the transparent pixel electrode ITO. In this way, the first
A second conductive film d2 having a smaller specific resistance value and smaller dimensions than the conductive film d1 and the first conductive film d1 provided thereon.
constitutes a base plate provided with one of the above electrodes (the third
By connecting the conductive film d3) to the first conductive film d1 exposed from the second conductive film d2 of the base layer, the storage capacitor element Cadd is reliably moved along the stepped portion based on the other electrode of the storage capacitor element Cadd. Since one electrode of the storage capacitor element C add can be bonded, disconnection of one electrode of the storage capacitor element C add can be reduced. A liquid crystal display section of a liquid crystal display device in which a storage capacitor element Cadd is provided in a transparent pixel electrode IT○ of a pixel is configured as shown in FIG. 20 (equivalent circuit diagram showing the liquid crystal display section). The liquid crystal display section includes pixels, a scanning signal line GL, and a video signal line D.
It is composed of repeating unit basic patterns including L. Final stage scanning signal line OL used as a capacitor electrode line
(or the first-stage scanning signal line GL) is connected to a common transparent pixel electrode (Vcom) ITO, as shown in FIG. The common transparent pixel electrode ITO is as shown in FIG.
The peripheral part of the liquid crystal display device is connected to the external wiring by the silver paste material SL, and some of the conductive layers (gl and g2) of this external wiring are constructed in the same manufacturing process as the scanning signal line OL. ing. As a result, the final stage scanning signal line GL (capacitor electrode line) can be easily connected to the common transparent pixel electrode ITO. In this way, by connecting the final stage of the capacitive electrode line to the common transparent pixel electrode (Vcom) ITO of the pixel, the final stage of the capacitive electrode line can be configured integrally with a part of the conductive layer of the external wiring. Moreover, since the common transparent pixel electrode ITO is connected to this external lead wiring, it is possible to connect the final stage capacitor electrode line to the common transparent pixel electrode ITO with a simple configuration. In addition, the liquid crystal display device is based on the DC cancellation method (.DC cancellation method) described in Japanese Patent Application No. 62-95125 previously filed by the applicant of the present application, and is based on the method shown in FIG. 19 (time chart). By controlling the active voltage of the scanning signal 1iADL, it is possible to further reduce the DC component applied to the liquid crystal LC. In FIG. 19, vi is the drive voltage of an arbitrary scanning signal line GL, and Vi+1 is the drive voltage of the scanning signal line OL in the next stage. Vee is a low-level drive voltage Vd applied to the scanning signal line OL
min. Vdd is a high-level drive voltage V d wax applied to the scanning signal line OL. Each time L=tyu~
The voltage change Δvi to Δv4 of the midpoint potential Via (see Figure 18) at t4 is the total capacitance of the pixel (Cgs+
If Cpix+Cadd) is C, then the following equation is obtained. ΔV-= (Cgs/C)・V2 Δv,=+(Cgs/C)・(V1+V2)-(Cad
d/C)・V 2 Δ”s= (Cgs/C)・V1 + (Cadd/C)・(V 1 +V 2)ΔV,=
-(Cadd/C)・V 1 Here, if the striking voltage applied to the scanning signal line GL is sufficient (see below)

【注1参照)、液晶LCに加わる直流電圧
は、次式で表される。 ΔV3+ΔV4=(Cadd−V2−Cgs−V 1)
/Cこのため、Cadd・V 2 =Cgs−V 1と
すると、液晶LCに加わる直流電圧は0になる。 【注】時刻tいt2で走査線Viの変化分が中点電位V
lcに影響を及ぼすが,t2〜t3の期間に中点、電位
Vlcは信号Mxiを通じて映像信号電位と同じ電位に
される(映像信号の十分な書き込み)。 液晶LCにかかる電位は薄膜トランジスタTPTがオフ
した直後の電位でほぼ決定される(薄膜トランジスタT
PTのオフ期間がオン期間より圧倒的に長い).従って
、液晶LCにかかる直流分の計算は、期間t1〜t3は
ほぼ無視でき、薄膜トランジスタTPTがオフ直後の電
位、すなわち時刻?■、t.における過渡時の影響を考
えればよい。 なお、映像信号Viはフレームごと、あるいはラインご
とに極性が反転し、映像信号そのものによる直流分はO
とされている。 すなわち、直流相殺方式は、重ね合せ容量Cgsによる
中点電位Vlcの引き込みによる低下分を、保持容量素
子C addおよび次段の走査信号,IGI、(容量電
極線)に印加される駆動電圧によって押し上げ,液晶L
Cに加わる直流成分を極めて小さくすることができる。 この結果,液晶表示装置は液晶LCの寿命を向上するこ
とができる。もちろん、遮光効果t!tiけるためにゲ
ート電極GTを大きくした場合、それに伴って保持容量
素子C addの保持容量を大きくすればよい。 この直流相殺方式は,第21図(液晶表示部を示す等価
回路図)で示すように,初段の走査信号線OL(または
容量電極線)を最終段の容量電極m(または走査信号線
GL)に接続することによって採用することができる,
第21図には便宜上4本の走査信号線G L Lか記載
されていないが、実際には数百程度の走査信号線GLが
配置されている。初段の走査信号線GLと最終段の容量
電橿線との接続は,液晶表示部内の内部配線あるいは外
部引出配線によって行なう. このように,液晶表示*aは,初段の走査信号線OLを
最終段の容量電極線に接続することにより、走査信号線
GLおよび容量電極線の全べてを垂直走査回路に接続す
ることができるので、直流相殺方式(DCキャンセル方
式)を採用することができる。この結果、液晶LCに加
わる直流成分を低減することができるので,液晶LCの
寿命を向上することができる。 本発明の液晶表示装置は、第3図および第10図に示す
ように,下部透明ガラス基板SUBIと、下部透明ガラ
ス基板SUBI上に設けられた薄膜トランジスタTPT
および透明画素電極IT○1と、薄膜トランジスタTP
Tおよび透明画素電極工丁’01を含む下部透明ガラス
基板StJBl上に設けられた保護膜PSVIと、保護
膜PSVl上に設けられ汽配向膜ORIIとを含んでな
る第1の基板と、 上部透明ガラス基板SUB2と、上部透明ガラス基板S
UBZ上に設けられたカラーフィルタFILと,カラー
フィルタFILを含む上部透明ガラス基板SUB2上に
設けられた保護膜PSV2と、保護膜PSV2に混入さ
れ,その下部が該保護膜に固着され,その上部が該保護
膜から突出するスペーサ材SPと、スペーサ材SP上を
除く保護膜PSV2上に設けられた共通透明画素電極■
TO2と、共通透明画素電極IT○2およびスペーサ材
SP上に設けられた配向膜○RI2とを含む第2の基板
とを具備し、 上記第1の基板と上記第2の基板とは、互いの配向膜O
RIIと配向膜ORI2が向き合うように、保護膜PS
V2に混入、固着されたスペーサ材SPを介在させるこ
とにより所定の間隔を隔てて重ね合わせられ,両基板の
間の配向膜ORIIと配向膜ORI2との間に液晶LC
が封入され、シール材SLにより封止されて組み立てら
れている。 本実施例の液晶表示装置の効果について説明する. 従来の液晶表示装置では、スペーサ材は配向処理が済ん
だ配向膜面上に分散させるか、あるいは、スペーサ材を
混入した配向膜を上部透明ガラス基板面上に塗布して設
けるので,スペーサ材が設けられる位置を定めることが
できず、従って、第1の基板と第2の基板とを組み合わ
せたとき、スペーサ材が第1の基板上に設けられた薄膜
トランジスタ付近に配置された場合に、スペーサ材によ
り簿膜トランジスタが損傷される可能性が高かった.し
かし、本発明の液晶表示装置では、スペーサ材SPの上
には配向膜○RI2が載っており、薄膜トランジスタT
PTとスペーサ材SPとの間には配向膜ORIIと配向
膜ORI2の2層が存在するので,薄膜トランジスタT
PTが損傷される可能性が低減し,品質、歩留りを向上
することができる。 第1図(A)〜(E)は、本発明の液晶表示装置のIl
造方法の一実施例の主要工程を示す工程断面図である.
ここでは,上記第2の基板を作製する工程のみ説明する
. まず、透明ガラス基板SUB2上にブラックマトリック
スBMを選択的に設け、カラーフィルタFILを選択的
に設ける(詳細については既に説明したので省略する)
.この上にカラーフィルタ用の保護膜PSV2と保護膜
PSV2に混入され、その下部が該保護膜に固着され、
その上部が該保護膜から突出するスペーサ材SPとを設
ける.スペーサ材は、例えばグラスファイバー、ポリマ
ービーズ,ガラス等から成り,ここでは球形状をしてい
るが、円筒形状等でもよい.これらを保護膜中に設ける
には、保護膜材を塗布する前に、保護膜材にスペーサ材
SPを均一に混入し、このスペーサ材SPが混入された
保護膜材をスビンコート法、ロールコート法等により塗
布し、硬化させる.スペーサ材SPの混合密度は、スペ
ーサ材SPを保護膜材に混合する量により調整する.こ
の保護膜PSV2の材料としては、アクリル、エポキシ
系樹脂等の接着性のある材料を用いるので,保護膜PS
V2が硬化すると、スペーサ材SPは保護膜PSV2に
より固着,固定される。なお、保護膜材を塗布した後、
エアーブロー等を用いてスペーサ材spを硬化前の保護
膜PSV2の面上に均一に分散させてもよい.次に、ス
ペーサ材SPが混入,固着された保護膜PSV2の上に
スパッタ法,真空蒸着法等によりITO(ネサ膜)等か
ら成る共通透明画素電極ITO2を設ける(第1図(A
)).  次に、スペーサ材SP上に存在する共通透明
画素電極ITO2のみを除去するために、共通透明画素
電極ITO2を除去する部分以外の共通透明画素電極I
TO2上にフォトレジスト膜PHを設ける(第1図(B
))。なお、スペーサ材SP上の共通透明画素電極IT
O2がエッチングできるように、フォトレジスト膜PH
の膜厚は、0.5〜1.0μm程度に薄く設ける。 次に、フォトリソグラフィー法によりフォトレジスト膜
PHをマスクとしてスペーサ材SP上の共通透明画素電
極ITO2をウェットエッチング等により除去する(第
1図(C))。スペーサ材SP上の共通透明画素電極I
TO2を除去するのは、もし、スペーサ材SP上に共通
透明画素電極ITO2が存在していると,第1の基板と
第2の基板とを組み合わせたときに、第1の基板の透明
画素電極ITOIやソース、ドレイン電極SDI,SD
2等(第3図、第10図参照)とスペーサ材SP上の共
通透明画素電極IT○2とが接触して電気的に導通する
のを防止するためである。 次に、フォトレジスト膜PHを剥離する(第1図(D)
 ) . ,次に、この上に配向膜ORI2を設ける(第1図(E
)).次に、配向膜ORI2の上面を、有機溶剤、エア
ーブロー等により洗浄し、第1の基板との組み立てを行
なう.その他の工程については既に説明したので、省略
する. 次に、本実施例の製造方法における効果につい
て説明する。 第1に、従来の液晶表示装置の製造方法では、配向処理
が済んだ配向膜にスペーサ材を分散させるとき,エアー
ブロー等で吹いて分散させるので,配向膜面に異物が付
看しやすく、配向膜面が汚染されやすかったが、本実施
例の製造方法では、カラーフィルタ用の保護膜PSV2
にスペーサ材SPを混入,固着し.その後共通透明画素
電極IT02と配向膜ORI2を設け、配向膜上にスペ
ーサ材を分散させないので、配向膜ORI2が汚染する
ことがない.従って、配向11%ORI2面の汚染によ
り,第1の基板の配向膜ORIIと第2の基板の配向膜
ORr2との間に封入される液晶LCのインピーダンス
が低下し、光学特性が変化し,特性が変動するのを防止
でき、品質、歩留りを向上することができる。 第2に、従来の製造方法では、配向膜を洗浄するとき、
スペーサ材が固定されてないので,スペーサ材が流れて
しまって一部が無くなったり、また、洗浄の際、スペー
サ材が移動するので,配向膜が傷付くことがあり、液晶
分子の向きを整える機能が劣化する問題があったが、本
実施例の製造方法では、配向処理後のスペーサ分散工程
が不要であり、また、スペーサ材SPは、接着性を有す
る保護膜PSV2によりしっかりと固定されてぃるので
、スペーサ材の一部が無くなったり、配向膜が傷付いた
リせず、かつ、第1の基板と第2の基板とを組み立てる
前に配向膜を洗浄することが可能となるので、配向処理
面の異物付着,汚染等を除去でき、配向面を清浄化でき
るので、品質,歩留りを向上できる。 第3に、本実施例の製造方法では,第1の基板と第2の
基板とを組み合わせたとき、第1の基板の薄膜トランジ
スタとスペーサ材SPとの間には第1の基板の配向膜と
第2の基板の配向膜○R. I2の2層が存在するので
、薄膜トランジスタTPT等が損傷されにくく、品質、
歩留りを向上することができる. 以上、この発明を上記実施例に基づき具体的レこ説明し
たが、この発明は上記実施例に限定されるものではなく
、その要旨を逸脱しない範囲において種々変更可能であ
ること1土もちろんである.例えば、第1の基板と第2
の基板とを組み合わせたときに、第2の基板の共通透明
画素電極ITス、ドレイン電isD1.SD2等と電気
的に導通するのを防止するために、スペーサ材SP上に
は共通透明画素電極ITO2を設けないが、第1図に示
した製造工程においては、スペーサ材SPが混入された
保護膜PSV2上に共通透明画素電極ITO2を設けた
後、フォトリソグラフィー法によりフォトレジスト膜を
パターニングし、このフォトレジスト膜をマスクとして
ウエットエッチング法によりスペーサ材SP上に存在す
る共通透明画素電極ITO2を除去したが、共通透明画
素電極ITO2を選択的に設けるのに他の方法を用いて
もよい.例えば、フォトリソグラフィー法を用いないで
.スペーサ材の材料として共通透明画素電極の材料と親
和性の悪い材料,例えばガラス等の無機物を用い、共通
透明画素電極をスペーサ材および保護膜上に薄く設けた
とき、共通透明画素電極がスペーサ材によりはじかれて
透明画素電極がスペーサ材上のみ設けられないようにし
てもよい.もしくは,この場合、スペーサ材の表面に透
明画素電極をはじくような処理を施してもよい.または
、エッチングに対するマスクを用いないで,スペーサ材
および保護膜上に設ける共通透明画素電極の膜厚を調整
し、かつ、エッチング時間を調整することにより,保謹
膜から突出するスペーサ材上の透明画素電極のみ除去さ
れるようにしてもよい。エッチング法としては、RIE
 (反応性イオンエッチング)法を用いてもよい。 また,本発明は液晶表示部の各画素を2分割あるいは4
分割した液晶表示装置に適用することができる。ただし
、画素の分割数があまり多くなると、開口率が低下する
ので、上述のように、2〜4分割程度が妥当である。ま
た、画素は分割しなくても効果は得られる.さらに、上
述実施例においては,ゲート電極形成→ゲート絶縁膜形
成→半導体層形成→ソース・ドレイン電極形成の逆スタ
ガ構造を示したが、上下関係または作る順番がそれと逆
のスタガ構造でもこの発明は有効である。 〔発明の効果〕 以上説明したように、本発明のカラー液晶表示にスペー
サ材を混入、固着し、その後透明画素電極と配向膜を設
ける楕成なので、従来のように配向膜面上にスペーサ材
を分散させないので、配向膜が汚染される可能性が少な
い。従って、配向膜面の汚染により第1の基板の配向膜
と第2の基板の配向膜との間に封入される液晶のインピ
ーダンスが低下し、光学特性が変化するのを防止でき、
特性変動を少なくでき、品質、歩留りを向上することが
できる。また、本発明の製造方法では、配向処理後のス
ペーサ分散工程が不要である。また,スペーサ材は保護
膜によりしっかりと固定されているので、配向膜の洗浄
の際、スペーサ材が流れてしまって一部が無くなったり
、スペーサ材の移動により配向膜が傷付くのを防止でき
、かつ、第1の基板と第2の基板とを組み立てる前に配
向膜を洗浄することが可能となり、配向処理面の異物付
着、汚染等を除去でき、配向膜面を清浄化できるので、
品質、歩留りを向上できる.さらに、本発明の液晶表示
装置およびその製造方法では、第1の基板の薄膜トラン
ジスタ等とスペーサ材との間に第1の基板の配向膜と第
2の基板の配向膜の2層が存在するので、薄膜トランジ
スタ等が損傷されにくく、品質、歩留りを向上すること
ができる.このように、本発明の効果は顕著である.
[See Note 1), the DC voltage applied to the liquid crystal LC is expressed by the following formula. ΔV3+ΔV4=(Cadd-V2-Cgs-V1)
/C Therefore, when Cadd·V 2 =Cgs−V 1, the DC voltage applied to the liquid crystal LC becomes 0. [Note] At time tt2, the change in scanning line Vi is the midpoint potential V
During the period from t2 to t3, the potential Vlc is set to the same potential as the video signal potential through the signal Mxi (sufficient writing of the video signal). The potential applied to the liquid crystal LC is almost determined by the potential immediately after the thin film transistor TPT is turned off (thin film transistor T
The off period of PT is overwhelmingly longer than the on period). Therefore, when calculating the DC component applied to the liquid crystal LC, the period t1 to t3 can be almost ignored, and the potential immediately after the thin film transistor TPT is turned off, that is, the time? ■, t. All you have to do is consider the effects during the transient period. Note that the polarity of the video signal Vi is reversed for each frame or line, and the DC component due to the video signal itself is O.
It is said that In other words, in the DC cancellation method, the drop caused by the pull-in of the midpoint potential Vlc by the superimposed capacitance Cgs is boosted by the drive voltage applied to the storage capacitance element C add and the next stage scanning signal, IGI, (capacitance electrode line). ,LCD L
The DC component added to C can be made extremely small. As a result, the life of the liquid crystal LC of the liquid crystal display device can be improved. Of course, it has a shading effect! When the gate electrode GT is increased in order to increase ti, the storage capacitance of the storage capacitor element C add may be increased accordingly. As shown in Figure 21 (equivalent circuit diagram showing a liquid crystal display section), this DC cancellation method connects the first stage scanning signal line OL (or capacitive electrode line) to the final stage capacitive electrode m (or scanning signal line GL). can be adopted by connecting to,
For convenience, only four scanning signal lines GL are not shown in FIG. 21, but in reality, about several hundred scanning signal lines GL are arranged. The first-stage scanning signal line GL and the final-stage capacitor line are connected by internal wiring within the liquid crystal display section or external wiring. In this way, in the liquid crystal display*a, by connecting the first-stage scanning signal line OL to the final-stage capacitive electrode line, all of the scanning signal line GL and capacitive electrode line can be connected to the vertical scanning circuit. Therefore, a DC cancellation method can be adopted. As a result, the direct current component applied to the liquid crystal LC can be reduced, so the life of the liquid crystal LC can be improved. As shown in FIGS. 3 and 10, the liquid crystal display device of the present invention includes a lower transparent glass substrate SUBI and a thin film transistor TPT provided on the lower transparent glass substrate SUBI.
and transparent pixel electrode IT○1, and thin film transistor TP
a first substrate comprising a protective film PSVI provided on a lower transparent glass substrate StJBl including T and a transparent pixel electrode assembly '01; and an optical alignment film ORII provided on the protective film PSVl; Glass substrate SUB2 and upper transparent glass substrate S
The color filter FIL provided on the UBZ, the protective film PSV2 provided on the upper transparent glass substrate SUB2 including the color filter FIL, and the protective film PSV2, the lower part of which is fixed to the protective film, and the upper part spacer material SP protruding from the protective film, and a common transparent pixel electrode provided on the protective film PSV2 excluding the spacer material SP.
TO2, and a second substrate including a common transparent pixel electrode IT○2 and an alignment film RI2 provided on a spacer material SP, and the first substrate and the second substrate are mutually alignment film O
Protective film PS is placed so that RII and alignment film ORI2 face each other.
By interposing a spacer material SP mixed and fixed in V2, the liquid crystal LC is superimposed at a predetermined distance between the alignment film ORII and the alignment film ORI2 between both substrates.
is sealed and assembled with a sealing material SL. The effects of the liquid crystal display device of this example will be explained. In conventional liquid crystal display devices, the spacer material is either dispersed on the surface of the alignment film that has been subjected to alignment treatment, or is provided by coating an alignment film mixed with the spacer material on the surface of the upper transparent glass substrate. Therefore, when the first substrate and the second substrate are combined, if the spacer material is placed near the thin film transistor provided on the first substrate, the spacer material There was a high possibility that the film transistor would be damaged by this. However, in the liquid crystal display device of the present invention, the alignment film ○RI2 is placed on the spacer material SP, and the thin film transistor T
Since there are two layers, the orientation film ORII and the orientation film ORI2, between the PT and the spacer material SP, the thin film transistor T
The possibility of damage to PT is reduced, and quality and yield can be improved. FIGS. 1(A) to (E) show Il of the liquid crystal display device of the present invention.
FIG. 2 is a process cross-sectional view showing the main steps of an embodiment of the manufacturing method.
Here, only the process of manufacturing the second substrate will be explained. First, a black matrix BM is selectively provided on the transparent glass substrate SUB2, and a color filter FIL is selectively provided (the details are omitted as they have already been explained).
.. On top of this, a color filter protective film PSV2 and a protective film PSV2 are mixed, and the lower part thereof is fixed to the protective film,
A spacer material SP whose upper portion protrudes from the protective film is provided. The spacer material is made of, for example, glass fiber, polymer beads, glass, etc., and although it has a spherical shape here, it may also have a cylindrical shape. To provide these in the protective film, before applying the protective film material, spacer material SP is uniformly mixed into the protective film material, and the protective film material mixed with this spacer material SP is coated using the spin coating method or roll coating method. etc., and cure. The mixing density of the spacer material SP is adjusted by the amount of the spacer material SP mixed with the protective film material. As the material for this protective film PSV2, adhesive materials such as acrylic and epoxy resin are used.
When V2 is cured, the spacer material SP is fixed and fixed by the protective film PSV2. In addition, after applying the protective film material,
The spacer material sp may be uniformly dispersed on the surface of the protective film PSV2 before hardening using air blowing or the like. Next, a common transparent pixel electrode ITO2 made of ITO (nesa film) or the like is provided on the protective film PSV2 mixed and fixed with the spacer material SP by sputtering, vacuum evaporation, etc. (see Fig. 1 (A)
)). Next, in order to remove only the common transparent pixel electrode ITO2 existing on the spacer material SP, the common transparent pixel electrode I other than the portion where the common transparent pixel electrode ITO2 is removed is removed.
A photoresist film PH is provided on TO2 (Fig. 1 (B)
)). Note that the common transparent pixel electrode IT on the spacer material SP
Photoresist film PH so that O2 can be etched
The film thickness is set to be as thin as about 0.5 to 1.0 μm. Next, the common transparent pixel electrode ITO2 on the spacer material SP is removed by wet etching or the like using the photoresist film PH as a mask using the photolithography method (FIG. 1(C)). Common transparent pixel electrode I on spacer material SP
The reason for removing TO2 is that if the common transparent pixel electrode ITO2 exists on the spacer material SP, when the first substrate and the second substrate are combined, the transparent pixel electrode of the first substrate ITOI, source and drain electrodes SDI, SD
This is to prevent the common transparent pixel electrode IT○2 on the spacer material SP from contacting and electrically conducting. Next, the photoresist film PH is peeled off (Fig. 1(D)).
). , Next, an alignment film ORI2 is provided on this (see Fig. 1 (E)).
)). Next, the upper surface of the alignment film ORI2 is cleaned with an organic solvent, air blow, etc., and then assembled with the first substrate. The other steps have already been explained, so they will be omitted. Next, the effects of the manufacturing method of this example will be explained. First, in the conventional method for manufacturing a liquid crystal display device, when dispersing the spacer material in the alignment film that has been subjected to the alignment process, the spacer material is dispersed by blowing with air, etc., so that foreign matter tends to stick to the alignment film surface. Although the alignment film surface was easily contaminated, in the manufacturing method of this example, the protective film PSV2 for color filter
Mix the spacer material SP and fix it. Thereafter, the common transparent pixel electrode IT02 and the alignment film ORI2 are provided, and since the spacer material is not dispersed on the alignment film, the alignment film ORI2 is not contaminated. Therefore, due to the contamination of the orientation 11% ORI2 surface, the impedance of the liquid crystal LC sealed between the alignment film ORII of the first substrate and the alignment film ORr2 of the second substrate decreases, the optical characteristics change, and the characteristics It is possible to prevent fluctuations in the temperature and improve quality and yield. Second, in conventional manufacturing methods, when cleaning the alignment film,
Since the spacer material is not fixed, some of the spacer material may flow and become lost, and the alignment film may be damaged due to the spacer material moving during cleaning, which may cause the orientation of the liquid crystal molecules to be adjusted. Although there was a problem of functional deterioration, the manufacturing method of this example does not require a spacer dispersion step after the orientation treatment, and the spacer material SP is firmly fixed by the adhesive protective film PSV2. This prevents part of the spacer material from being lost or the alignment film from being damaged, and it is possible to clean the alignment film before assembling the first and second substrates. Since foreign matter adhesion, contamination, etc. on the alignment surface can be removed and the alignment surface can be cleaned, quality and yield can be improved. Thirdly, in the manufacturing method of this embodiment, when the first substrate and the second substrate are combined, there is an alignment film between the thin film transistor of the first substrate and the spacer material SP. Alignment film of second substrate ○R. Since there are two layers of I2, thin film transistors TPT etc. are less likely to be damaged and quality is improved.
Yield can be improved. Although this invention has been specifically explained above based on the above-mentioned embodiments, it goes without saying that this invention is not limited to the above-mentioned embodiments, and can be modified in various ways without departing from the gist thereof. .. For example, a first substrate and a second substrate
When combined with the second substrate, the common transparent pixel electrode IT and the drain voltage isD1 of the second substrate are combined. In order to prevent electrical conduction with SD2, etc., the common transparent pixel electrode ITO2 is not provided on the spacer material SP, but in the manufacturing process shown in FIG. After providing the common transparent pixel electrode ITO2 on the film PSV2, the photoresist film is patterned by photolithography, and the common transparent pixel electrode ITO2 present on the spacer material SP is removed by wet etching using this photoresist film as a mask. However, other methods may be used to selectively provide the common transparent pixel electrode ITO2. For example, without using photolithography. When the spacer material is made of a material that has poor affinity with the material of the common transparent pixel electrode, such as an inorganic material such as glass, and the common transparent pixel electrode is thinly provided on the spacer material and the protective film, the common transparent pixel electrode is formed using the spacer material. The transparent pixel electrode may not be provided only on the spacer material because it is repelled by the spacer material. Alternatively, in this case, the surface of the spacer material may be treated to repel the transparent pixel electrode. Alternatively, by adjusting the film thickness of the common transparent pixel electrode provided on the spacer material and the protective film and adjusting the etching time without using an etching mask, the transparent material on the spacer material protruding from the protective film can be removed. Only the pixel electrode may be removed. As an etching method, RIE
(reactive ion etching) method may also be used. Furthermore, the present invention allows each pixel of the liquid crystal display to be divided into two or four parts.
It can be applied to a divided liquid crystal display device. However, if the number of pixel divisions becomes too large, the aperture ratio will decrease, so as mentioned above, about 2 to 4 divisions is appropriate. Also, the effect can be obtained without dividing pixels. Further, in the above embodiment, an inverted staggered structure is shown in which gate electrode formation→gate insulating film formation→semiconductor layer formation→source/drain electrode formation, but the present invention can also be applied to a staggered structure in which the vertical relationship or the order of formation is reversed. It is valid. [Effects of the Invention] As explained above, since the spacer material is mixed and fixed in the color liquid crystal display of the present invention, and then the transparent pixel electrode and alignment film are provided in an elliptical form, the spacer material is not placed on the alignment film surface as in the conventional case. Since the alignment film is not dispersed, there is less possibility that the alignment film will be contaminated. Therefore, it is possible to prevent the impedance of the liquid crystal sealed between the alignment film of the first substrate and the alignment film of the second substrate from decreasing and the optical characteristics from changing due to contamination of the alignment film surface.
Characteristic fluctuations can be reduced, and quality and yield can be improved. Furthermore, the manufacturing method of the present invention does not require a spacer dispersion step after the orientation treatment. In addition, since the spacer material is firmly fixed by the protective film, when cleaning the alignment film, it is possible to prevent the spacer material from flowing away and causing part of it to be lost, and to prevent the alignment film from being damaged due to movement of the spacer material. In addition, it is possible to clean the alignment film before assembling the first substrate and the second substrate, and it is possible to remove foreign matter adhesion, contamination, etc. from the alignment treatment surface, and to clean the alignment film surface.
Quality and yield can be improved. Furthermore, in the liquid crystal display device and the manufacturing method thereof of the present invention, two layers, the alignment film of the first substrate and the alignment film of the second substrate, are present between the thin film transistor etc. of the first substrate and the spacer material. , thin film transistors are less likely to be damaged, and quality and yield can be improved. As described above, the effects of the present invention are remarkable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(A)〜(E)は、本発明の液晶表示装置の製造
方法の一実施例の主要工程を示す工程断面図、第2図は
、この発明を適用すべきアクティブ・マトリックス方式
のカラー液晶表示装置の液晶表示部の一画素を示す要部
平面図、第3図は、第2図の■一■切断線で切った部分
とシール部周辺部の断面図、第4図は、第2図に示す画
素を複数配置した液晶表示部の要部平面図、第5図〜第
7図は、第2図に示す画素の所定の製造工程における要
部平面図、第8図は,第4図に示す画素とカラーフィル
タとを重ね合せた状態における要部平面図,第9図は、
上記のアクティブ・マトリックス方式のカラー液晶表示
装置の液晶表示部を示す等価回路図,第10図は,この
発明を適用すべ晶表示装置の液晶表示部の画素の要部お
よびシール部周辺部の断面図、第11図は、第10図に
示した液晶表示装置の液晶表示部の一画素を示す平面図
、第12図は、第11図のA−A切断線で切った部分の
断面図,第13図は、第11図に示す画素を複数配置し
た液晶表示部の要部平面図、第14図〜第16図は、第
11図に示す画素の所定の製造工程における要部平面図
,第17図は、第13図に示す画素とカラーフィルタと
を重ね合せた状態における要部平面図、第18図は,第
11図に記載される画素の等価回路図、第19図は、直
流相殺方式による走査信号線の駆動電圧を示すタイムチ
ャート、第20図、第21図は,それぞれ第13図に示
したアクティブ・マトリックス方式のカラー液晶表示装
置の液晶表示部を示す等価回路図である. sp・・・スペーサ材 SUBI・・・下部透明ガラス基板(第1の透明ガラス
基板) ス基板) TPT・・・薄膜トランジスタ ITOI・・・透明画素電極(第1の画素電極)ITO
2・・・共通透明画素電極(第2の画素電極)PSVI
・・・第1の保護膜 PSV2・・・第2の保護膜 ORII・・・第1の配向膜 ORI2・・・第2の配向膜 FIL・・・カラーフィルタ LC・・・液晶 S,L・・・シール材 第1図 第 l OR+ 2−−− 第21乙旬膜 図 第5図 乙ク 第13図
1A to 1E are process cross-sectional views showing the main steps of an embodiment of the method for manufacturing a liquid crystal display device of the present invention, and FIG. 2 is a cross-sectional view of an active matrix method to which the present invention is applied. FIG. 3 is a plan view of a main part showing one pixel of the liquid crystal display section of a color liquid crystal display device. FIG. FIG. 2 is a plan view of the main part of a liquid crystal display section in which a plurality of pixels are arranged, FIGS. 5 to 7 are plan views of the main part of the pixel shown in FIG. FIG. 9 is a plan view of the main part in a state where the pixels and color filters shown in FIG. 4 are superimposed,
FIG. 10 is an equivalent circuit diagram showing the liquid crystal display section of the above-mentioned active matrix color liquid crystal display device, and is a cross section of the main part of the pixel and the area around the seal part of the liquid crystal display section of the crystal display device to which the present invention is applied. 11 is a plan view showing one pixel of the liquid crystal display section of the liquid crystal display device shown in FIG. 10, and FIG. 12 is a sectional view taken along the line A-A in FIG. 13 is a plan view of main parts of a liquid crystal display section in which a plurality of pixels shown in FIG. 11 are arranged, FIGS. 14 to 16 are plan views of main parts of the pixels shown in FIG. FIG. 17 is a plan view of the main parts of the pixel shown in FIG. 13 and the color filter in a superimposed state, FIG. 18 is an equivalent circuit diagram of the pixel shown in FIG. 11, and FIG. 20 and 21 are equivalent circuit diagrams showing the liquid crystal display section of the active matrix color liquid crystal display device shown in FIG. 13, respectively. .. sp... Spacer material SUBI... Lower transparent glass substrate (first transparent glass substrate) TPT... Thin film transistor ITOI... Transparent pixel electrode (first pixel electrode) ITO
2... Common transparent pixel electrode (second pixel electrode) PSVI
...First protective film PSV2...Second protective film ORII...First alignment film ORI2...Second alignment film FIL...Color filter LC...Liquid crystal S, L. ...Sealing material Figure 1 Figure 1 OR+ 2--- Figure 21 Diagram Figure 5 Figure 13

Claims (1)

【特許請求の範囲】 1、透明ガラス基板上にカラーフィルタを設ける工程と
、上記カラーフィルタが設けられた上記透明ガラス基板
上に保護膜と該保護膜に混入され、その下部が該保護膜
に固着され、上部が該保護膜から突出するスペーサ材と
を設ける工程と、上記スペーサ材が混入された上記保護
膜上に画素電極を設ける工程と、上記スペーサ材上に存
在する上記画素電極を除去する工程と、上記画素電極お
よび上記スペーサ材上に配向膜を設ける工程とを含んで
なることを特徴とする液晶表示装置の製造方法。 2、第1の透明ガラス基板と、上記第1の透明ガラス基
板上に設けられた薄膜トランジスタおよび第1の画素電
極と、上記薄膜トランジスタおよび上記第1の画素電極
を含む上記第1の透明ガラス基板上に設けられた第1の
保護膜と、上記第1の保護膜上に設けられた第1の配向
膜とを含んでなる第1の基板と、 第2の透明ガラス基板と、上記第2の透明ガラス基板上
に設けられたカラーフィルタと、上記カラーフィルタを
含む上記第2の透明ガラス基板上に設けられた第2の保
護膜と、上記第2の保護膜に混入され、その下部が該保
護膜に固着され、その上部が該保護膜から突出するスペ
ーサ材と、上記スペーサ材上を除く上記第2の保護膜上
に設けられた第2の画素電極と、上記第2の画素電極お
よび上記スペーサ材上に設けられた第2の配向膜とを含
む第2の基板とを具備し、 上記第1の基板と上記第2の基板とは、互いの上記第1
、第2の配向膜が向き合うように、上記第2の保護膜に
固着されたスペーサ材を介在させることにより所定の間
隔を隔てて重ね合わせられ、両基板の間の上記第1、第
2の配向膜の間に液晶が封入され、シール材により封止
されて組み立てられていることを特徴とする液晶表示装
置。
[Claims] 1. A step of providing a color filter on a transparent glass substrate, a protective film on the transparent glass substrate on which the color filter is provided, and a protective film mixed into the protective film, the lower part of which is mixed into the protective film. A step of providing a spacer material that is fixed and whose upper part protrudes from the protective film, a step of providing a pixel electrode on the protective film mixed with the spacer material, and a step of removing the pixel electrode existing on the spacer material. and providing an alignment film on the pixel electrode and the spacer material. 2. a first transparent glass substrate; a thin film transistor and a first pixel electrode provided on the first transparent glass substrate; and a first transparent glass substrate including the thin film transistor and the first pixel electrode; a first substrate comprising a first protective film provided on the first protective film and a first alignment film provided on the first protective film; a second transparent glass substrate; a color filter provided on a transparent glass substrate; a second protective film provided on the second transparent glass substrate including the color filter; a spacer material that is fixed to a protective film and whose upper part protrudes from the protective film; a second pixel electrode provided on the second protective film except on the spacer material; a second substrate including a second alignment film provided on the spacer material;
, the first and second substrates between the two substrates are overlapped at a predetermined distance by interposing a spacer material fixed to the second protective film so that the second alignment films face each other. A liquid crystal display device characterized in that a liquid crystal is sealed between alignment films and assembled by being sealed with a sealing material.
JP5385989A 1989-03-08 1989-03-08 Liquid crystal display device and its production Pending JPH02234121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5385989A JPH02234121A (en) 1989-03-08 1989-03-08 Liquid crystal display device and its production

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5385989A JPH02234121A (en) 1989-03-08 1989-03-08 Liquid crystal display device and its production

Publications (1)

Publication Number Publication Date
JPH02234121A true JPH02234121A (en) 1990-09-17

Family

ID=12954502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5385989A Pending JPH02234121A (en) 1989-03-08 1989-03-08 Liquid crystal display device and its production

Country Status (1)

Country Link
JP (1) JPH02234121A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041125A1 (en) * 2007-09-26 2009-04-02 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device, tv receiver device, and liquid crystal panel manufacturing method
US8134680B2 (en) 2007-09-26 2012-03-13 Sharp Kabushiki Kaisha Manufacturing method of liquid crystal panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041125A1 (en) * 2007-09-26 2009-04-02 Sharp Kabushiki Kaisha Liquid crystal panel, liquid crystal display device, tv receiver device, and liquid crystal panel manufacturing method
US8134680B2 (en) 2007-09-26 2012-03-13 Sharp Kabushiki Kaisha Manufacturing method of liquid crystal panel

Similar Documents

Publication Publication Date Title
JPH01234830A (en) Formation of thin film, active matrix display device and its manufacture
JPH02234127A (en) Liquid crystal display device
JPH02234121A (en) Liquid crystal display device and its production
JPH02234122A (en) Liquid crystal display device
JPH02234133A (en) Liquid crystal display device
JP2791084B2 (en) Liquid crystal display
JPH02245740A (en) Liquid crystal display device
JP2916456B2 (en) Method for forming terminals of liquid crystal display device
JP2786871B2 (en) Method for forming terminals of liquid crystal display device
JPH02234128A (en) Production of liquid crystal display device
JPH02244122A (en) Liquid crystal display device
JPH02234116A (en) Production of flat display device
JPH02234129A (en) Liquid crystal display device
JPH01169430A (en) Liquid crystal display device
JPH02240632A (en) Color liquid crystal display device
JP2796283B2 (en) Liquid crystal display
JP2781192B2 (en) Liquid crystal display device and manufacturing method thereof
JPH02234126A (en) Production of liquid crystal display device
JPH02188720A (en) Liquid crystal display device
JPH02234119A (en) Color liquid crystal display device
JPH0356931A (en) Color liquid crystal display device
JPH02234131A (en) Production of liquid crystal display device
JPH02234125A (en) Liquid crystal display device
JPH02234132A (en) Liquid crystal display device
JPH0359521A (en) Color liquid crystal display device