JPH0356931A - Color liquid crystal display device - Google Patents

Color liquid crystal display device

Info

Publication number
JPH0356931A
JPH0356931A JP1191479A JP19147989A JPH0356931A JP H0356931 A JPH0356931 A JP H0356931A JP 1191479 A JP1191479 A JP 1191479A JP 19147989 A JP19147989 A JP 19147989A JP H0356931 A JPH0356931 A JP H0356931A
Authority
JP
Japan
Prior art keywords
film
liquid crystal
pixel
conductive film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1191479A
Other languages
Japanese (ja)
Inventor
Yoshiki Watanabe
渡辺 善樹
Akira Ishii
彰 石井
Kenichi Shimada
賢一 島田
Akira Aoki
晃 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP1191479A priority Critical patent/JPH0356931A/en
Publication of JPH0356931A publication Critical patent/JPH0356931A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the hue of a color filter from being deteriorated and to uniformize the thickness of a protective film by providing an inorganic transparent film between the color filter and the protective film. CONSTITUTION:In a color liquid crystal display device in which the color filter FIL is coated with the protective film PSV2 consisting of organic substance, the inorganic transparent film ITF is provided between the color filter FIL and the protective film PSV2. Therefore, the inorganic transparent film ITF prevents the transmission of O2 and H2O and wettability obtained in the case of forming the protective film PSV2 is made uniform by the inorganic transparent film ITF. Thus, the hue of the color filter FIL is not deteriorated and the thickness of the protective film PSV2 is made uniform.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

この発明はカラー液晶表示装置、特に薄膜トランジスタ
等を使用したアクティブ・マトリクス方式のカラー液晶
表示装置に関する。
The present invention relates to a color liquid crystal display device, and more particularly to an active matrix type color liquid crystal display device using thin film transistors and the like.

【従来の技術】[Conventional technology]

アクティブ・マトリク入方式のカラー液晶表示装置は、
マトリクス状に配列された複数の画素電極の各々に対応
して非線形素子(スイッチング素子)を設けたものであ
る.各画素における液晶は理論的には常時邸動(デュー
ティ比1.0)されているので、時分割駆動方式を採用
している,いわゆる単純マトリクス方式と比べてアクテ
ィブ方式はコントラストが良く特にカラーでは欠かせな
い技術となりつつある。スイッチング素子として代表的
なものとしては薄膜トランジスタ(TPT)がある。 従来のアクティブ・マトリクス方式のカラー液晶表示装
置においては、カラーフィルタをエポキシ樹脂、アクリ
ル樹脂等の有機物からなる保護膜で被覆することにより
,カラーフィルタの染料が液晶に漏れるのを防止してい
る。 なお、薄膜トランジスタを使用したアクティブ・マトリ
クス方式の液晶表示装置は、たとえば「冗長構成を採用
した12.5型アクティブ・マ.トリクス方式カラー液
晶ディスプレイ」、日経エレクトロニクス、頁193〜
210、1986年l2月15日、日経マグロウヒル社
発行、で知られている。
The active matrix color liquid crystal display device is
A nonlinear element (switching element) is provided corresponding to each of a plurality of pixel electrodes arranged in a matrix. Theoretically, the liquid crystal in each pixel is constantly moving (duty ratio 1.0), so compared to the so-called simple matrix method that uses a time-division drive method, the active method has better contrast, especially in color. It is becoming an indispensable technology. A typical switching element is a thin film transistor (TPT). In conventional active matrix color liquid crystal display devices, the color filters are coated with a protective film made of an organic material such as epoxy resin or acrylic resin to prevent dyes from the color filters from leaking into the liquid crystal. Note that an active matrix liquid crystal display device using thin film transistors is described in, for example, "12.5-inch active matrix color liquid crystal display employing redundant configuration," Nikkei Electronics, pp. 193-
210, February 15, 1986, published by Nikkei McGraw-Hill.

【発明が解決しようとする課M】[Problem M that the invention attempts to solve]

しかし、このようなカラー液晶表示装置においては、0
2、H20が保護膜を透過しやすいので、カラーフィル
タの色調が劣化しやく、また色の異なるカラーフィルタ
では保護膜に対する表面ぬれ性が異なるので、色の異な
るカラーフィルタ上に設けられた保護膜の膜厚が異なる
ため、保護膜の膜厚が不均一になる。 この発明は上述の課題を解決するためになされたもので
、カラーフィルタの色調が劣化することがなく、また保
護膜の膜厚が均一であるカラー液晶表示装置を提供する
ことを目的とする。
However, in such a color liquid crystal display device, 0
2. Since H20 easily permeates through the protective film, the color tone of the color filter is likely to deteriorate, and color filters of different colors have different surface wettability to the protective film, so the protective film provided on the color filters of different colors Since the thickness of the protective film differs, the thickness of the protective film becomes non-uniform. The present invention has been made to solve the above-mentioned problems, and it is an object of the present invention to provide a color liquid crystal display device in which the color tone of the color filter does not deteriorate and the thickness of the protective film is uniform.

【課題を解決するための手段】[Means to solve the problem]

この目的を達或するため、この発明においては、カラー
フィルタを有機物からなる保護膜で被覆したカラー液晶
表示装置において、上記カラーフィルタと上記保護膜と
の間に烈機透明膜を設ける。 [作用] このカラー液晶表示装置においては,無機透明膜が○.
 、H.O の透過を防止し、また無機透明膜により保
護膜を形或する際のぬれ性が均一となる。 [実施例] 以下,この発明の構成について,アクティブ゜マトリク
入方式のカラー液晶表示装置にこの発明を適用した実施
例とともに説明する。 なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。 第2A図はこの発明が適用されるアクティブ・マトリク
ス方式カラー液晶表示’xiの一画素とその周辺を示す
平面図、第2B図は第2A図のIrB一IIB切断線に
おける断面と表示パネルのシール部付近の断面を示す図
、第2C図は第2A図のnc−trc切断線における断
面図である。また、第3図(要部平面図)には第2A図
に示す画素を襟数配置したときの平面図を示す。 《画素配置》 第2A図に示すように、各画素は隣接する2本の走査信
号線(ゲート信号線または水平信号線)OLと、隣接す
る2本の映像信号線(ドレイン信号線または垂直信号線
)DLとの交差領域内(4本の信号線で囲まれた領域内
)に配置されている。 各画素は薄膜トランジスタTPT、透明画素電極IT○
1および保持容量素子C addを含む。走査信号線G
Lは列方向に延在し、行方向に複数本配置されている。 映像信号線DLは行方向に延在し、列方向に複数本配置
されている。 《表示部断面全体構造》 第2B図に示すように、液晶LCを基準に下部透明ガラ
ス基板SUBI側には薄膜トランジスタTPTおよび透
明画素電極IT○1が形成され、上部透明ガラス基板S
UBZ側にはカラーフィルタFIL.遮光用ブラックマ
トリクスパターンを形或する遮光膜BMが形或されてい
る。下部透明ガラス基板SUB 1はたとえば1 . 
1 [mml程度の厚さで構或されている。 第2B図の中央部は一画素部分の断面を示しているが、
左側は透明ガラス基板SUBI、SUB2の左側縁部分
で外部引出配線の存在する部分の断面を示しており、右
側は透明ガラス基板SUB1、SUB2の右側縁部分で
外部引出配線の存在しない部分の断面を示している。 第2B図の左側、右側のそれぞれシこ示すシール材SL
は液晶LCを封止するように構成されており、液晶封入
口(図示していない)を除く透明ガラス基板StJB1
、SUB2の林周囲全体に沿って形或されている。シー
ル材SLはたとえばエポキシ樹脂で形或されている。 上部透明ガラス基板SUB2側の共通透明画素電極IT
O2は、少なくとも一個所において、銀ペースト材SI
Lによって下部透明ガラス基板SUBI側に形或された
外部引出配線に接続されている。この外部引出配線はゲ
ート電極GT、ソース電極SDI、ドレイン電極SD2
のそれぞれと同一製造工程で形成される。 配向膜○RII、ORI2、透明画素電極IT○王、共
通透明画素電極IT○2、保護膜PSV1、PSV2.
絶縁膜GIのそれぞれの層は、シール材SLの内側に形
成される。偏光板POLI、POL2はそれぞれ下部透
明ガラス基板SUBI、上部透明ガラス基板SUB2の
外側の表面に形威されている。 液晶LCは液晶分子の向きを設定する下部配向膜ORI
Iと上部配向膜○RI2との間に封入され,シール部S
Lよってシールされている。 下部配向膜○RIIは下部透明ガラス基板SUBl側の
保護膜PSVIの上部に形威される。 上部透明ガラス基板SUB2の内側(液晶LC側)の表
面には、遮光膜BM、カラーフィルタFIL.保護膜P
SV2、共通透明画素電極ITO2 (COM)および
上部配向膜ORI2が順次積層して設けられている. この液晶表示装置は下部透明ガラス基板SUBl側、上
部透明ガラス基板SUB2側のそれぞれの層を別々に形
成し、その後上下透明ガラス基板SOB↓、SUB2を
重ね合わせ,両者間に液品LCを封入することによって
組み立てられる。 《薄膜トランジスタTPT)> 薄膜トランジスタTPTは,ゲート電極GTに正のバイ
アスを印加すると、ソースードレイン間のチャネル抵抗
が小さくなり,バイアスを零にすると、チャネル抵抗は
大きくなるように動作する。 各画素の薄膜トランジスタTPTは、画素内において3
つ(複数)に分割され、河膜トランジスタ(分割蒲膜ト
ランジスタ)TFTI、TPT2およびTFT3で構或
されている。薄膜トランジスタTPTI〜TFT3のそ
れぞれは実質的に同一サイズ(チャンネル長と輻が同じ
)で構戒されている。この分割された薄膜トランジスタ
TPTI〜TFT3のそれぞれは、主にゲート電極GT
、ゲート絶縁膜CI、i型(真性、intrinsic
、導電型決定不純物がドープされていない)非品質シリ
コン(Si)からなるi型半導体IAs、一対のソース
電極SD1およびドレイン電極SD2で構或されている
。なお、ソース・トレインは本来その間のバイアス極性
によって決まり、この液晶表示装置の回路ではその極性
は動作中反転するので、ソース・ドレインは動作中入れ
替わると理解されたい。しかし、以下の説明でも、便宜
上一方をソース、他方をドレインと固定して表現する。 《ゲート電極GT> ゲート電極GTは第4図(第2A図の第1導電膜g1、
第2導電膜g2およびi型半導体層ASのみを描いた平
面図)に詳細に示すように、走査信号線GLから垂直方
向(第2A図および第4図において上方向)に突出する
形状で構威されている(丁字形状に分岐されている)。 ゲート電極GTは薄膜トランジスタTPTI〜TFT3
のそれぞれの形或領域まで突出するように構或されてい
る。薄膜トランジスタTPTI〜TFT3のそれぞれの
ゲート電極GTは、一体に(共通ゲート電極として)構
威されており、走査信号線OLに連続して形成されてい
る。ゲート電極GTは、薄膜トランジスタTPTの形或
領域において大きい段差を作らないように、単層の第1
導電膜g1で構成する。第1導電膜g1はたとえばスパ
ッタで形威されたクロム(Cr)膜を用い. 1000
[A]程度の膜厚で形成する。 このゲート電極GTは第2A図、第2B図および第4図
に示されているように、i型半導体層ASを完全に覆う
よう(下方からみて)それより太き目に形威される。し
たがって、下部透明ガラス基板SUBIの下方に蛍光灯
等のバックライトBLを取り付けた場合、この不透明な
クロムからなるゲート電極GTが影となって、i型半導
体層ASにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタTPTのオフ特性劣
化は起きにくくなる。なお、ゲート電1−ffGTの本
来の大きさは、ソース電極SDIとドレイン電極SD2
との間をまたがるに最低限必要な(ゲート電極GTとソ
ース電極SDI、ドレイン電極SD2との位置合わせ余
裕分も含めて)幅を持ち,チャンネル幅Wを決めるその
奥行き長さはソース電極SDIとドレイン電極SD2と
の間の距離(チャンネル長)Lとの比,すなわち相互コ
ンダクタンスgmを決定するファクタW/Lをいくつに
するかによって決められる. この液晶表示装置におけるゲート電極GTの大きさはも
ちろん、上述した本来の大きさよりも大きくされる。 なお、ゲート電極GTのゲートおよび遮光の機能面から
だけで考えれば,ゲート電極GTおよび走査信号線OL
は単一の層で一体に形威してもよく、この場合不透明導
電材科としてシリコンを含有させたアルミニウム(Al
).純アルミニウム、パラジウム(Pd)を含有させた
アルミニウム等を選ぶことができる。 《走査信号線GL> 走査信号線OLは第1導電膜g1およびその上部に設け
られた第2導電膜g2からなる複合膜で構成されている
。この走査信号線GLの第1導電膜g1はゲート電極G
Tの第1導電膜g1と同一製造工程で形成され,かつ一
体に構成されている。 第2導電膜g2はたとえばスパッタで形成されたアルミ
ニウム膜を用い、1000〜5500[人]程度の膜厚
で形或する。第2導電膜g2は走査信号線GLの抵抗値
を低減し、信号伝達速度の高速化(画素の情報の書込特
性向上)を図ることができるように構成されている。 また、走査信号線GLは第1導電膜g1の輻寸法に比べ
て第2導電膜g2の幅寸法を小さく構或している。すな
わち、走査信号線GLはその側壁の段差形状がゆるやか
になっている. 《絶縁膜GI> 絶縁膜GIは薄膜トランジスタTPTI〜TFT3のそ
れぞれのゲート純縁膜として使用される。 絶縁膜GIはゲート電極GTおよび走査信号線GLの上
層に形威されている。總縁膜GIはたとえばプラズマC
VDで形威された窒化シリコン膜を用い, 3000[
人]程度の膜厚で形戒する。 《i型半導体層AS> i型半導体RASは、第4図に示すように、複数に分割
された薄膜トランジスタTPTI〜TFT3のそれぞれ
のチャネル形成領域として使′用される。i型半導体層
ASは非品質シリコン膜または多結晶シリコン膜で形或
し、約1800[人コ程度の膜厚で形或する。 このi型半導体層ASは、供給ガスの戊分を変えてSi
,N.からなるゲート絶縁膜として使用される絶縁膜G
Iの形成に連続して、同しプラズマCVD装置で、しか
もそのプラズマCVD装置から外部に露出することなく
形成される。また、オーミックコンタクト用のPをドー
プしたN+型半導体!do(第2B図)も同様に連続し
て約400[A]の厚さに形成される.しかる後、下部
透明ガラス基板SUBIはCVD装置から外に取り出さ
れ、写真処理技術によりN“型半導体層doおよびi型
半導体IAsは第2A図、第2B図および第4図に示す
ように独立した島状にパターニングされる。 i型半導体層ASは、第2A図および第4図に詳細に示
すように、走査信号線GLと映像信号線DLとの交差部
(クロスオーパ部)の両者間にも設けられている。この
交差部のi型半導体層ASは交差部における走査信号線
GLと映像信号@DLどの短絡を低減するように構威さ
れている。 《ソース電極SDI、ドレイン電極SD2>複数に分割
された薄膜トランジスタTPTI〜TFT3のそれぞれ
のソース電極SDIとドレイン@極SD2とは、第2A
図、第2B図および第5図(第2A図の第1〜第3導電
膜d1〜d3のみを描いた平面図)で詳細に示すように
、i型半導体層AS上にそれぞれ離隔して設けられてい
る。 ソース電極SDI、ドレイン電極SD2のそれぞれは、
N+型半導体RdOに接触する下層側から,第1導電膜
di.第2導電膜d2.第3導電膜d3を順次重ね合わ
せて構或されている。ソース電極SDIの第工導電膜d
1、第2導電膜d2および第3導電膜d3は、ドレイン
電極SD2の第1導電膜di,第2導電膜d2および第
3導電膜d3と同一製造工程で形威される。 第1導電膜d1はスパッタで形成したクロム膜を用い、
500〜1000[人コの膜厚(この液晶表示装置では
、600[ A ]程度の膜厚)で形或する。クロム膜
は膜厚を厚く形成するとストレスが大きくなるので、2
000[人]程度の膜厚を越えない範囲で形或する。ク
ロム膜はN+型半導体層doとの接触が良好である。ク
ロム膜は後述する第2導電膜d2のアルミニウムがN+
型半導体層doに拡敗することを防止するいわゆるバリ
ア層を構或する。 第1導電膜diとしては、クロム膜の他に高融点金属(
Mo、Ti.Ta.W)膜、高融点金属シリサイド(M
oSi,、TiSi2、TaSi2、WSi2)膜で形
威してもよい。 第1導電膜d1を写真処理でパターニングした後、同じ
写真処理用マスクを用いて,あるいは第1導電膜d1を
マスクとして、N+型半導体層dOが除去される。つま
り、i型半導体層AS上に残っていたN+型半導体層d
oは第1導電膜d1以外の部分がセルファラインで除去
される。このとき、N+型半導体H3doはその厚さ分
は全て除去されるようエッチされるので、i型半導体層
ASも若干その表面部分でエッチされるが、その程度は
エッチ時間で制御すればよい。 しかる後、第2導電膜d2がアルミニウムのスパッタリ
ングで3000〜5500[人コの膜厚くこの液晶表示
装置では、3500[入]程度の膜厚)に形成される。 アルミニウム膜はクロム膜に比べてストレスが小さく、
厚い膜厚に形成することが可能で、ソース電極SDI、
ドレイン電極SD2および映像信号線DLの抵抗値を低
減するように構成されている。第2導電膜d2としては
アルミニウム膜の他にシリコンや銅(Cu)を添加物と
して含有させたアルミニウム膜で形或してもよい。 第2導電膜d2の写真処理技術によるパターニング後、
第3導電膜d3が形或される。この第3導電膜d3はス
パッタリングで形成された透明導電膜(Induim−
Tin−Oxide  I T O :ネサ膜)からむ
り. 1000〜2000[入コの膜厚(この液晶表示
装置では、1200[λ]程度の膜厚)で形或される。 この第3導電膜d3はソース電極SDI、ドレイン電極
SD2および映像信号線DLを構成するとともに、透明
画素電極IT○1を構成するようになっている。 ソース電極SDIの第1導電膜d1、ドレイン電極SD
2の第1導電膜d1のそれぞれは、上層の第2導電膜d
2および第3導電膜d3に比べて内側に(チャンネル領
域内に〉大きく入り込んでいる。つまり、これらの部分
における第1導Rl摸d1は第2導電膜d2.第3導電
膜d3とは無関係に薄膜トランジスタTPTのゲート長
Lを規定できるように構或されている。 ソース電極SDIは透明画素電極IT○1に接続されて
いる。ソース電極SDIは,i型半導体層ASの段差形
状(第1導電膜g1の膜厚、N+型半導体層doの膜厚
およびi型半導体層ASの膜厚を加算した膜厚に相当す
る段差)に沿って構成されている。具体的には,ソース
電極SDIは,i型半導体層ASの段差形状に沿って形
威された第1導電膜d1と、この第1導電膜d1の上部
にそれに比べて透明画素電極ITOIと接続される側を
小さいサイズで形或した第2導電膜d2と、この第2導
電膜d2から露出する第工導電膜d1に接続された第3
導電膜d3とで構或されている.ソース電極SDIの第
2導電膜d2は第1導電膜d1のクロム膜がストレスの
増大から厚く形成できず、i型半導体層ASの段差形状
を乗り越えられないので、このi型半導体層ASを乗り
越えるために構威されている。つまり、第2導電膜d2
は厚く形或することでステップ力バレッジを向上してい
る.第2導電膜d2は厚く形成できるので、ソース電極
SDIの抵抗値(ドレイン電極SD2く寄与している。 第3導電膜d3は第2導電膜d2のi型半導体層ASに
起因する段差形状を乗り越えることができないので,第
2導電膜d2のサイズを小さくすることで、露出する第
工導電膜d1に接続するように構威されている。第l導
電膜diと第3導電膜d3とは接着性が良好であるばか
りか、両者間の接続部の段差形状が小さいので,ソース
電極SDIと透明画素電極IT○1とを確実に接続する
ことができる。 《透明画素電極ITOI> 透明画素電極ITOIは各画素毎に設けられており、液
晶表示部の画素電極の一方を構成する。 透明画素電極ITOIは画素の複数に分割された薄膜ト
ランジスタTFTI−TFT3のそれぞれに対応して3
つの分割透明画素電極E1.E2、E3に分割されてい
る。分割透明画素電tmE1〜E3は各々薄膜トランジ
スタTPTのソースffllSDIに接続されている。 分割透明画素電極E1〜E3のそれぞれは実質的に同一
面積となるようにパターニングされている。 このように、1画素の薄膜トランジスタTPTを複数の
薄膜トランジスタTFTI−TFT3に分割し、この複
数に分割された薄膜トランジスタTPTl〜TFT3の
それぞれに分割透明画素電極E1〜E3のそれぞれを接
続することにより、分割された一部分(たとえば、薄膜
トランジスタTFTI)が点欠陥になっても、画素全体
でみれば点欠陥でなくなる(薄膜トランジスタTPT2
および薄膜トランジスタTFT3が欠陥でない)ので、
点欠陥の確率を低減することができ、また欠陥を見にく
くすることができる。 また、分割透明画素電極E1〜E3のそれぞれを実質的
に同一面積で構成することにより、分割透明画素電極E
1〜E3のそれぞれと共通透明画素電極IT○2とで構
成されるそれぞれの液晶容itCpix を均一にする
ことができる。 《保護膜PSVI> 薄膜トランジスタTPTおよび透明画素電極ITOI上
には保護膜PSVIが設けられている。 保護膜PSVIは主に薄膜トランジスタTPTを湿気等
から保護するために形威されており、透明性が高くしか
も耐湿性の良いものを使用する。保護膜PSv↓はたと
えばプラズマCVD装置で形戊した酸化シリコン膜や窒
化シリコン膜で形威されており、8000[人コ程度の
膜厚で形或する。 《遮光膜BM> 上部透明ガラス基板SUBZ側には、外部光(第2B図
では上方からの光)がチャネル形成領域として使用され
るi型半導体1’J A Sに入射されないように、遮
蔽膜BMが設けられ、遮蔽膜BMは第6図のハッチング
に示すようなパターンとされている。なお、第6図は第
2A図におけるIT○膜からなる第3導電膜d3、カラ
ーフィルタFILおよび遮光膜BMのみを描いた平面図
である。 遮光膜BMは光に対する遮蔽性が高いたとえばアルミニ
ウム膜やクロム膜等で形戊されており、この液晶表示装
置ではクロム膜がスパッタリングで1300[λ]程度
の膜厚に形成される。 したがって、薄膜トランジスタTPTl〜TFT3のi
型半導体層Asは上下にある遮光膜BMおよび太き目の
ゲート電極GTによってサンドイッチにされ、その部分
は外部の自然光やバックライト光が当たらなくなる。遮
光膜BMは第6図のハッチング部分で示すように、画素
の周囲に形或され、つまり遮光膜BMは格子状に形或さ
れ(ブラックマトリクス)、この格子で■画素の有効表
示領域が仕切られている。したがって、各画素の輪郭が
遮光膜BMによってはっきりとし、コントラストが向上
する。つまり、遮光膜BMはi型半導体RASに対する
遮光とブラックマトリクスとの2つの機能をもつ。 なお、バックライトを上部透明ガラス基板SUB2側に
取り付け、下部透明ガラス基板SUBIを観察側(外部
露出側)とすることもできる。 《共通透明画素電極IT○2》 共通透明画素電極IT○2は、下部透明ガラス基板SU
BI側に画素毎に設けられた透明画素電極ITOIに対
向し,液晶LCの光学的な状態は各画素電極IT○1と
共通透明画素電極IT○2との間の電位差(電界)に応
答して変化する。この共通透明画素電極ITO2にはコ
モン電圧V comが印加されるように構威されている
。コモン電圧Vcomは映像信号線DLに印加されるロ
ウレベルの開動電圧V d minとハイレベルの関動
電圧Vdmaxとの中間電位である。 《カラーフィルタFIL)> カラーフィルタFILはアクリル樹脂等の樹脂材料で形
威される染色基材に染料を着色して構或されている。カ
ラーフィルタFILは画素に対向する位置に各画素毎に
ドット状に形或され(第7図)、染め分けられている(
第7図は第3図の第3導電膜層d3とカラーフィルタF
ILのみを描いたもので、R.G.Hの各カラーフィル
ターFI Li;[レソレ. 45”、135’ . 
’)0ス(1’)ハッチを施してある〉。カラーフィル
タFILは第6図に示すように透明画素電極ITOI 
(El〜E3)の全てを覆うように太き目に形或され、
遮光膜BMはカラーフィルタFILおよび透明画素電極
■T○1のエッジ部分と重なるよう透明画素電極エTO
Iの周縁部より内側に形成されている。 カラーフィルタFILは次のように形或することができ
る。まず,上部透明ガラス基板SUB2の表面に染色基
材を形或し、フォトリソグラフィ技術で赤色フィルタ形
戊領域以外の染色基材を除去する。この後、染色基材を
赤色染料で染め、固着処理を施し,赤色フィルタRを形
或する。つぎに、同様な工程を施すことによって、緑色
フィルタG、青色フィルタBを順次形成する。 《保護膜PSV2)> 保護膜PSV2はカラーフィルタFILを異なる色に染
め分けた染料が液晶LCに漏れることを防止するために
設けられている。保護膜PSV2はたとえばアクリル樹
脂、エボキシ樹脂等の透明構脂材料で形威されている。 《無機透明膜ITF> 第工図にも示すように,カラーフィルタFILと保護膜
PSV2との間に無機透明膜ITFが設けられている。 無機透明膜ITFはITO@または酸化シリコン膜から
なり、ITO膜はスパッタリングにより設け、また酸化
シリコン膜は浸漬法により設ける。そして、無機透明膜
ITFは02、H20 の透過を防止するから、カラー
フィルタFILの色調が劣化することがない。また、熊
機透明膜ITFをスパッタリングや浸漬法により設けた
ときには,無機透明膜ITFの膜厚は均一になり、さら
に無機透明膜ITFにより保護膜PS■2を形成する際
のぬれ性が均一となるから、保護膜PSV2の膜厚が均
一となる。 《画素配列》 液晶表示部の各画素は、第3図および第7図に示すよう
に、走査信号線OLが延在する方向と同一列方向に複数
配置され、画素列Xi,X2,X3,X4.・・・のそ
れぞれを構威している。各画素列Xi,X2,X3,X
4,・・・のそれぞれの画素は、薄膜トランジスタTF
TI〜TFT3および分割透明画素電極E1〜E3の配
置位置を同一に構成している。つまり、奇数画素列Xi
,X3,・のそれぞれの画素は,薄膜トランジスタTP
T1〜TFT3の配置位置を左側、分割透明画素電極E
1〜E3の配置位置を右側に構成している。 奇数画素列Xi,X3,・・・のそれぞれの行方向の隣
りの偶数画素列X2,X4,・・・のそれぞれの画素は
,奇数画素列Xi,X3,・・のそれぞれの画素を映像
信号aDLの延在方向を基準にして線対称でひっくり返
した画素で構或されている。すなわち,画素列X2,X
4,・・・のそれぞれの画素は、薄膜トランジスタTP
T1〜TFT3の配置位置を右側、透明画素電極E1〜
E3の配置位置を左側に構成している。そして,画素列
X2,X4−,・・・のそれぞれの画素は、画素列Xi
,X3,・・・のそれぞれの画素に対し、列方向に半画
素間隔移動させて(ずらして)配置されている。つまり
、画素列Xの各画素間隔を1.0 ( 1.0ピッチ)
とすると、次段の画素列Xは、各画素間隔を1.0とし
、前段の画素列Xに対して列方向に0.5画素間隔(0
.5ピッチ)ずれている。各画素間を行方向に延在する
映像信号線DLは,各画素列X間において、半画素間隔
分(0.5ピッチ分)列方向に延在するように構威され
ている。 その結果、第7図に示すように、前段の画素列Xの所定
色フィルタが形威された画素(たとえば、画素列X3の
赤色フィルタRが形威された画素)と次段の画素列Xの
同一色フィルタが形成された画素(たとえば、画素列X
4の赤色フィルタRが形威された画素)とが1.5画素
間隔(l.5ピッチ)離隔され、またRGBのカラーフ
ィルタFILは三角形配置となる。カラーフィルタF 
I LのRGBの三角形配置構造は、各色の混色を良く
することができるので、カラー・画像の解像度を向上す
ることができる。 また、映像信号線DLは、各画素列X間において,半画
素間隔分しか列方向に延在しないので、隣接する映像信
号線DLと交差しなくなる。したがって、映像信号MD
Lの引き回しをなくしその占有面積を低減することがで
き、また映像信号線DLの迂回をなくし、多層配線構造
を廃止することができる。 《表示装置全体等価回路》 こへ液晶表示装置の等価回路を第8図に示す。 XiG,Xi+IG,・・・は、緑色フィルタGが形或
される画素に接続された映像信号線DLである。 XiB,Xi+IB,・・・は、青色フィルタBが形成
される画素に接続された映像信号線DLである。 Xi+IR,Xi+2R,・・・は、赤色フィルタRが
形成される画素に接続された映像信号線DLである。こ
れらの映像信号線DLは、映像信号岨動回路で選択され
る。Yiは第3図および第7図に示す画素列X1を選択
する走査信号線OLである.同様に、Yi+1,Yi+
2,・・・のそれぞれは、画素列X2,X3,・・・の
それぞれを選択する走査信号線GLである。これらの走
査信号線GLは垂直走査回路に接続されている。 《保持容量素子C addの構造》 分割透明画素電極E1〜E3のそれぞれは、薄膜トラン
ジスタTPTと接続される端部と反対側の端部において
、隣りの走査信号線GLと重なるよう,L字状に屈折し
て形或されている。こ・の重ね合わせは、第2C図から
も明らかなように,分割透明画素電極E1〜E3のそれ
ぞれを一方の電+7A P L 2とし,隣りの走査信
号線GLを他方の電極PLIとする保持容量素子(静電
容量素子)Caddを構成する。この保持容量素子C 
addの誘電体膜は、薄膜トランジスタTPTのゲート
i色縁膜として使用される總縁膜GIと同一層で構成さ
れている。 保持容量素子C addは、第4図からも明らかなよう
に,ゲート線GLの第1導電膜g1の幅を広げた部分に
形威されている。なお、映像信号線DLと交差する部分
の第1導電膜g1は映像信号線DLとの短絡の確率を小
さくするため細くされている。 保持容量素子C addを構或するために重ね合わされ
る分割透明画素電極E1〜E3のそれぞれと電極PLI
との間の一部には、ソース電極SDIと同様に、段差形
状を乗り越える際に透明画素電極ITOIが断線しない
ように、第1導電膜d1および第2導電膜d2で構或さ
れた島領域が設けられている。この島領域は、透明画素
電極IT○1の面積(開口率)を低下しないように、で
きる限り小さく構或する。 《保持容量素子C addの等価回路とその動作》第2
A図に示される画素の等価回路を第9図に示す。第9図
において、Cgsは薄膜トランジスタTPTのゲート電
極GTとソース電極SDIとの間に形或される寄生容量
である。寄生容量Cgsの誘電体膜は絶縁膜GIである
。C pixは透明画素電極ITOI (PIX)と共
通透明画素電極IT02 (COM)との間に形成され
る液晶容量である。液晶容量C pixの誘電体膜は液
晶LC.保護膜PSVIおよび配向膜ORII、ORI
21Fある。vlcは中点電位である。 保持容量素子Caddは.gI膜トランジスタTPTが
スイッチングするとき、中点電位(画素電極電位)Vi
aに対するゲート電位変化ΔVgの影響を低減するよう
に働く。この様子を式で表すと,次式のようになる。 Δ Vlc== (Cgs/(Cgs+Cadd+Cp
ix))X  Δ Vgここで、Δv1cはΔVgによ
る中点電位の変化分を表わす。この変化分ΔVlcは液
晶LCに加わる直流威分の原因となるが、保持容量Ca
dd を大きくすればする程、その値を小さくすること
ができる。また、保持容量素子C addは放電時間を
長くする作用もあり、薄膜トランジスタTPTがオフし
た後の映像情報を長く蓄積する。液晶LCに印加される
直流成分の低減は、液晶LCの寿命を向上し、液晶表示
画面の切り替え時に前の画像が残るいわゆる焼き付きを
低減することができる。 前述したように、ゲート電極GTはi型半導体MASを
完全に覆うよう大きくされている分、ソース電極SDI
、ドレイン電極SD2とのオーバラップ面積が増え,し
たがって寄生容量Cgsが大きくなり、中点電位vlc
はゲート(走査> <=号Vgの影響を受け易くなると
いう逆効果が生しる。 しかし、保持容量素子Caddを設けることによりこの
デメリットも解消することができる。 保持容量素子C addの保持容量は、画素の書込特性
から、液晶容量C pixに対して4〜8倍(4・Cp
ix< Cadd< 8 ・Cpix) .重ね合わせ
容量Cgsに対して8〜32倍( 8 ・Cgs< C
add<32・Cgs)程度の値に設定する。 《保持容量素子C add電極線の結線方法》容量電極
線としてのみ使用される最終段の走査信号線OL(また
は初段の走査信号線GL)は、第8図に示すように、共
通透明画素ffi極ITO2(Vcom)に接続する。 共通透明画素電極IT○2は、第2B図に示すように、
液晶表示装置の周縁部において銀ペースト材SLによっ
て外部引出配線に接続されている。しかも、この外部引
出配線の一部の導電層(glおよびg2)は走査信号線
GLと同一製造工程で構成されている。この結果、最終
段の走査信号線(容量電WA線)GLは、共通透明画素
電極IT○2に簡単.に接続することができる。 または、第8図の点線で示すように、最終段(初段)の
走査信号線(容量電極線)GL、を初段(最終段)の走
査信号線GLに接続してもよい。 なお、この接続は液晶表示部内の内部配線あるいは外部
引出配線によって行なうことができる。 《保持容量素子C addの走査信号による直流分相殺
》 この液晶表示装置は、先に本願出願人によって出願され
た特願昭62−95125号に記載される直流相殺方式
(DCキャンセル方式)に基づき、第10図(タイムチ
ャート)に示すように、走査信号線GLの隙動電圧を制
御することによってさらに液晶LCに加わる直流或分を
低減することができる。第10図において、Viは任意
の走査信号線GLの邸動電圧、V i +1はその次段
の走査信号線GLの陳動電圧である。Veeは映像信号
線DLに印加されるロウレベルの馳動電圧Vdmin、
Vddは映像信号線DLに印加されるハイレベルの酩動
電圧V d waxである。各時刻t = t .1〜
t4における中点電位vlc(第9図参照)の電圧変化
分Δv4〜△V4は、画素の合計の容量C=Cgs+C
 pix + C addとすると、次式で表される。 ΔV.=  (Cgs/C)・V2 ΔV.=+(Cgs/C)・(Vl+V2)−(Cad
d/C)・v2 b. V. = − (Cgs/ C)・V 1+(C
add/C)・(V1+V2) △V4=−(Cadd/C)・V 1 ここで、走査信号線GLに印加される岨動電圧が充分で
あれば(下記(注1参照)、液晶LCに加わる直流電圧
は,次式で表される。 ΔV,+△V, = (Cadd−V 2 − Cgs
−V 1 )/ Cしたがって、Cadd−V 2 =
 Cgs−V 1とすると、液晶LCに加わる直流電圧
はOになる。 (注1時刻t1、t2で馳動電圧Viの変化分が中点電
位vlcに影響を及ぼすが、t2〜t3の期間に中点電
位Viaは信号線Xiを通じて映像信号電位と同じ電位
にされる(映像信号の十分な書き込み)。液晶LCにか
かる電位は薄膜トランジスタTPTがオフした直後の電
位でほぼ決定される(薄膜トランジスタTPTのオフ期
間がオン期間より圧倒的に長い)。したがって、液晶L
Cにかかる直流分の計算は,期間t↓〜t3はほぼ無視
でき、薄膜トランジスタTPTがオフ直後の電位,すな
わち時刻t3.t4における過渡時の影響を考えればよ
い。なお、映像信号はフレーム毎、あるいはライン毎に
極性が反転し、映像信号そのものによる直流分は零とさ
れている。 つまり、直流相殺方式は、寄生容量Cgsによる中点電
位Vlcの引き込みによる低下分を、保持容量素子C 
addおよび次段の走査信号線(容量電極線)GLに印
加される邪動電圧によって押し上げ、液晶LCに加わる
直流成分を極めて小さくすることができる。この結果、
液晶表示装置は液晶LCの寿命を向上することができる
。もちろん、遮光効果を上げるためにゲート電極GTを
大きくした場合、それに伴って保持容量素子C add
の保持容量を大きくすればよい。 以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、この発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。 たとえば、上述実施例においては、ゲート電極形或→ゲ
ート絶縁膜形成→半導体層形成→ソース・トレイン電極
形戊の逆スタガ構造を示したが、上下関係または作る順
番がそれと逆のスタガ4i’lN Iffiでもこの発
明は有効である。また、上連実施例においては、無機透
明膜ITFがITO膜または酸化シリコン膜からなる場
合について説明したが、他の無機透明膜を用いてもよい
。 [発明の効果1 以上説明したように,この発明に係るカラー液晶表示装
置においては、無機透明膜が02、H20の透過を防止
するから,カラーフィルタの色調が劣化することがなく
、また無機透明膜により保護膜を形成する際のぬれ性が
均一となるから、保謀膜の膜厚が均一である。このよう
に、この発明の効果は顕著である。
To achieve this object, in the present invention, in a color liquid crystal display device in which a color filter is covered with a protective film made of an organic substance, a transparent film is provided between the color filter and the protective film. [Function] In this color liquid crystal display device, the inorganic transparent film is ○.
, H. It prevents O 2 from permeating, and the inorganic transparent film provides uniform wettability when forming a protective film. [Embodiments] Hereinafter, the structure of the present invention will be explained together with an embodiment in which the present invention is applied to an active matrix type color liquid crystal display device. Note that throughout the description of the embodiments, parts having the same functions are given the same reference numerals, and repeated explanations thereof will be omitted. FIG. 2A is a plan view showing one pixel and its surroundings of an active matrix color liquid crystal display 'xi to which the present invention is applied, and FIG. 2B is a cross section taken along the IrB-IIB cutting line in FIG. 2A and a seal on the display panel. FIG. 2C is a cross-sectional view taken along the nc-trc line in FIG. 2A. Moreover, FIG. 3 (main part plan view) shows a plan view when the number of pixels shown in FIG. 2A is arranged. <Pixel Arrangement> As shown in Figure 2A, each pixel is connected to two adjacent scanning signal lines (gate signal line or horizontal signal line) OL and two adjacent video signal lines (drain signal line or vertical signal line). line) DL (in the area surrounded by four signal lines). Each pixel has a thin film transistor TPT, transparent pixel electrode IT○
1 and a storage capacitor element C add. Scanning signal line G
L extends in the column direction, and a plurality of L's are arranged in the row direction. The video signal lines DL extend in the row direction, and a plurality of video signal lines DL are arranged in the column direction. <<Overall cross-sectional structure of display section>> As shown in FIG. 2B, a thin film transistor TPT and a transparent pixel electrode IT○1 are formed on the lower transparent glass substrate SUBI side with respect to the liquid crystal LC, and the upper transparent glass substrate S
Color filter FIL. on the UBZ side. A light-shielding film BM having a light-shielding black matrix pattern is formed. The lower transparent glass substrate SUB 1 is, for example, 1.
The thickness is approximately 1 mm. The central part of Figure 2B shows a cross section of one pixel,
The left side shows the cross section of the left edge of the transparent glass substrates SUBI and SUB2 where external lead wiring exists, and the right side shows the cross section of the right edge of the transparent glass substrates SUB1 and SUB2 where no external lead wiring exists. It shows. Seal material SL shown on the left and right sides of Fig. 2B
is configured to seal the liquid crystal LC, and includes a transparent glass substrate StJB1 excluding the liquid crystal sealing port (not shown).
, is shaped along the entire forest periphery of SUB2. The sealing material SL is made of, for example, epoxy resin. Common transparent pixel electrode IT on the upper transparent glass substrate SUB2 side
O2 is supplied to the silver paste material SI at least in one place.
L is connected to an external lead wiring formed on the lower transparent glass substrate SUBI side. This external lead wiring includes a gate electrode GT, a source electrode SDI, and a drain electrode SD2.
are formed in the same manufacturing process as each. Alignment film ○RII, ORI2, transparent pixel electrode IT○2, common transparent pixel electrode IT○2, protective film PSV1, PSV2.
Each layer of the insulating film GI is formed inside the sealing material SL. The polarizing plates POLI and POL2 are formed on the outer surfaces of the lower transparent glass substrate SUBI and the upper transparent glass substrate SUB2, respectively. The liquid crystal LC has a lower alignment film ORI that sets the direction of the liquid crystal molecules.
It is sealed between I and the upper alignment film ○RI2, and the seal part S
It is sealed by L. The lower alignment film ○RII is formed on the upper part of the protective film PSVI on the side of the lower transparent glass substrate SUB1. A light shielding film BM, a color filter FIL. Protective film P
SV2, a common transparent pixel electrode ITO2 (COM), and an upper alignment film ORI2 are sequentially stacked. In this liquid crystal display device, the layers on the lower transparent glass substrate SUB1 side and the upper transparent glass substrate SUB2 side are formed separately, and then the upper and lower transparent glass substrates SOB↓ and SUB2 are stacked, and a liquid product LC is sealed between them. It is assembled by <Thin Film Transistor TPT> The thin film transistor TPT operates such that when a positive bias is applied to the gate electrode GT, the channel resistance between the source and drain becomes small, and when the bias is reduced to zero, the channel resistance becomes large. The thin film transistor TPT of each pixel has three
It is divided into two (plurality) of film transistors (split film transistors) TFTI, TPT2, and TFT3. Each of the thin film transistors TPTI to TFT3 is designed to have substantially the same size (channel length and radius are the same). Each of the divided thin film transistors TPTI to TFT3 mainly has a gate electrode GT.
, gate insulating film CI, i-type (intrinsic)
, a pair of source electrode SD1 and drain electrode SD2. Note that the source train is originally determined by the bias polarity therebetween, and in the circuit of this liquid crystal display device, the polarity is reversed during operation, so it should be understood that the source and drain are interchanged during operation. However, in the following description, for convenience, one side is fixed as a source and the other side is fixed as a drain. <Gate electrode GT> The gate electrode GT is the first conductive film g1 in FIG. 4 (FIG. 2A,
As shown in detail in the plan view depicting only the second conductive film g2 and the i-type semiconductor layer AS, the structure has a shape that protrudes vertically from the scanning signal line GL (upward in FIGS. 2A and 4). (branched into a T-shape). Gate electrode GT is thin film transistor TPTI~TFT3
The shape of each of the parts is designed to protrude to a certain area. The respective gate electrodes GT of the thin film transistors TPTI to TFT3 are integrated (as a common gate electrode) and are formed continuously to the scanning signal line OL. The gate electrode GT is made of a single-layer first layer so as not to create a large step in a certain region of the thin film transistor TPT.
It is composed of a conductive film g1. The first conductive film g1 is, for example, a chromium (Cr) film formed by sputtering. 1000
It is formed with a film thickness of about [A]. As shown in FIGS. 2A, 2B, and 4, the gate electrode GT is made thicker than the i-type semiconductor layer AS (as viewed from below) so as to completely cover the i-type semiconductor layer AS. Therefore, when a backlight BL such as a fluorescent lamp is attached below the lower transparent glass substrate SUBI, the gate electrode GT made of opaque chrome forms a shadow, and the backlight light does not shine on the i-type semiconductor layer AS. , a conductive phenomenon caused by light irradiation, that is, deterioration of the off-characteristics of the thin film transistor TPT, becomes less likely to occur. Note that the original size of the gate electrode 1-ffGT is the source electrode SDI and the drain electrode SD2.
(including the alignment margin between the gate electrode GT, the source electrode SDI, and the drain electrode SD2), and the depth length that determines the channel width W is the minimum width required to straddle between the source electrode SDI and the drain electrode SD2. It is determined by the ratio of the distance (channel length) L to the drain electrode SD2, that is, the factor W/L that determines the mutual conductance gm. The size of the gate electrode GT in this liquid crystal display device is of course made larger than the original size mentioned above. Note that if we consider only from the gate and light shielding functions of the gate electrode GT, the gate electrode GT and the scanning signal line OL
may be integrally formed in a single layer, in which case silicon-containing aluminum (Al) is used as the opaque conductive material.
). Pure aluminum, aluminum containing palladium (Pd), etc. can be selected. <<Scanning Signal Line GL>> The scanning signal line OL is composed of a composite film including a first conductive film g1 and a second conductive film g2 provided on the first conductive film g1. The first conductive film g1 of this scanning signal line GL is the gate electrode G
It is formed in the same manufacturing process as the first conductive film g1 of T, and is configured integrally. The second conductive film g2 is formed using, for example, an aluminum film formed by sputtering, and has a thickness of about 1,000 to 5,500 [people]. The second conductive film g2 is configured to reduce the resistance value of the scanning signal line GL and increase the signal transmission speed (improve the writing characteristics of pixel information). Furthermore, the scanning signal line GL is configured such that the width dimension of the second conductive film g2 is smaller than the convergence dimension of the first conductive film g1. That is, the side wall of the scanning signal line GL has a gradual step shape. <Insulating film GI> The insulating film GI is used as a gate pure film of each of the thin film transistors TPTI to TFT3. The insulating film GI is formed in the upper layer of the gate electrode GT and the scanning signal line GL. For example, the membrane GI is plasma C.
Using a silicon nitride film formed by VD,
The thickness of the film is approximately the same as that of a person. <<I-type semiconductor layer AS> As shown in FIG. 4, the i-type semiconductor RAS is used as a channel forming region for each of the thin film transistors TPTI to TFT3 divided into a plurality of parts. The i-type semiconductor layer AS is formed of a non-quality silicon film or a polycrystalline silicon film, and is formed with a film thickness of about 1800 mm. This i-type semiconductor layer AS is made of Si by changing the amount of supplied gas.
,N. An insulating film G used as a gate insulating film consisting of
Subsequently to the formation of I, it is formed in the same plasma CVD apparatus without being exposed to the outside from the plasma CVD apparatus. Also, P-doped N+ type semiconductor for ohmic contact! do (Fig. 2B) is similarly formed continuously to a thickness of about 400 [A]. Thereafter, the lower transparent glass substrate SUBI was taken out from the CVD apparatus, and the N" type semiconductor layer do and the i type semiconductor IAs were separated by photo processing technology as shown in FIGS. 2A, 2B, and 4. The i-type semiconductor layer AS is patterned in an island shape.As shown in detail in FIG. 2A and FIG. The i-type semiconductor layer AS at this intersection is designed to reduce short circuits between the scanning signal line GL and the video signal @DL at the intersection. <Source electrode SDI, drain electrode SD2> The source electrode SDI and drain@pole SD2 of each of the thin film transistors TPTI to TFT3 divided into a plurality of parts are connected to the second A
As shown in detail in FIGS. 2B, 2B, and 5 (a plan view depicting only the first to third conductive films d1 to d3 in FIG. 2A), they are provided separately on the i-type semiconductor layer AS. It is being Each of the source electrode SDI and drain electrode SD2 is
The first conductive film di. Second conductive film d2. The third conductive film d3 is sequentially stacked on top of each other. The first conductive film d of the source electrode SDI
1. The second conductive film d2 and the third conductive film d3 are formed in the same manufacturing process as the first conductive film di, second conductive film d2, and third conductive film d3 of the drain electrode SD2. The first conductive film d1 is a chromium film formed by sputtering,
The film thickness is about 500 to 1000 [A] (in this liquid crystal display device, the film thickness is about 600 [A]). The thicker the chromium film is, the greater the stress will be.
The shape is within the range of a film thickness of about 000 [persons]. The chromium film has good contact with the N+ type semiconductor layer do. In the chromium film, the aluminum of the second conductive film d2, which will be described later, is N+.
A so-called barrier layer is provided to prevent damage from spreading to the type semiconductor layer do. As the first conductive film di, in addition to the chromium film, a high melting point metal (
Mo, Ti. Ta. W) film, high melting point metal silicide (M
It may also be formed using a film (oSi, TiSi2, TaSi2, WSi2). After patterning the first conductive film d1 by photo processing, the N+ type semiconductor layer dO is removed using the same photo processing mask or using the first conductive film d1 as a mask. In other words, the N+ type semiconductor layer d remaining on the i type semiconductor layer AS
o, the portion other than the first conductive film d1 is removed by self-alignment. At this time, since the N+ type semiconductor H3do is etched so that its entire thickness is removed, the i-type semiconductor layer AS is also slightly etched at its surface, but the extent can be controlled by the etching time. Thereafter, the second conductive film d2 is formed by aluminum sputtering to a thickness of 3,000 to 5,500 [in this liquid crystal display device, about 3,500]. Aluminum film has less stress than chrome film,
It is possible to form a thick film, and the source electrode SDI,
It is configured to reduce the resistance values of the drain electrode SD2 and the video signal line DL. The second conductive film d2 may be formed of an aluminum film containing silicon or copper (Cu) as an additive instead of an aluminum film. After patterning the second conductive film d2 by photo processing technology,
A third conductive film d3 is formed. This third conductive film d3 is a transparent conductive film (Induim-
Tin-Oxide ITO: Nesa film). The film thickness is about 1000 to 2000 [λ] (in this liquid crystal display device, the film thickness is about 1200 [λ]). This third conductive film d3 constitutes the source electrode SDI, drain electrode SD2, and video signal line DL, and also constitutes the transparent pixel electrode IT○1. First conductive film d1 of source electrode SDI, drain electrode SD
Each of the two first conductive films d1 has an upper second conductive film d1.
Compared to the second and third conductive films d3, the first conductor Rl pattern d1 in these parts has nothing to do with the second conductive film d2 and the third conductive film d3. The source electrode SDI is connected to the transparent pixel electrode IT○1.The source electrode SDI is connected to the step shape of the i-type semiconductor layer AS (the first It is configured along a step corresponding to the sum of the thickness of the conductive film g1, the thickness of the N+ type semiconductor layer do, and the thickness of the i type semiconductor layer AS.Specifically, the source electrode SDI The first conductive film d1 is formed along the step shape of the i-type semiconductor layer AS, and the side connected to the transparent pixel electrode ITOI is formed in a smaller size on the upper part of the first conductive film d1. A third conductive film d2 connected to a second conductive film d2 and a third conductive film d1 exposed from the second conductive film d2.
It is composed of a conductive film d3. The second conductive film d2 of the source electrode SDI cannot overcome the step shape of the i-type semiconductor layer AS because the chromium film of the first conductive film d1 cannot be formed thickly due to increased stress. It is organized for the purpose of In other words, the second conductive film d2
The thicker shape improves the stepping force barrier. Since the second conductive film d2 can be formed thickly, it contributes to the resistance value of the source electrode SDI (drain electrode SD2). Therefore, by reducing the size of the second conductive film d2, the second conductive film d2 is connected to the exposed first conductive film d1.What are the first conductive film di and the third conductive film d3? Not only is the adhesive property good, but the step shape of the connecting portion between the two is small, so the source electrode SDI and the transparent pixel electrode IT○1 can be reliably connected. <Transparent pixel electrode ITOI> Transparent pixel electrode The ITOI is provided for each pixel and constitutes one of the pixel electrodes of the liquid crystal display section.The transparent pixel electrode ITOI has three transparent pixel electrodes corresponding to each of the thin film transistors TFTI-TFT3 divided into a plurality of pixels.
Two divided transparent pixel electrodes E1. It is divided into E2 and E3. The divided transparent pixel voltages tmE1 to E3 are each connected to the source ffllSDI of the thin film transistor TPT. Each of the divided transparent pixel electrodes E1 to E3 is patterned to have substantially the same area. In this way, the thin film transistor TPT of one pixel is divided into a plurality of thin film transistors TFTI to TFT3, and each of the divided transparent pixel electrodes E1 to E3 is connected to each of the divided thin film transistors TPT1 to TFT3. Even if a part of the pixel (for example, the thin film transistor TFTI) becomes a point defect, it is no longer a point defect when looking at the entire pixel (the thin film transistor TPT2
and thin film transistor TFT3 are not defective), so
The probability of point defects can be reduced, and defects can be made difficult to see. Moreover, by configuring each of the divided transparent pixel electrodes E1 to E3 with substantially the same area, the divided transparent pixel electrode E
It is possible to make the respective liquid crystal volumes itCpix formed by each of the pixels 1 to E3 and the common transparent pixel electrode IT○2 uniform. <<Protective Film PSVI> A protective film PSVI is provided over the thin film transistor TPT and the transparent pixel electrode ITOI. The protective film PSVI is mainly used to protect the thin film transistor TPT from moisture, etc., and a film having high transparency and good moisture resistance is used. The protective film PSv↓ is made of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and is formed to a film thickness of about 8000 mm. <<Light-shielding film BM>> A shielding film is provided on the upper transparent glass substrate SUBZ side to prevent external light (light from above in FIG. 2B) from entering the i-type semiconductor 1'JAS used as a channel formation region. A BM is provided, and the shielding film BM has a pattern as shown by hatching in FIG. Note that FIG. 6 is a plan view depicting only the third conductive film d3 made of the IT◯ film, the color filter FIL, and the light shielding film BM in FIG. 2A. The light shielding film BM is formed of a film having a high light shielding property, such as an aluminum film or a chromium film, and in this liquid crystal display device, the chromium film is formed by sputtering to a thickness of about 1300 [λ]. Therefore, i of thin film transistors TPTl to TFT3
The type semiconductor layer As is sandwiched between the upper and lower light shielding films BM and the thick gate electrode GT, and this portion is not exposed to external natural light or backlight light. The light shielding film BM is formed around the pixel as shown by the hatched area in FIG. It is being Therefore, the outline of each pixel becomes clear due to the light shielding film BM, and the contrast is improved. In other words, the light shielding film BM has two functions: shielding light for the i-type semiconductor RAS and serving as a black matrix. Note that the backlight can be attached to the upper transparent glass substrate SUB2 side, and the lower transparent glass substrate SUBI can be set as the observation side (externally exposed side). <<Common transparent pixel electrode IT○2>> The common transparent pixel electrode IT○2 is connected to the lower transparent glass substrate SU
Opposing the transparent pixel electrode ITOI provided for each pixel on the BI side, the optical state of the liquid crystal LC responds to the potential difference (electric field) between each pixel electrode IT○1 and the common transparent pixel electrode IT○2. and change. A common voltage V com is applied to this common transparent pixel electrode ITO2. The common voltage Vcom is an intermediate potential between the low level open voltage V d min and the high level dynamic voltage Vdmax applied to the video signal line DL. <<Color Filter FIL>> The color filter FIL is constructed by coloring a dyed base material made of a resin material such as an acrylic resin with a dye. The color filter FIL is shaped like a dot for each pixel at a position facing the pixel (Fig. 7), and is dyed differently (
Figure 7 shows the third conductive film layer d3 and color filter F in Figure 3.
It depicts only IL, R. G. Each color filter FI Li; 45", 135'.
') 0 (1') hatched. The color filter FIL has a transparent pixel electrode ITOI as shown in FIG.
It is thickly shaped to cover all of (El to E3),
The light shielding film BM is attached to the transparent pixel electrode ETO so that it overlaps the color filter FIL and the edge part of the transparent pixel electrode T○1.
It is formed inside the periphery of I. The color filter FIL can be shaped as follows. First, a dyed base material is formed on the surface of the upper transparent glass substrate SUB2, and the dyed base material other than the red filter-shaped area is removed using photolithography technology. Thereafter, the dyed base material is dyed with a red dye and subjected to a fixing treatment to form a red filter R. Next, a green filter G and a blue filter B are sequentially formed by performing similar steps. <<Protective Film PSV2)> The protective film PSV2 is provided to prevent the dyes used to dye the color filters FIL into different colors from leaking into the liquid crystal LC. The protective film PSV2 is made of a transparent resin material such as acrylic resin or epoxy resin. <<Inorganic Transparent Film ITF>> As shown in the drawing, an inorganic transparent film ITF is provided between the color filter FIL and the protective film PSV2. The inorganic transparent film ITF is made of ITO@ or a silicon oxide film, and the ITO film is provided by sputtering, and the silicon oxide film is provided by dipping. Since the inorganic transparent film ITF prevents the transmission of 02 and H20, the color tone of the color filter FIL does not deteriorate. Furthermore, when the Kumamoto transparent film ITF is provided by sputtering or dipping, the film thickness of the inorganic transparent film ITF becomes uniform, and furthermore, the wettability when forming the protective film PS2 is uniform due to the inorganic transparent film ITF. Therefore, the thickness of the protective film PSV2 becomes uniform. <<Pixel Arrangement>> As shown in FIGS. 3 and 7, a plurality of pixels of the liquid crystal display section are arranged in the same column direction as the direction in which the scanning signal line OL extends, and are divided into pixel columns Xi, X2, X3, X4. ...is in charge of each of them. Each pixel column Xi, X2, X3, X
Each pixel of 4,... is a thin film transistor TF.
The arrangement positions of TI to TFT3 and divided transparent pixel electrodes E1 to E3 are configured to be the same. In other words, odd pixel row Xi
, X3, · each pixel is a thin film transistor TP
The arrangement position of T1 to TFT3 is on the left side, divided transparent pixel electrode E
1 to E3 are arranged on the right side. Each pixel in even numbered pixel columns X2, X4, . . . adjacent to each odd numbered pixel row Xi, X3, . . . receives a video signal from each pixel in odd numbered pixel columns Xi, X3, . It is composed of pixels that are line-symmetrically turned upside down with reference to the extending direction of the aDL. That is, pixel rows X2,
Each pixel of 4, . . . is a thin film transistor TP.
The arrangement positions of T1 to TFT3 are on the right side, and the transparent pixel electrodes E1 to
E3 is arranged on the left side. Then, each pixel of the pixel rows X2, X4-,...
, X3, . . . are shifted (shifted) by half a pixel in the column direction. In other words, each pixel interval of pixel row X is 1.0 (1.0 pitch)
Then, in the next pixel column X, each pixel interval is 1.0, and with respect to the previous pixel column
.. 5 pitches) is off. The video signal line DL extending in the row direction between each pixel is configured to extend in the column direction by a half pixel interval (0.5 pitch) between each pixel column X. As a result, as shown in FIG. 7, a pixel on which a predetermined color filter is applied in the previous pixel row Pixels on which filters of the same color are formed (for example, pixel row X
4 (pixels in which the red filter R is formed) are spaced apart by 1.5 pixel intervals (l.5 pitch), and the RGB color filters FIL are arranged in a triangular arrangement. Color filter F
The RGB triangular arrangement structure of IL can improve the mixing of each color, and therefore can improve the color and image resolution. Moreover, since the video signal line DL extends in the column direction by only half a pixel interval between each pixel column X, it does not intersect with the adjacent video signal line DL. Therefore, the video signal MD
It is possible to eliminate the routing of L and reduce its occupied area, and it is also possible to eliminate detours of the video signal line DL and eliminate the multilayer wiring structure. <<Equivalent circuit of the entire display device>> The equivalent circuit of the liquid crystal display device is shown in FIG. XiG, Xi+IG, . . . are video signal lines DL connected to pixels in which the green filter G is formed. XiB, Xi+IB, . . . are video signal lines DL connected to the pixels in which the blue filter B is formed. Xi+IR, Xi+2R, . . . are video signal lines DL connected to pixels in which the red filter R is formed. These video signal lines DL are selected by a video signal driving circuit. Yi is a scanning signal line OL that selects the pixel column X1 shown in FIGS. 3 and 7. Similarly, Yi+1, Yi+
Each of 2, . . . is a scanning signal line GL that selects each of the pixel columns X2, X3, . These scanning signal lines GL are connected to a vertical scanning circuit. <<Structure of storage capacitor element C add>> Each of the divided transparent pixel electrodes E1 to E3 is arranged in an L-shape so as to overlap with the adjacent scanning signal line GL at the end opposite to the end connected to the thin film transistor TPT. It is shaped by refraction. As is clear from FIG. 2C, this superposition is achieved by holding each of the divided transparent pixel electrodes E1 to E3 as one electrode PLI and the adjacent scanning signal line GL as the other electrode PLI. A capacitive element (electrostatic capacitive element) Cadd is configured. This storage capacitor C
The dielectric film add is made of the same layer as the edge film GI used as the gate i color edge film of the thin film transistor TPT. As is clear from FIG. 4, the storage capacitor element C add is formed in the widened portion of the first conductive film g1 of the gate line GL. Note that the first conductive film g1 at the portion intersecting with the video signal line DL is made thin in order to reduce the probability of short circuit with the video signal line DL. Each of the divided transparent pixel electrodes E1 to E3 and the electrode PLI are overlapped to form the storage capacitor element Cadd.
Similarly to the source electrode SDI, an island region is formed between the first conductive film d1 and the second conductive film d2 in order to prevent the transparent pixel electrode ITOI from being disconnected when going over the step shape. is provided. This island region is designed to be as small as possible so as not to reduce the area (aperture ratio) of the transparent pixel electrode IT○1. <<Equivalent circuit of storage capacitor element C add and its operation>> 2nd
FIG. 9 shows an equivalent circuit of the pixel shown in FIG. In FIG. 9, Cgs is a parasitic capacitance formed between the gate electrode GT and source electrode SDI of the thin film transistor TPT. The dielectric film of the parasitic capacitance Cgs is an insulating film GI. C pix is a liquid crystal capacitor formed between the transparent pixel electrode ITOI (PIX) and the common transparent pixel electrode IT02 (COM). The dielectric film of the liquid crystal capacitor C pix is the liquid crystal LC. Protective film PSVI and alignment film ORII, ORI
There is 21F. vlc is the midpoint potential. The storage capacitance element Cadd is . When the gI membrane transistor TPT switches, the midpoint potential (pixel electrode potential) Vi
It works to reduce the influence of gate potential change ΔVg on a. This situation can be expressed as the following formula. Δ Vlc== (Cgs/(Cgs+Cadd+Cp
ix))X ΔVg Here, Δv1c represents the change in midpoint potential due to ΔVg. This change ΔVlc causes the DC power applied to the liquid crystal LC, but the holding capacitance Ca
The larger dd is, the smaller its value can be. Further, the storage capacitor element C add also has the effect of lengthening the discharge time, so that video information is stored for a long time after the thin film transistor TPT is turned off. Reducing the DC component applied to the liquid crystal LC can improve the life of the liquid crystal LC and reduce so-called burn-in, in which the previous image remains when switching between liquid crystal display screens. As mentioned above, since the gate electrode GT is made large enough to completely cover the i-type semiconductor MAS, the source electrode SDI
, the overlap area with the drain electrode SD2 increases, the parasitic capacitance Cgs increases, and the midpoint potential vlc
has the opposite effect of becoming susceptible to the influence of the gate (scan> is 4 to 8 times the liquid crystal capacitance C pix (4・Cp
ix<Cadd<8・Cpix). 8 to 32 times the superposition capacitance Cgs (8 ・Cgs<C
add<32・Cgs). <Connection method of holding capacitor element C add electrode line> The final stage scanning signal line OL (or first stage scanning signal line GL) used only as a capacitor electrode line is connected to the common transparent pixel ffi as shown in FIG. Connect to the terminal ITO2 (Vcom). The common transparent pixel electrode IT○2 is, as shown in FIG. 2B,
The peripheral portion of the liquid crystal display device is connected to external lead wiring by a silver paste material SL. Moreover, some of the conductive layers (gl and g2) of this external lead wiring are formed in the same manufacturing process as the scanning signal line GL. As a result, the final stage scanning signal line (capacitive WA line) GL can be easily connected to the common transparent pixel electrode IT○2. can be connected to. Alternatively, as shown by the dotted line in FIG. 8, the final stage (first stage) scanning signal line (capacitive electrode line) GL may be connected to the first stage (final stage) scanning signal line GL. Note that this connection can be made by internal wiring within the liquid crystal display section or external wiring. <DC cancellation by scanning signal of storage capacitance element Cadd> This liquid crystal display device is based on the DC cancellation method (DC cancellation method) described in Japanese Patent Application No. 62-95125 previously filed by the applicant of the present application. As shown in FIG. 10 (time chart), by controlling the gap voltage of the scanning signal line GL, it is possible to further reduce the direct current applied to the liquid crystal LC. In FIG. 10, Vi is the operating voltage of an arbitrary scanning signal line GL, and V i +1 is the operating voltage of the scanning signal line GL at the next stage. Vee is a low-level pulse voltage Vdmin applied to the video signal line DL;
Vdd is a high-level dynamic voltage V d wax applied to the video signal line DL. Each time t = t. 1~
The voltage change amount Δv4 to ΔV4 of the midpoint potential vlc (see FIG. 9) at t4 is the total capacitance of the pixel C=Cgs+C
When pix + C add, it is expressed by the following formula. ΔV. = (Cgs/C)・V2 ΔV. =+(Cgs/C)・(Vl+V2)−(Cad
d/C)・v2 b. V. = − (Cgs/C)・V 1+(C
add/C)・(V1+V2) △V4=-(Cadd/C)・V 1 Here, if the dynamic voltage applied to the scanning signal line GL is sufficient (see Note 1 below), the liquid crystal LC The applied DC voltage is expressed by the following formula: ΔV, +ΔV, = (Cadd-V 2 - Cgs
-V 1 )/C Therefore, Cadd-V 2 =
When Cgs-V is 1, the DC voltage applied to the liquid crystal LC is O. (Note 1 At times t1 and t2, the change in the tremor voltage Vi affects the midpoint potential Vlc, but during the period from t2 to t3, the midpoint potential Via is made the same potential as the video signal potential through the signal line Xi. (Sufficient writing of video signals). The potential applied to the liquid crystal LC is almost determined by the potential immediately after the thin film transistor TPT is turned off (the off period of the thin film transistor TPT is overwhelmingly longer than the on period). Therefore, the liquid crystal L
In calculation of the DC component applied to C, the period t↓ to t3 can be almost ignored, and the potential immediately after the thin film transistor TPT is turned off, that is, time t3. It is only necessary to consider the influence during the transition at t4. Note that the polarity of the video signal is inverted for each frame or line, and the DC component due to the video signal itself is zero. In other words, in the DC cancellation method, the reduction due to the pull-in of the midpoint potential Vlc by the parasitic capacitance Cgs is compensated for by the storage capacitance element C.
add and the scanning signal line (capacitive electrode line) GL of the next stage to push it up and make it possible to extremely reduce the DC component applied to the liquid crystal LC. As a result,
The liquid crystal display device can improve the lifespan of the liquid crystal LC. Of course, if the gate electrode GT is made larger to increase the light shielding effect, the storage capacitor element C add
It is only necessary to increase the holding capacity of . As above, the invention made by the present inventor has been specifically explained based on the above embodiments, but this invention is not limited to the above embodiments, and can be modified in various ways without departing from the gist thereof. Of course. For example, in the above embodiment, an inverted staggered structure of gate electrode type → gate insulating film formation → semiconductor layer formation → source/train electrode type was shown, but a staggered structure in which the vertical relationship or the order of formation is reversed is shown. This invention is also effective for Iffi. Further, in the above-mentioned embodiments, the case where the inorganic transparent film ITF is made of an ITO film or a silicon oxide film has been described, but other inorganic transparent films may be used. [Effect of the invention 1 As explained above, in the color liquid crystal display device according to the present invention, since the inorganic transparent film prevents the transmission of 02 and H20, the color tone of the color filter does not deteriorate, and the inorganic transparent film prevents the transmission of 02 and H20. Since the film provides uniform wettability when forming the protective film, the thickness of the protective film is uniform. As described above, the effects of this invention are remarkable.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は第2A図等トこ示したカラー液品表示装置の液
晶表示部の一部を示す概略断面図、第2A図はこの発明
が適用されるアクティブ・マトリックス方式のカラー液
晶表示装置の液晶表示部の一画素を示す要部平面図、第
2B図は第2A図の■B−IIB切断線で切った部分と
シール部周辺部の1所而図、第2C図は第2A図のII
 C − II C切llO?線における断面図、第3
図は第2A図に示す画素を複数配置した液晶表示部の要
部平面図、第4図〜第6図は第2A図に示す画素の所定
の層のみを描いた平面図、第7図は第3図に示す画素電
極層とカラーフィルタ層のみを描いた要部平面図、第8
図はアクティブ・マトリックス方式のカラー液品表示装
置の液晶表示部を示す等価回路図、第9図は第2A図に
記載される画素の等価回路図、第LO図は直流相殺方式
による走査信号線の師動電圧を示すタイムチャ−1−で
ある。 SUB・・透明ガラス基板 G L・・走査信号線 DL・映像信号線 GI・・總縁膜 GT・・・ゲート′澄礪 A S − i型半導体層 SD・・・ソース電極またはトレインfft hpsv
 ・保護膜 BM・・・遮光膜 LC・・液晶 TPT・・・薄膜トランジスタ ITO・・透明画素電極 gt d・・・導電膜 C add・・・保持容量素子 Cgs・・・寄生容量 Cpix・・・液品容量 ■TF・・・無機透明膜 FIL−−− ηラーフづルグ PSV2−.− イ呆ぎl月案 汀F−・.熱僧遂ク肘費
FIG. 1 is a schematic sectional view showing a part of the liquid crystal display unit of the color liquid crystal display device shown in FIG. Figure 2B is a plan view of the main part showing one pixel of the liquid crystal display. Figure 2B is a partial view of the area cut along the section line B-IIB in Figure 2A and the area around the seal. II
C-II C cut llO? Sectional view along the line, 3rd
The figure is a plan view of a main part of a liquid crystal display section in which a plurality of pixels shown in FIG. 2A are arranged, FIGS. 4 to 6 are plan views depicting only a predetermined layer of pixels shown in FIG. 2A, and FIG. A plan view of the main parts depicting only the pixel electrode layer and color filter layer shown in FIG. 8.
The figure is an equivalent circuit diagram showing the liquid crystal display section of an active matrix color liquid display device, Figure 9 is an equivalent circuit diagram of the pixel shown in Figure 2A, and LO diagram is a scanning signal line using the DC cancellation method. This is a time chart 1 showing the dynamic voltage of . SUB: Transparent glass substrate GL: Scanning signal line DL: Video signal line GI: Edge film GT: Gate's clear A S-i type semiconductor layer SD: Source electrode or train fft hpsv
・Protective film BM...Light shielding film LC...Liquid crystal TPT...Thin film transistor ITO...Transparent pixel electrode gt d...Conductive film C add...Holding capacitor element Cgs...Parasitic capacitance Cpix...Liquid Product capacity■TF...Inorganic transparent film FIL--- ηRafzurg PSV2-. - I'm dumbfounded... The heat priest's elbow expense

Claims (1)

【特許請求の範囲】[Claims] 1、カラーフィルタを有機物からなる保護膜で被覆した
カラー液晶表示装置において、上記カラーフィルタと上
記保護膜との間に無機透明膜を設けたことを特徴とする
カラー液晶表示装置。
1. A color liquid crystal display device in which a color filter is covered with a protective film made of an organic substance, characterized in that an inorganic transparent film is provided between the color filter and the protective film.
JP1191479A 1989-07-26 1989-07-26 Color liquid crystal display device Pending JPH0356931A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1191479A JPH0356931A (en) 1989-07-26 1989-07-26 Color liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1191479A JPH0356931A (en) 1989-07-26 1989-07-26 Color liquid crystal display device

Publications (1)

Publication Number Publication Date
JPH0356931A true JPH0356931A (en) 1991-03-12

Family

ID=16275333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1191479A Pending JPH0356931A (en) 1989-07-26 1989-07-26 Color liquid crystal display device

Country Status (1)

Country Link
JP (1) JPH0356931A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350062A (en) * 1991-11-18 1994-09-27 Fuji Photo Film Co., Ltd. Wrapper of film unit with lens
US5652845A (en) * 1993-02-10 1997-07-29 Hitachi, Ltd. Display apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5350062A (en) * 1991-11-18 1994-09-27 Fuji Photo Film Co., Ltd. Wrapper of film unit with lens
US5652845A (en) * 1993-02-10 1997-07-29 Hitachi, Ltd. Display apparatus
US5887147A (en) * 1993-02-10 1999-03-23 Hitachi, Ltd. Display apparatus
US6247090B1 (en) 1993-02-10 2001-06-12 Hitachi, Ltd. Display apparatus enabled to control communicatability with an external computer using identification information
US6513088B2 (en) 1993-02-10 2003-01-28 Hitachi, Ltd. Display unit and method enabling bi-directional communication with video source
US6549970B2 (en) 1993-02-10 2003-04-15 Hitachi, Ltd. Display unit with controller enabling bi-directional communication with computer

Similar Documents

Publication Publication Date Title
JPH0359522A (en) Liquid crystal display device
JPH0358019A (en) Liquid crystal display device
JPH02234127A (en) Liquid crystal display device
JPH02245740A (en) Liquid crystal display device
JPH0356942A (en) Liquid crystal display device
JPH0356931A (en) Color liquid crystal display device
JPH02234122A (en) Liquid crystal display device
JPH02245738A (en) Liquid crystal display device
JPH02234133A (en) Liquid crystal display device
JPH0359531A (en) Liquid crystal display device
JPH02234124A (en) Liquid crystal display device
JPH02234128A (en) Production of liquid crystal display device
JPH0359543A (en) Manufacture of color liquid crystal display device
JPH03209223A (en) Liquid crystal display device
JP2781192B2 (en) Liquid crystal display device and manufacturing method thereof
JPH02234116A (en) Production of flat display device
JPH0359521A (en) Color liquid crystal display device
JPH0351819A (en) Liquid crystal display device
JPH0356939A (en) Liquid crystal display device
JPH02244122A (en) Liquid crystal display device
JPH0469623A (en) Liquid crystal display device
JPH02234125A (en) Liquid crystal display device
JPH02234119A (en) Color liquid crystal display device
JPH0359518A (en) Display device
JPH0356938A (en) Liquid crystal display device