JPH02232734A - 割り込み制御機構 - Google Patents

割り込み制御機構

Info

Publication number
JPH02232734A
JPH02232734A JP5428989A JP5428989A JPH02232734A JP H02232734 A JPH02232734 A JP H02232734A JP 5428989 A JP5428989 A JP 5428989A JP 5428989 A JP5428989 A JP 5428989A JP H02232734 A JPH02232734 A JP H02232734A
Authority
JP
Japan
Prior art keywords
interrupt
instruction
counter
signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5428989A
Other languages
English (en)
Inventor
Hitoshi Yamahata
山畑 均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5428989A priority Critical patent/JPH02232734A/ja
Publication of JPH02232734A publication Critical patent/JPH02232734A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置の中央処理装置に関する。
〔従来の技術〕
従来の中央処理装置における割り込み制御は大別して2
種がある。ひとつはユーザーレベルと特権レベルとの区
別がなく、ユーザープログラムで直接に割り込みの許可
/禁止が行えるものである.もうひとつは、中央処理装
置が2つ以上の実行レベルを持ち、特権レベルでのみ割
り込みの許可/禁止が行えるようにしたものである。
〔発明が解決しようとする課題〕
上述した従来の中央処理装置のうちユーザープログラム
で直接に割り込みの許可/禁止が行えるものでは、ユー
ザープログラムで細かな割り込み制御ができる長所があ
る反面、ユーザープログラムが誤っていた場合には長期
間割り込み禁止状態が続くなどのためシステム全体がダ
メージを受けるという欠点がある。
また、特権レベルでのみ割り込み制御をゆるす中央処理
装置では割り込み禁止状態で行うべき処理をあらかじめ
オペレーティングシステムに登録し、ユーザープログラ
ムから呼び出す方式がとられる。この方式ではきめ細か
な割り込み制御がむずかしく、処理のオーバーヘッドも
大きいという欠点がある。
〔課題を解決するための手段〕
本発明は、複数の実行レベルを持ち、そのうちのひとつ
の実行レベルを特権レベルとし他のレベルをユーザーレ
ベルとして、特権レベルでのみ変更可能な割り込み許可
フラグとする中央処理装置において、命令実行終了時に
アクティブとなる命令実行終了信号と、命令実行終了信
号によりカウントダウンされ、値がゼロになるとさらな
るカウントダウンを抑制するカウンタ手段と、ユーザー
レベルで実行可能な特定命令によりカウンタ手段へ値を
ロードするロード手段とを有している。
したがって、ユーザーレベルで割り込み制御可能であり
、かつユーザーレベルでの割り込み制御が長期間におよ
ばないようにすることができる。
〔実施例〕
次に、本発明について図面を参照して説明する。
第2図は本発明を用いる中央処理装置のブロック図であ
る。第2図を用いて中央処理装置の動作を説明する。バ
スコントロール部201によって命令がフェッチされ命
令デコード部202に命令が供給される。命令デコード
部202は命令をデコードし、デフード済命令情報20
3を命令実行部204に供給する。命令実行部204で
は、デコード済命令情報203に応じて命令実行を行う
他、割り込み信号205によって割り込みが通知される
と割り込み処理を行う。
第1図は本発明の第1の実施例を示す図であり、第2図
の中央処理装置における命令実行部204の内部の割り
込み制御機構の構成図である。
第1図において、101はカウンタ手段であり、セレク
タを通して0またはnの値がロード可能であり、DOW
N信号によりカウンタの内容をカウントダウンする。1
02はカウンタクリア信号でありカウンタ101をOク
リアする。103はカウンタロード信号UEIであり、
本発明におけるユーザーレベルで実行可能な割り込み許
可命令UEIの実行により1クロック間1になる。10
4は命令実行終了信号ENDEであり、命令の実行が終
了した時に1クロック間1になる。105はカウンタゼ
ロ信号CZEROでありカウンタ101がゼロのとき1
になる。205は第2図における中央処理装置外部から
の割り込み信号INTである。106は特権レベルでの
みセット/リセットが可能な割り込み許可フラグIEF
LAGの状態を示すIEFLAG信号である。107は
命令実行部204に対する割り込み要求信号MINTで
ある。108は分岐命令の実行時に1クロック間1にな
るBR信号である。109は文字ストリング命令の実行
開始時に1クロック間1になるSTR信号である.UE
I信号1 0 3,ENDE信号104,BR信号10
8,STR信号109はハードウェアで発生させるかま
たは各命令実行処理のファームウェアにおいて発生させ
る。
第1図を用いて本発明による割り込み制御機構の働きを
説明する。IEFLAGI 0 6がゼロであり、割り
込み禁止状態でユーザープログラムが実行されていると
する。このとき力ウンタ101はゼロでありCZERO
信号105は1であるためANDゲート110の出力は
ゼロとなり、MINT信号107もゼロである。本発明
によるユーザーレベル割り込み許可命令が実行されると
UE工信号103が1となり、カウンタ101へ値nが
ロードされる。そのためCZERO信号105はゼロと
なりANDゲート110を通してINT信号205がM
INT信号107につながり割り込み許可状態となる。
その後、命令が実行終了するたびにENDE信号104
によりカウンタ101の値はカウントダウンされ、ユー
ザーレベル割り込み許可命令を含めてn個の命令が実行
されるとカウンタ101の値はゼロとなりインバータ1
13により再び割り込み禁止状態となる。カウンタ1.
 Q 1の値がゼロになるとCZERO信号105が1
になるためENDE信号104が入ってもさらなるカウ
ントダウンは行われない。またユーザー割り込み許可命
令実行後、n命令実行が進まないうちは、CZERO信
号105がゼロであるため新らたなUEI信号103に
よるカウンタ101への値のロードはゲート111によ
り禁止され名。さらに、ユーザー割り込み許可命令実行
後にn命令実行が進まないうちに、実行時間の長い文字
ストリング命令や分岐命令が実行されるとSTR信号1
09やBR信号10gが1となり、カウンタクリア信号
102によりカウンタ101がクリアされて、割り込み
禁止状態となる.STR信号109やBR信号108は
ユーザー割り込み許可命令による割り込み許可期間が異
常に長くなることを防ぐためのものであり、文字ストリ
ング命令や分岐命令の他の命令を加えることもできる。
この実施倒では特権レベルにより割り込み禁止にされて
いるユーザーフログラムの実行中に、ユーザーレベルに
て実行可能なUEI命令により一定期間割り込み許可状
態とすることができ、またユーザーレベルで不用意に長
期間割り込み許可状態が続かないようにすることができ
る。
第3図は本発明の第2の実施例を示す図であり第3図に
おいて第1図,第2図と同じ番号を持つ信号は第1の実
施例におけるものと同じ意味を持つ 第3図において301はカウンタ手段であり第1図にお
けるカウンタ101と同じ機能を持つ。
303はカウンタロード信号UDIであり、本発明にお
けるユーザーレベルで実行可能な割り込み禁止命令UD
Iの実行によりlクロツタ間1になる。305はカウン
タゼロ信号CZER○でありカウンタ301がゼロのと
き1になる。311はカウンタ301がゼロでないとき
に新らたにUD工信号303にて値がカウンタ301に
ロードされるのを禁止するためのANDゲートである。
第3図を用いて本発明の第2の実施例による割り込み制
御機構の働きを説明する。ユーザー割り込み禁止命令に
よるカウンタ301への値nのロードと、ENDE信号
104によるカウンタ301のカウントダウンと、BR
信号108、STR信号109によるカウンタ301の
クリアについては第1の実施例と同様の働きである。カ
ウンタ301がゼロでない間、すなわちユーザー割り込
み禁止命令実行後のn命令間はCZERO信号305が
ゼロであるためANDゲート312によりINT信号2
05はしゃ断され割り込み禁止となる。
この実施倒では特権レベルにより割り込み許可にされて
いるユーザープログラムの実行中に、ユーザーレベルに
て実行可能なUDI命令により一定期間割り込み禁止状
態とすることができ、またユーザーレベルで不用意に長
期間割り込み禁止状態が続かないようにすることができ
る。
〔発明の効果〕
以上説明したように本発明は、ユーザーレベルで容易に
割り込み禁止/許可制御を行える上に、ユーザープログ
ラムの誤りのために割り込み禁止/許可期間が長くなっ
てシステムに悪影響を与えることもないという効果があ
る。
【図面の簡単な説明】
第1図は本発明の第1の実施例による割り込み制御機構
、第2図は本発明の中央処理装置のブロック図、第3図
は本発明の第2の実施例による割り込み制御機構である
。 101・・・・・・カウンタ手段、102・・・・・・
カウンタクリア信号、103・・・・・・カウンタロー
ド侶号、104・・・・・・命令実行終了信号、106
・・・・・・割り込み許可フラグ状態信号、205・・
・・・・外部からの割り込み信号、 07・・・・・・命令実行部に対する割り込み信号。

Claims (3)

    【特許請求の範囲】
  1. (1)複数の実行レベルを持ち、そのうちのひとつの実
    行レベルを特権レベルとし、他のレベルをユーザーレベ
    ルとし、特権レベルでのみ変更可能な割り込み許可フラ
    グを持つ情報処理装置の中央処理装置において、命令実
    行終了時にアクティブとなる命令実行終了信号と、前記
    命令実行終了信号によりカウントダウンされ、値がゼロ
    になるとさらなるカウントダウンを抑制するカウンタ手
    段と、前記ユーザーレベルで実行可能な特定命令により
    前記カウンタ手段へ値をロードするロード手段とを備え
    、前記カウンタ手段の値がゼロでないときに、前記割り
    込み許可フラグの値にかかわらず割り込みを許可するこ
    とを特徴とする割り込み制御機構。
  2. (2)特許請求の範囲第1項において、前記カウンタ手
    段の値がゼロでないときには、前記特定命令によるカウ
    ンタ手段への値のロードを抑制し、長期間の割り込み許
    可状態を回避することを特徴とする割り込み制御機構。
  3. (3)特許請求の範囲第1項において、分岐命令や文字
    ストリング命令のような実行時間の長い命令が実行され
    た時に、前記カウンタ手段の値をゼロクリアすることを
    特徴とする割り込み制御機構。
JP5428989A 1989-03-06 1989-03-06 割り込み制御機構 Pending JPH02232734A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5428989A JPH02232734A (ja) 1989-03-06 1989-03-06 割り込み制御機構

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5428989A JPH02232734A (ja) 1989-03-06 1989-03-06 割り込み制御機構

Publications (1)

Publication Number Publication Date
JPH02232734A true JPH02232734A (ja) 1990-09-14

Family

ID=12966407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5428989A Pending JPH02232734A (ja) 1989-03-06 1989-03-06 割り込み制御機構

Country Status (1)

Country Link
JP (1) JPH02232734A (ja)

Similar Documents

Publication Publication Date Title
JP3176093B2 (ja) マイクロプロセッサの割込み制御装置
JPH04306735A (ja) 非同期割込み禁止機構
JPS58191046A (ja) Cpu制御方法
KR100204850B1 (ko) 특정저장영역의 기입보호기능을 구비한 정보처리장치 및 그방법
JPS63279328A (ja) 仮想計算機システムのゲスト実行制御方式
JPH02232734A (ja) 割り込み制御機構
JPS5998256A (ja) 割込制御装置
JPS6126091B2 (ja)
JPH04106653A (ja) 並列処理システム
JPS633328B2 (ja)
JPS5960645A (ja) プロセツサ命令実行処理方式
JPH0683652A (ja) マイクロコンピュ−タシステム
JPS62205441A (ja) マイクロコンピユ−タ
JPS62271022A (ja) マイクロプログラム制御装置
JPH03252886A (ja) シングルチップマイクロコンピュータ
JPH10161887A (ja) 割込み信号同期化方法及び割込み信号同期化装置
JPS63156249A (ja) 仮想計算機における機械チエツク制御方式
JPH0336638A (ja) ワンチツプマイクロコンピユータ
JPS63155330A (ja) マイクロプログラム制御装置
JPS61160145A (ja) 割込み制御回路
Surridge Optimistic Critical Sections in Linux
JPS6214235A (ja) 情報処理装置
JPS619740A (ja) プログラムの領域はみ出し検出装置
JPS62120544A (ja) 情報処理装置
JPH03110638A (ja) ウォッチドッグタイマ