JPH03110638A - ウォッチドッグタイマ - Google Patents
ウォッチドッグタイマInfo
- Publication number
- JPH03110638A JPH03110638A JP1249799A JP24979989A JPH03110638A JP H03110638 A JPH03110638 A JP H03110638A JP 1249799 A JP1249799 A JP 1249799A JP 24979989 A JP24979989 A JP 24979989A JP H03110638 A JPH03110638 A JP H03110638A
- Authority
- JP
- Japan
- Prior art keywords
- watchdog timer
- counter
- circuit
- flag
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005856 abnormality Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 abstract description 8
- 230000002159 abnormal effect Effects 0.000 abstract description 3
- 238000003708 edge detection Methods 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータ（以下、マイコンと略
す）に内蔵されるタイマに係わり、特にプログラムの暴
走を検知する手段を内蔵したタイマに関する。
す）に内蔵されるタイマに係わり、特にプログラムの暴
走を検知する手段を内蔵したタイマに関する。
近年はＬＳＩ製造技術の発達に伴い、様々な周辺ハード
ウェアがプロセッサと共にワンチップに集積さｈるよう
になったが、プロセッサ上で実行されるプログラムの異
常を検出する手段として、ウォッチドッグタイマが従来
より多く搭載されている。
ウェアがプロセッサと共にワンチップに集積さｈるよう
になったが、プロセッサ上で実行されるプログラムの異
常を検出する手段として、ウォッチドッグタイマが従来
より多く搭載されている。
ウォッチドッグタイマは、プログラム実行におけるある
一連の処理が所定時間内に終了しない場合に、この状態
をプログラム実行異常とみなして割込み信号を発生した
り、プロセッサにリセット信号を出力する機能をもった
もので、プログラム作成者が適宜にプログラム内でウォ
ッチドッグタイマのクリア命令を実行させて、プログラ
ムが正常に実行された場合には、ウォッチドッグタイマ
をオーバーフローさせないようにして割込み信号の発生
やリセット信号の出力を防止していた。
一連の処理が所定時間内に終了しない場合に、この状態
をプログラム実行異常とみなして割込み信号を発生した
り、プロセッサにリセット信号を出力する機能をもった
もので、プログラム作成者が適宜にプログラム内でウォ
ッチドッグタイマのクリア命令を実行させて、プログラ
ムが正常に実行された場合には、ウォッチドッグタイマ
をオーバーフローさせないようにして割込み信号の発生
やリセット信号の出力を防止していた。
上述したように従来のウォッチドッグタイマは、ウォッ
チドッグタイマ専用の分周回路を必要としている。従っ
て、ウォッチドッグタイマを使用しないユーザにとって
は不要のものであり、また、ウォッチドッグタイマ以外
の目的に使用することもできず、チップサイズにも影響
を与え、コストも高くなるという欠点が有る。
チドッグタイマ専用の分周回路を必要としている。従っ
て、ウォッチドッグタイマを使用しないユーザにとって
は不要のものであり、また、ウォッチドッグタイマ以外
の目的に使用することもできず、チップサイズにも影響
を与え、コストも高くなるという欠点が有る。
ウォッチドッグタイマ以外の用途に使用されている分周
回路のｎ段目の立上がりエツジまたは立ち下がりエツジ
によってセットされる第１のフラグと、ｎ＋１段目の立
上がりエツジまたは立ち下がりエツジによってセットさ
れる第２のフラグの論理積によりプログラムの異常を検
知する手段を有する。
回路のｎ段目の立上がりエツジまたは立ち下がりエツジ
によってセットされる第１のフラグと、ｎ＋１段目の立
上がりエツジまたは立ち下がりエツジによってセットさ
れる第２のフラグの論理積によりプログラムの異常を検
知する手段を有する。
したがって、本発明によれば、ウォッチドッグタイマ以
外の目的のために内蔵されたタイマカウンタを利用して
、プログラムの暴走を検知するといったウォッチドッグ
タイマ機能を実現するーことができる。
外の目的のために内蔵されたタイマカウンタを利用して
、プログラムの暴走を検知するといったウォッチドッグ
タイマ機能を実現するーことができる。
次に本発明に係わる実施例について図面を用いて説明す
る。第１図は本発明に係わる第１実施倒のウォッチドッ
グタイマの構成図である。
る。第１図は本発明に係わる第１実施倒のウォッチドッ
グタイマの構成図である。
まず構成要素の説明を行なう。
第１図において、タイマ回路は、時計回路１０と、ウォ
ッチドッグタイマ２０で構成される。時計回路ｌＯは、
８ビツト長のカウンタ１１で構成される。カウンタ１１
は８ビツト長のアップカウンタで、カウントパルスを受
取ってカウント動作を行ない、オーバーフローすると時
計割込み要求信号を出力する。ウォッチドッグタイマ２
０は、エツジ検出回路２１，２２、記憶フラグ２３，２
４、アンドゲート２５で構成される。エツジ検出回路２
１はカウンタ１１の３段目のデータ変化の立上がりエツ
ジを検出し、立上がりエツジを検出するとワンショット
の検出信号を出力する。エツジ検出回路２２はカウンタ
１１の４段目のデータ変化の立上がりエツジを検出し、
立上がりエツジを検出するとワンショットの検出信号を
出力する。記憶フラグ２３は、エツジ検出回路２１の検
出信号でセットされ、プロセッサでウォッチドッグタイ
マクリア命令が実行されると“０”にリセットされる。
ッチドッグタイマ２０で構成される。時計回路ｌＯは、
８ビツト長のカウンタ１１で構成される。カウンタ１１
は８ビツト長のアップカウンタで、カウントパルスを受
取ってカウント動作を行ない、オーバーフローすると時
計割込み要求信号を出力する。ウォッチドッグタイマ２
０は、エツジ検出回路２１，２２、記憶フラグ２３，２
４、アンドゲート２５で構成される。エツジ検出回路２
１はカウンタ１１の３段目のデータ変化の立上がりエツ
ジを検出し、立上がりエツジを検出するとワンショット
の検出信号を出力する。エツジ検出回路２２はカウンタ
１１の４段目のデータ変化の立上がりエツジを検出し、
立上がりエツジを検出するとワンショットの検出信号を
出力する。記憶フラグ２３は、エツジ検出回路２１の検
出信号でセットされ、プロセッサでウォッチドッグタイ
マクリア命令が実行されると“０”にリセットされる。
記憶フラグ２３のセットとリセットが競合した場合には
、リセットが優先する。記憶フラグ２４は、エツジ検出
回路２２の検出信号でセットされ、プロセッサでウォッ
チドッグタイマクリア命令が実行されると“０”にリセ
ットされる。記憶フラグ２４のセットとリセットが競合
した場合には、リセットが優先する。アンドゲート２５
は、記憶フラグ２３と記憶フラグ２４とのＡＮＤ論理を
とり、その結果、“１′であれば、プロセッサに対して
ウォッチドッグタイマ割込み要求信号を発生し ＭＱ”
であれば、プロセッサに対してウォッチドッグタイマ割
込み要求信号を発生しない。
、リセットが優先する。記憶フラグ２４は、エツジ検出
回路２２の検出信号でセットされ、プロセッサでウォッ
チドッグタイマクリア命令が実行されると“０”にリセ
ットされる。記憶フラグ２４のセットとリセットが競合
した場合には、リセットが優先する。アンドゲート２５
は、記憶フラグ２３と記憶フラグ２４とのＡＮＤ論理を
とり、その結果、“１′であれば、プロセッサに対して
ウォッチドッグタイマ割込み要求信号を発生し ＭＱ”
であれば、プロセッサに対してウォッチドッグタイマ割
込み要求信号を発生しない。
上記構成要素を用いてプログラムが正常に動作した場合
を第２図を参照して、暴走状態に陥った場合を第３図を
参照して動作説明を行なう。
を第２図を参照して、暴走状態に陥った場合を第３図を
参照して動作説明を行なう。
まずプログラム作成者はプロセッサで実行させるプログ
ラムの最初に記憶フラグ２３及び記憶フラグ２４をクリ
アするためのウォッチドッグタイマクリア命令を設置す
る。そしてさらにカウンタ１１の３段目のビットデータ
が反転する時間より短い周期で、ウォッチドッグタイマ
クリア命令をプログラム内に適宜に設置する。
ラムの最初に記憶フラグ２３及び記憶フラグ２４をクリ
アするためのウォッチドッグタイマクリア命令を設置す
る。そしてさらにカウンタ１１の３段目のビットデータ
が反転する時間より短い周期で、ウォッチドッグタイマ
クリア命令をプログラム内に適宜に設置する。
前記プログラムをプロセッサで実行すると、まず最初に
プログラム内の最初のウォッチドッグタイマクリア命令
の実行により、記憶フラグ２３および記憶フラグ２４は
クリアされる。カウンタ１１は、プロセッサの動作、お
よびウォッチドッグタイマの動作とは無関係にカウント
動作を継続する。
プログラム内の最初のウォッチドッグタイマクリア命令
の実行により、記憶フラグ２３および記憶フラグ２４は
クリアされる。カウンタ１１は、プロセッサの動作、お
よびウォッチドッグタイマの動作とは無関係にカウント
動作を継続する。
そしてカウンタ１１の３段目のビットデータが反転する
までの間に次のウォッチドッグタイマクリア命令が実行
され、記憶フラグ２３及び記憶フラグ２４は再びクリア
される。そして以後はウォッチドッグタイマクリア命令
により、前記の動作をプログラム終了まで継続する。よ
ってプログラムの実行が正常に行なわれた場合には、ウ
ォッチドッグタイマ割込み要求信号はプロセッサに出力
されない。
までの間に次のウォッチドッグタイマクリア命令が実行
され、記憶フラグ２３及び記憶フラグ２４は再びクリア
される。そして以後はウォッチドッグタイマクリア命令
により、前記の動作をプログラム終了まで継続する。よ
ってプログラムの実行が正常に行なわれた場合には、ウ
ォッチドッグタイマ割込み要求信号はプロセッサに出力
されない。
次に前記プログラムの実行が停止、暴走、またループの
異常状態に陥った場合は、前記ウォッチドッグタイマク
リア命令が実行されないので、記憶フラグ２３．及び記
憶フラグ２４はクリアされず、ウォッチドッグタイマ割
込み要求信号を出力し、フロセッサにプログラムの異常
実行を伝達することができる。
異常状態に陥った場合は、前記ウォッチドッグタイマク
リア命令が実行されないので、記憶フラグ２３．及び記
憶フラグ２４はクリアされず、ウォッチドッグタイマ割
込み要求信号を出力し、フロセッサにプログラムの異常
実行を伝達することができる。
第４図は本発明に係わる第２実施例のウォッチドッグタ
イマの構成図である。
イマの構成図である。
まず構成要素の説明を行なう。
第４図において、タイマ回路は、時計回路１０と、ウォ
ッチドッグタイマ２０で構成される。時計回路ｌＯは、
８ビツト長のカウンタ１２で構成される。カウンタ１２
は８ビツト長のダウンカウンタで、カウントパルスを受
取ってカウント動作を行ない、ボーローが発生すると時
計割込み要求信号を出力する。ウォッチドッグタイマ２
０は、エツジ検出回路３１，３２、記憶フラグ２３，２
４、アンドゲート２５で構成される。このうち、記憶フ
ラグ２３，２４、アンドゲート２５は、実施例１で示し
たものと同一であるので説明を省略する。
ッチドッグタイマ２０で構成される。時計回路ｌＯは、
８ビツト長のカウンタ１２で構成される。カウンタ１２
は８ビツト長のダウンカウンタで、カウントパルスを受
取ってカウント動作を行ない、ボーローが発生すると時
計割込み要求信号を出力する。ウォッチドッグタイマ２
０は、エツジ検出回路３１，３２、記憶フラグ２３，２
４、アンドゲート２５で構成される。このうち、記憶フ
ラグ２３，２４、アンドゲート２５は、実施例１で示し
たものと同一であるので説明を省略する。
エツジ検出回路３１はカウンタ１２の３段目のデータ変
化の立下がりエツジを検出し、立下がりエツジを検出す
るとワンショットの検出信号を出力する。エツジ検出回
路３２はカウンタ１２の４段目のデータ変化の立下がり
エツジを検出し、立下がりエツジを検出するとワンショ
ットの検出信号を出力する。
化の立下がりエツジを検出し、立下がりエツジを検出す
るとワンショットの検出信号を出力する。エツジ検出回
路３２はカウンタ１２の４段目のデータ変化の立下がり
エツジを検出し、立下がりエツジを検出するとワンショ
ットの検出信号を出力する。
本実施例においては、その構成が、カウンタがダウンカ
ウンタであること、それに従って、エツジ検出回路が立
下がりエツジ検出回路であること以外は実施例１と同一
である。従って、前の実施例で示したと同じようにウォ
ッチドッグタイマ機能が実現可能である。
ウンタであること、それに従って、エツジ検出回路が立
下がりエツジ検出回路であること以外は実施例１と同一
である。従って、前の実施例で示したと同じようにウォ
ッチドッグタイマ機能が実現可能である。
以上説明したように本発明においては、ウォッチドッグ
タイマ専用のカウンタ回路を必要とせず、オーバーフロ
ーにより割込みを発生するタイプのタイマカウンタを利
用してわずかな回路の追加のみでウォッチドッグタイマ
機能を実現できる。
タイマ専用のカウンタ回路を必要とせず、オーバーフロ
ーにより割込みを発生するタイプのタイマカウンタを利
用してわずかな回路の追加のみでウォッチドッグタイマ
機能を実現できる。
従って、ウォッチドッグタイマを使用しないユーザにと
っても、チップサイズにも影響を与えることがなく、コ
ストアップも低く押えることが可能である。
っても、チップサイズにも影響を与えることがなく、コ
ストアップも低く押えることが可能である。
第１図は本発明の第１実施例におけるウォッチドッグタ
イマの構成図、第２図は実施例１においてプログラムが
正常に動作した場合のタイミングチャート、第３図は実
施例１においてプログラムが暴走状態に隨った場合のタ
イミングチャート、第４図は本発明の第２実施例におけ
るウォッチドッグタイマの構成図である。 １０・・・・・・時計回路、１１・・・・・・カウンタ
、１２・・・・・・カウンタ、２０・・・・・・ウォッ
チドッグタイマ、２１゜２２・・・・・・エツジ検出回
路、２３．２４・・・・・・記憶フラグ、２５・・・・
・・アントゲ−）、３１．３２・・・・・・エツジ検出
回路。
イマの構成図、第２図は実施例１においてプログラムが
正常に動作した場合のタイミングチャート、第３図は実
施例１においてプログラムが暴走状態に隨った場合のタ
イミングチャート、第４図は本発明の第２実施例におけ
るウォッチドッグタイマの構成図である。 １０・・・・・・時計回路、１１・・・・・・カウンタ
、１２・・・・・・カウンタ、２０・・・・・・ウォッ
チドッグタイマ、２１゜２２・・・・・・エツジ検出回
路、２３．２４・・・・・・記憶フラグ、２５・・・・
・・アントゲ−）、３１．３２・・・・・・エツジ検出
回路。
Claims (1)
- マイクロコンピュータに内蔵される分周回路のｎ段目の
出力によってセットされる第１のフラグと、ｎ＋１段目
の出力によってセットされる第２のフラグとを有し、前
記第１のフラグと前記第２のフラグを前記マイクロコン
ピュータの命令の実行によりリセットされるようにし、
前記第１のフラグと前記第２のフラグの論理積によりプ
ログラムの異常を検知するウォッチドッグタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249799A JPH03110638A (ja) | 1989-09-25 | 1989-09-25 | ウォッチドッグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1249799A JPH03110638A (ja) | 1989-09-25 | 1989-09-25 | ウォッチドッグタイマ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03110638A true JPH03110638A (ja) | 1991-05-10 |
Family
ID=17198385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1249799A Pending JPH03110638A (ja) | 1989-09-25 | 1989-09-25 | ウォッチドッグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03110638A (ja) |
-
1989
- 1989-09-25 JP JP1249799A patent/JPH03110638A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4780843A (en) | Wait mode power reduction system and method for data processor | |
| JPH03110638A (ja) | ウォッチドッグタイマ | |
| JPS60116021A (ja) | プログラマブルタイマ | |
| JP2864663B2 (ja) | ウォッチドッグ・タイマ | |
| JPH0756774A (ja) | ウォッチドッグタイマ | |
| JPS60129820A (ja) | 実行休止制御装置 | |
| JPH0573296A (ja) | マイクロコンピユータ | |
| JPS63271545A (ja) | ウオツチドツグタイマ | |
| JPH0226245B2 (ja) | ||
| JPS5911424A (ja) | 割込み入力信号処理回路 | |
| KR100442290B1 (ko) | 프로그램 카운터 제어회로 | |
| JPH03252886A (ja) | シングルチップマイクロコンピュータ | |
| JP2830522B2 (ja) | ウォッチドッグ・タイマ | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPS62205441A (ja) | マイクロコンピユ−タ | |
| JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
| JPS63153634A (ja) | デ−タ処理装置 | |
| JPS633328B2 (ja) | ||
| JPS6230452B2 (ja) | ||
| JPH04107748A (ja) | マイクロコンピュータ | |
| JPH0612254A (ja) | 情報処理装置 | |
| JPH10161908A (ja) | マイクロコンピュータの暴走検出方法 | |
| JPH0573360A (ja) | ウオツチドツグ・タイマ | |
| JPH0312751B2 (ja) | ||
| JPH02259845A (ja) | プロセッサ |