JPS619740A - プログラムの領域はみ出し検出装置 - Google Patents

プログラムの領域はみ出し検出装置

Info

Publication number
JPS619740A
JPS619740A JP59131393A JP13139384A JPS619740A JP S619740 A JPS619740 A JP S619740A JP 59131393 A JP59131393 A JP 59131393A JP 13139384 A JP13139384 A JP 13139384A JP S619740 A JPS619740 A JP S619740A
Authority
JP
Japan
Prior art keywords
program
level
area
execution
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59131393A
Other languages
English (en)
Inventor
Tatsuya Okada
岡田 辰也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP59131393A priority Critical patent/JPS619740A/ja
Publication of JPS619740A publication Critical patent/JPS619740A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Storage Device Security (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はプログラムが自己の領域をはみ出してよりレベ
ルの高いプログラム領域へアクセスしたことを検出し、
CPUに対し割り込み信号を発行し、プログラムの実行
を中止させるプログラムの領域はみ出し検出装置に関す
るものである。
従来例の構成とその問題点 近年、処理性能の高いコンビーータが要望され、さらに
そのソフトウェアの開発の効率化が要求されている。
通常マルチタスクのプログラムの開発時には目的となる
デバッグ中のプログラムの他にオペレーティング・シス
テムやハードウェアの制御をつかさどるi0Xプログラ
ムを主記憶に常駐させた状態でデバッグを行ない、開発
プログラムの起動をO8が行ない、開発プログラムが実
行権を放棄した後にO8が実行権を引き継ぐC開発プロ
グラムの中にバグがあった場合、そのプログラムの実行
中に本来アクセスしてはならない領域に書き込みを行な
い、他の必要なプログラムを破壊してしまい、O8への
復帰ができなくなったり、実行前の状態を変化させ復旧
できなくなったり、その他諸々の不測の事態を生ずるこ
とが想定される。従来のデバッグ装置に於いては、この
問題に対する考慮が為されておらず、上記の事項がプロ
グラム開発能率の低下をまねく一大要因になっていると
いう問題点を有していた。
発明の目的 本発明は上記従来の問題点を解決するもので、プログラ
ム単位にプログラムキーと実行プログラムレベル格納領
域を設けることによって、開発プログラムがアクセス禁
止領域へアクセスしたときに割込みを発生しプログラム
の実行を停止させることが可能である、プログラムの領
域はみ出し検出装置を提供することを目的とする。
発明の構成 本発明は主記憶常駐のプログラム毎に有するプログラム
キーと現在デバッグ中のプログラムのレベルを格納する
領域と以上の手段により検出されたエラーによってCP
Uに対し割シ込みをかける手段を備えた、プログラムの
領域はみ出し検出装置であり、デバッグ中のプログラム
が禁止された領域へアクセスするのを検出することが可
能なものである。
第1図、第2図は本発明の実施例における、プログラム
の領域はみ出し検出装置の構成を示すものである。第1
図に於いて、101〜104は各々メインメモリ上でプ
ログラム単位に分割されたセグメントを表わすプログラ
ム領域ゆ)〜(n)、105〜108は前記各々のプロ
グラム領域に付随する情報でプログラムのレベルを表わ
すプログラムキーである。第2図に於いて、201はデ
バッグ中のプログラムのプログラムレベルを格納してい
るプログラムレベルフラグ、2o2はプログラムレベル
フラグ201をデコードするデコーダ、203は現在実
行しているプログラムがアクセスを行なっているメイン
メモリ上のセグメント内プログラムまたはデータのプロ
グラムレベルを表わすプログラムキーm、204はプロ
グラムキーm203をデコードするデコーダ、205は
プログラムレベルフラグ201、プログラムキーm 2
03との比較によってCPUに送出される割込み信号I
 NT。
206はデバッグ中のプログラムが自己のセグメントか
らジャンプしていることを表わす信号JUMPである。
以上のように構成された本実施例のプログラムの領域は
み出し検出装置について、以下その動作を説明する。
第1図に於いて、各セグメントのプログラムまたはデー
タのレベルに応じてあらかじめその領域のプログラムキ
ーにレベル11″からレベル”3”までを格納しておく
。但し、現在デバッグを行なっているプログラムm10
3に対応するプログラムキーm107には0′を格納し
ておく。一方、第2図に於いてプログラムレベルフラグ
201にはデバッグを行なうプログラムのプログラムレ
ベルを格納しておく。この状態でデバッグ対象のプログ
ラムm103を実行させる。プログラムキー203は現
在実行中のセグメン、トに対応したプログラムキーを表
わすから、デバッグプログラムであるプログラムm10
3を実行中は’oo”となり、プログラムレベルフラグ
201にかかわらず、INT信号205もTUMP信号
206も発生しない。今、プログラム中にバグがあり、
他のセグメントにTUMPを行なった場合を想定すると
、飛先きのプログラムのプログラムレベルに応じて自己
のレベルよシも高ければI N T信号205を発生し
、低ければINT信号206は発生しない。
第1図に於いて飛先きセグメントがプログラム(1)1
02であればプログラムキー(1)106は1o”であ
るから、第2図中デバッグプログラムレベル201が1
10#の時INT信号205を発生する。飛先きセグメ
ントがプログラムn104であればプログラムキーn1
08は1′11#であるからINT信号205は発生さ
れないことになる。
INT信号205により、プログラム実行を停止させれ
ばデバッグプログラムより高いレベルのプログラムまた
はデータを破壊することはない。但し、デバッグプログ
ラム中で自己よりレベルの高いプログラムを実行する必
然性がある場合には分岐命令の実行前に割込みマスク命
令を挿入しておき、割込みを禁止する。さらに分岐から
のリターン命令の□後にマスク解除命令を挿入、し、以
後の割込みを可能とすればよい。JUMP信号206は
分岐時に常に出力される信号である。
以上のように本実施例によれば、セグメント毎のプログ
ラムレベルを格納する手段と、デ/(ラグプログラムレ
ベルを格納する手段と、割込み信号を有することによっ
て、プログラムの領域はみ出しの検出を行なうことがで
きる。
尚、本発明の説明の過程に於いて、プログラムレベルが
3つの場合を仮定し、したがってプログラムキー105
〜108および203、プログラムレベルフラグ201
は2ビツトとして説明をしたが、これらの数値は本質的
なものでfdなく、さらに多数のプログラムレベルをも
っていても問題ではないことはいうまでもない0 発明の効果 本発明のプログラムの領域はみ出し検出メモリは、主記
憶のセグメント毎に有するプログラムキー、デバッグ実
行中のプログラムのレベルを保持するプログラムレベル
フラグ、検出された内容をCPt)に通告するINT線
を設けることによって、デバッグプログラムの領域のは
み出し検出を行なうことができ、その実用的効果は大き
い。
【図面の簡単な説明】
第1図は本発明の一実施例に於けるプログラムの領域は
み出し検出装置内のプログラム毎に設けられたプログラ
ムキーを表わす概念図、第2図は本発明の一実施例にお
けるプログラムの領域はみ出し検出装置の割込み信号の
生成の過程を表わす概念図である。 101〜104 ・ 主記憶上にロードされたプログラ
ム、105〜108  ・ 101〜104に一対一対
応するプログラムキー、201  ・・・・プログラム
レベルフラグ、202 ・・・・デコーダ、203・・
・・実行中プログラムのプログラムキー、204・・・
・デコーダ、205 ・・割込み信号I NT。 206・・・・・JUMP信号。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第2図 2θl

Claims (1)

    【特許請求の範囲】
  1. プログラム単位に分割された主記憶上のセグメントの各
    々に対しプログラムのレベルを保持する手段と、前記プ
    ログラム中の実行中のプログラムのレベルを選択する手
    段と、デバッグプログラムのレベルを保持する手段と、
    前記実行中のプログラムのレベルと前記デバッグプログ
    ラムのレベルを比較することによってデバッグプログラ
    ムよりもレベルの高いプログラムを実行したときにCP
    Uに対し割込みを通告する手段とを備え、デバッグプロ
    グラムの領域以外へのアクセスを検出することが可能な
    プログラムの領域はみ出し検出装置。
JP59131393A 1984-06-26 1984-06-26 プログラムの領域はみ出し検出装置 Pending JPS619740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59131393A JPS619740A (ja) 1984-06-26 1984-06-26 プログラムの領域はみ出し検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59131393A JPS619740A (ja) 1984-06-26 1984-06-26 プログラムの領域はみ出し検出装置

Publications (1)

Publication Number Publication Date
JPS619740A true JPS619740A (ja) 1986-01-17

Family

ID=15056916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59131393A Pending JPS619740A (ja) 1984-06-26 1984-06-26 プログラムの領域はみ出し検出装置

Country Status (1)

Country Link
JP (1) JPS619740A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516908A (ja) * 1997-09-05 2001-10-02 インテル・コーポレーション 不正な侵入を防ぐ方法および装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001516908A (ja) * 1997-09-05 2001-10-02 インテル・コーポレーション 不正な侵入を防ぐ方法および装置

Similar Documents

Publication Publication Date Title
EP2273377B1 (en) Interrupt control apparatuses and methods
JP3176093B2 (ja) マイクロプロセッサの割込み制御装置
EP2431876B1 (en) Method and device for exception handling in embedded system
JPS58191046A (ja) Cpu制御方法
JP2008522277A (ja) 優先度の付けられたタスク間の効率的な切り換え
JPH0877075A (ja) 情報処理装置
US20040049621A1 (en) Self-nesting interrupts
JPH0810437B2 (ja) 仮想計算機システムのゲスト実行制御方式
US7370181B2 (en) Single stepping a virtual machine guest using a reorder buffer
JPS6250934A (ja) 処理装置の割込制御方式
JPS619740A (ja) プログラムの領域はみ出し検出装置
JPS599937B2 (ja) 情報処理装置
JPH0895798A (ja) データ処理装置
JP2004326331A (ja) 不正メモリアクセス検知方法及びそのプログラム
JP2007058588A (ja) プログラム保護機能を持つプロセッサ
JP2653412B2 (ja) ブレークポイント設定方法
JP4611659B2 (ja) 不正アクセス検出装置、不正アクセス検出方法、プログラム
JP2562838B2 (ja) プロセッサ及びストアバッファ制御方法
JPS62267869A (ja) ベクトル・プロセツサにおける演算例外時の処理方式
KR100870175B1 (ko) 에이알엠7 계열 마이크로 컨트롤러에서의 콘텍스트 스위치방법
WO1990005951A1 (en) Method of handling unintended software interrupt exceptions
JP2001125804A (ja) 割り込み処理制御装置および方法
JPH02121045A (ja) アクセスプロテクト機能を有するマイクロプロセッサ
JP2004118412A (ja) 割込み管理装置、割込み管理方法、プログラム開発支援装置及びプログラム開発支援方法
JP2007213396A (ja) デバッグシステム、オペレーションシステム、デバッグ方法、プログラム