JPS63156249A - 仮想計算機における機械チエツク制御方式 - Google Patents

仮想計算機における機械チエツク制御方式

Info

Publication number
JPS63156249A
JPS63156249A JP61304507A JP30450786A JPS63156249A JP S63156249 A JPS63156249 A JP S63156249A JP 61304507 A JP61304507 A JP 61304507A JP 30450786 A JP30450786 A JP 30450786A JP S63156249 A JPS63156249 A JP S63156249A
Authority
JP
Japan
Prior art keywords
program
state
machine check
interrupt
interruption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61304507A
Other languages
English (en)
Inventor
Motokazu Kato
加藤 元計
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61304507A priority Critical patent/JPS63156249A/ja
Publication of JPS63156249A publication Critical patent/JPS63156249A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は仮想計算機として使用する電算機のチェック停
止回路に関し、特に電算機を仮想計算機(以下vrIと
略する)として使用する際、特定の状態でVMのプログ
ラムが走行中に発生する機械チェック割込を処理するた
めの手段に関する。
〔産業上の利用分野〕
電算機を効率的に利用する技術の一つとしてVMと呼ば
れる手法がある。これは成る電算機上で、−個または複
数の、異なるアーキテクチュアを持つプログラムを同時
に走行可能とするソフトウェアの手法で、実在する電算
機とアーキテクチュアの異なる、新しい電算機の開発を
行う場合、或いは、一台の電算機で複数の異なるアーキ
テクチュアを持つ電算機のプログラムを、同時に並行し
て走行可能とし、稼動効率を向上する手段として使用す
る場合等に使用されて威力を発揮する手法である。
〔従来の技術〕
以下、本発明の理解を助けるため、第一に実在する一般
の電算機(以下RMと略する)の機械チェック処理につ
いて、第二にRMをVMとして使用する場合のプログラ
ムの構造、動作について、第三にVMにおける機械チェ
ック処理の問題点について説明する。
第4図に従来例の機械チェック処理回路の概略図を示す
。公知のように成るプログラムが動作を開始するきっか
けは一般に割込によって起こる。
且つ、現在実行中のプログラム、或いは電算機の状態に
より、割込の種別毎に付けられている優先度に従って割
込を抑制する手段が必要である。例えば、入出力装置が
転送完了して割込が発生し、プログラムがその処理を実
行中、主記憶装置に読み出しエラーが発生した場合、こ
れより発生する機械チェックは当然優先度が高く、プロ
グラムはこの機械チェック割込を受付けて処理する必要
がある。しかし、割込の発生順序がこれと逆の場合は機
械チェック割込に対する処理が終了する迄入出力割込を
待たせる必要がある。この割込の優先度を制御するため
に、優先度の高い割込を処理している時に発生する優先
度の低い割込を抑制する機能を持つ割込マスク回路41
が設けられている。
この回路は優先度に応じて2〜5程度のレベルに割込を
分類し、各レベル毎に割込を制御するようにしてあり、
通常レジスタで構成され、その設定のための入力は公知
の如く”プログラム状態語”(通常PSWと略称されて
いる)の一部を構成する割込マスク部の内容により指定
される。割込マスク回路41はこのように優先度の低い
割込を抑制するために使用されるが、機械チェック割込
はハードウェアの根本に関する障害であるため、マスク
した状態において機械チェックが発生すると一般に電算
機を停止状態にして、その被害が拡散するのを防止する
処置をとる。第4図によると割込マスク回路41に機械
チェック割込禁止が設定され、機械チェックの割込禁止
信号42が出ている時に機械チェック信号47が発生す
ると、機械チェック停止制御回路43の2本の入力に“
1“が入力し、出力が“1“になり、停止制御レジスタ
44がセットされて停止信号45が出力され、通常はク
ロックを停止して電算機は停止する。
次に闘のプログラムについてR?’lとの対比でその構
造および動作を説明する。第3図はRMの一般的な記憶
領域構成図である。R?Iにおいては公知のように、一
般に記憶領域30はレジスタ領域31、os61域32
、プログラム領域33、割込処理領域34(普通os6
1域に含まれるが、説明の都合上分けである)データ領
域35、等より構成され、上記の割込マスクの制御は割
込処理領域34が分担する。この電算機をVMとして使
用する時はその記憶領域構成は第2図のような構成をと
る。記憶領域20はレジスタ領域21、OS領域22、
vMos61域23、VM7’ D クラム?iI域2
4、VM割込処理領域25、データ領域26.3Mプロ
グラム領域27等より構成される。ここでレジスタ領域
21、O3領域22はRMの場合と類似であるがVMと
して使用するための特別のオペレーティング・システム
が使用される。VMのプログラムは第2図の仮想計算機
プログラム領域として示す部分に蓄積される。ここに記
憶されるプログラムは全てVMの命令語で書かれ、RM
の命令語とは全く異質のものである。VMOS領域23
、VMプログラム領域24、VM割込処理領域25、デ
ータ領域26が、第3図のRM4こおけるプログラム領
域に対応した鼎プログラム領域を構成している。また、
3Mプログラム領域27は、VMプログラムをサポート
する、独特のRMのプログラム領域として存在し、これ
はRMのプログラムの一部として扱われる。
このような構成を持つ闘の動作の概略を以下説明する。
このようなプログラムにおいては、闘プログラムを使用
中、RMプログラムが全く表面に現れないようになって
いる点が大きな特徴で、これは実際の電算機、即ちRM
が、全く異なる電算機、即ちVMとして動作しているよ
うに見えなくてはVMの意義が無いためである。
闘プログラム24が走行する時は、0822の制御によ
りVMプログラム24の命令を一命令読み出し、032
2はこの命令の種別を判別し、その命令をRMの命令で
シミュレートして実行する測プログラム27の開始アド
レスを指定し、RM4よSl’lプログラム27によっ
て恰もVMのハードウェアが実行したかのようにV−プ
ログラム24の”命令をシミュレートする。VMの一命
令が終了すると0S22は胡プログラム24の次のステ
ップの命令を読−みだして同様にシミュレートする。V
MOS23、VM割込処理プログラム25も同様、肚の
0822の制御により罪プログラム27がシミュレート
する。こうして表面から見る限り、この電算機は闘プロ
グラム23〜25を構成する命令を次々に実行し、全<
VMそのものが動作しているように見える。
このような闘の動作において、機械チェックの処理に関
してもRMと同様な処理が行われる必要がある。第1図
に例示した機械チェック制御回路において、割込許可手
段v2、S3、の設定はVM割込処理プログラム25で
行われる。しかし、機械チェックに関しては他の割込と
異なり、VMとRMが共通の割込原因を対象にし、且つ
全く独立に動作するため、問題が発生する場合がある。
例えば、VM割込処理プログラム25が機械チェック割
込の割込許可を設定していない時、罪プログラムが走行
して機械チェックが発生すると、5Mプログラムは通常
割込許可を設定しているため割込が発生する。本来闘で
は動作停止が発生しなくてはならぬ局面で、RMは割込
処理プログラムを実行する。即ち、闘とRMが相反する
動作をする、或いはVMが動作中にRMの動作が表面に
見える場合であって、これはけとしては不完全な動作で
ある。このような現象はVM割込処理プログラム25が
エラー処理を実行中、或いは、闘がプログラムをロード
中で未だ闘割込処理領域25がロードされていない時点
、即ちIPLの動作中の特定の時点に発生することがあ
る。
〔発明が解決しようとする問題点〕
以上説明したようにVMプログラムを走行させ、IPL
実行中、或いは割込処理プログラム25がエラー処理を
実行中等においてつ、VMプログラムと5Mプログラム
(これは本来RMプログラムである)が機械チェック割
込に対して異なる割込許可を指定していることがあり、
このような時機械チェックが発生すると、VMとRMが
相反する動作をしたり、VMプログラムが実行すべき処
理と異なる処理を訃が実行したりする現象が見られるた
め、これを防止する手段が要求されていた。
〔問題点を解決するための手段〕
以上の問題点の解決のために本発明においては第1図に
その原理を示す機械チェ・ツク制御方式を使用した。
第1図において、プログラムにより制御される制御回路
よりの状態設定入力信号は、状態表示手段1に、ν門プ
ログラムの走行状態11、または、針プログラムの走行
状態12を設定し、また、プログラムにより制御される
制御回路よりの割込許可設定入力信号は、V?fプログ
ラム走行状態における機械チェック割込許可手段V2、
およびSMプログラム走行状態における機械チェック割
込許可手段S3を設定する。
条件判定手段4は4人力の論理積回路で、罪プログラム
の走行状態12において、賭プログラムに対する機械チ
ェック割込許可手段■2が割込禁止状態13であり、且
つ、5Mプログラムに対する機械チェック割込許可手段
S3が割込許可状態14である時、機械チェック6が発
生すると電算機の制御回路に対して停止指令7を発生し
、同時に特定状態表示手段5に状態を表示する。
〔作用〕
闘プログラムが機械チェック割込を禁止し、3Mプログ
ラムが機械チェック割込を許可している状態で、罪プロ
グラムが走行中に機械チェックが発生すると、条件判定
手段4は停止指令7を発生して、VMが機械チェックを
禁止している条件と矛盾しないよう、電算機を停止する
機能を演する。
〔実施例〕
第1図に本発明による機械チェック制御方式の実施例を
示す。第2図に示すVMOSプログラム23、またはO
Sプログラム22によって制御される制御回路よりの状
態設定入力、割込許可設定入力は、通常そのプログラム
が走行を開始する時点でプログラム状態語(PSW)の
一部に指定されている状態指定ビット、割込マスク指定
ビットの内容がここより入力することによって設定され
るものである。
状態表示手段1は通常レジスタであり、その出力11.
12は状態表示出力として処理回路内の各所に送られ制
御の信号として使用される。割込許可手段2.3も通常
レジスタであり、2〜5レベル程度ある割込の優先度に
応じて各優先度毎に設定され、設定された優先度の割込
を許可する機能を持ち、プログラムの走行中、割込は全
ての優先度の割込を許可するように設定する。本図にお
いては説明の都合上、機械チェック割込許可手段のみを
示しである。
本発明の骨子である条件判定手段4は4人力の論理積回
路であるが、プログラムを用いて判定してもよい。ここ
でVMプログラムが走行する時は前述のように、状態表
示手段1は信号11が”1”、即ち”V?I状態”が設
定され、Vl’lプログラムにより指定される機械チェ
ック割込許可手段v2は通常、割込許可状態、即ち信号
13が”0”に設定されている(信号13は割込禁止信
号であるため)。また、針プログラムが走行する時は状
態表示手段1は信号12が1#、即ち”SM状態”が設
定され、3Mプログラムにより指定される機械チェック
割込許可手段S3も通常、割込許可状態、即ち信号14
が”1”に設定されている。
通常状態においては条件判定手段4の入力の全部が同時
に”1”になる状態は発生しないことは容易に理解でき
る。この回路の入力すべてが同時に”1”を示す状態は
、3Mプログラムが走行中で、信号13.14が”■”
、即ちVMプログラムに対する機械チェック割込は許可
されず、3Mプログラムに対する機械チェック割込は許
可されている状態で、且つ1機械チェック信号6がml
”を示す時である。
この状態が発生すると条件判定手段4の出力は”1”を
示して、電算機の停止指令7が発信され、同時に特定状
態表示手段5に特定状態の発生を示す信号を記入し、電
算機は停止する。この表示手段はレジスタであっても、
記憶装置の一部であっても良い。
このようにして、VMプログラムに対する割込許可設定
と矛盾することなく電算機の停止が行われる。ここで特
定状態表示手段5の内容は障害復旧する際、障害内容を
調査するのに使用される。
〔発明の効果〕
本発明の方式を使用することにより、VMプログラムを
3Mプログラムによりシミュレートしながら走行する時
、各々の機械チェックに対しての割込許可設定が矛盾す
ることなく動作することを可能とした。
【図面の簡単な説明】
第1図は本発明による機械チェック制御方式、第4図は
従来例による機械チェック制御回路を示す。 第1図において、 1は状態表示手段、 2は割込許可手段■、 3は割込許可手段S1 4は条件判定手段、 5は特定状態表示手段、 第2.3図において 20は仮想計算機における記憶領域、 30は一般電算機における記憶領域を示す。 代理人 弁理士 井 桁 貞 − 第4凶

Claims (1)

  1. 【特許請求の範囲】 仮想計算機として動作する第1のプログラム、および該
    第1のプログラムを構成する複数の命令をシミュレート
    する第2のプログラムを蓄積して動作し、 該第1のプログラムが動作中であることを示す第1状態
    (11)、該第2のプログラムが動作中であることを示
    す第2状態(12)を表示する状態表示手段(1)と、 該第1、状態(11)において発生した機械チェックに
    よる割込を許可する状態を設定する第1の割込許可手段
    (2)と、 該第2状態(12)において発生した機械チェックによ
    る割込を許可する状態を設定する第2の割込許可手段(
    3)を具備する電子計算機において、該第2状態(12
    )において、該第2の割込許可手段(3)は常時割込許
    可状態(14)に設定され、該第2状態(12)におい
    て、障害発生に起因する機械チェック信号(6)の発生
    に際して、該第1の割込許可手段(2)に割込禁止状態
    (13)が設定されていることを条件判定手段(4)に
    より判定し、上記状態が該条件判定手段(4)により判
    定された場合は該電子計算機の制御回路に対して停止指
    令(7)を発信し、 且つ、特定状態表示手段(5)に機械チェック発生状態
    の表示を設定することを特徴とする仮想計算機における
    機械チェック制御方式。
JP61304507A 1986-12-19 1986-12-19 仮想計算機における機械チエツク制御方式 Pending JPS63156249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61304507A JPS63156249A (ja) 1986-12-19 1986-12-19 仮想計算機における機械チエツク制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61304507A JPS63156249A (ja) 1986-12-19 1986-12-19 仮想計算機における機械チエツク制御方式

Publications (1)

Publication Number Publication Date
JPS63156249A true JPS63156249A (ja) 1988-06-29

Family

ID=17933868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61304507A Pending JPS63156249A (ja) 1986-12-19 1986-12-19 仮想計算機における機械チエツク制御方式

Country Status (1)

Country Link
JP (1) JPS63156249A (ja)

Similar Documents

Publication Publication Date Title
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JPH0430053B2 (ja)
JPH04306735A (ja) 非同期割込み禁止機構
JPS61182160A (ja) デ−タ処理装置
JPS63279328A (ja) 仮想計算機システムのゲスト実行制御方式
JPS63156249A (ja) 仮想計算機における機械チエツク制御方式
JPS6049352B2 (ja) デ−タ処理装置
KR890002759A (ko) 데이타요소의 수정장치 및 그 방법
JPS61184643A (ja) 仮想計算機の起動制御方式
JPH0646380B2 (ja) 情報処理装置
JPS6376028A (ja) 仮想計算機システムにおける命令ステツプ実行制御方式
JP3127737B2 (ja) ディジタル信号処理装置
JPS6011935A (ja) 動作モ−ド表示装置
JPS62125437A (ja) 付加プロセツサの制御方法
JPS6136850A (ja) 入出力割込通知方式
JPS62221736A (ja) 仮想計算機システムの制御方法
JP2718028B2 (ja) プログラム・テスト・フアイルのアクセス方法
JPS61101865A (ja) マルチマイクロプロセツサシステム
JPH02284253A (ja) データ転送装置
JPH0336633A (ja) 仮想計算機の割り込み直接実行方式
JPH0391055A (ja) ハードウエアロックのセット方法、ハードウエアロック制御装置、ハードウエアロックの検出方法と装置
JPH03182945A (ja) 主記憶内データ転送方式
JPS61184644A (ja) 仮想計算機システム制御方式
JPH0229848A (ja) システム制御装置
JPH02183342A (ja) 割込み制御装置