JPH0223060A - チョッパ変換器のゲート信号発生回路 - Google Patents

チョッパ変換器のゲート信号発生回路

Info

Publication number
JPH0223060A
JPH0223060A JP17100088A JP17100088A JPH0223060A JP H0223060 A JPH0223060 A JP H0223060A JP 17100088 A JP17100088 A JP 17100088A JP 17100088 A JP17100088 A JP 17100088A JP H0223060 A JPH0223060 A JP H0223060A
Authority
JP
Japan
Prior art keywords
gate signal
circuit
signal
timer
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17100088A
Other languages
English (en)
Inventor
Satoru Ozaki
覚 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP17100088A priority Critical patent/JPH0223060A/ja
Publication of JPH0223060A publication Critical patent/JPH0223060A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、印加されるゲート信号のオン、オフにより、
直流電流をオン、オフする半導体直流スイッチから成る
チョッパ変換器(以下、チョッパ方式による半導体電力
変換器ということがある)に対して、前記ゲート信号を
作成して供給するゲート信号発生回路に関するものであ
る。
〔従来の技術〕
チョッパ方式による半導体電力変換装置の制御方法とし
て、半導体直流スイッチのスイッチング損失を制限する
目的で単位時間当りのスイッチ回数を制限することが行
われる。すなわち半導体直流スイッチのオン・オフ動作
の動作周波数(制御周期)を一定に制御し、その一定の
制御周期内における該スイッチのオン期間(通流期間又
はデユーティなどと云う)のみを操作して通流率を制御
する方法がある。
第5図は、かかる通流率制御を行う従来のチョッパ変換
器のゲート信号発生回路を示すブロック図である。同図
において、1はゲート信号発生用タイマ、2は制御周期
発生用タイマ、3はチョッパ変換器を構成する半導体直
流スイッチ、である。
第6図は第5図に示す回路の動作タイミングチャートで
ある。取敢えず第6図(a)を参照して第5図に示すゲ
ート信号発生回路の動作概要を説明する。
半導体直流スイッチ3は、ゲート信号発生用タイマ1か
らゲート信号Gを供給され、それがオンである期間導通
(オン)して直流を通し、オフである期間は直流を遮断
する。制御用1す1発生用タイマ2は、周波数fの基準
クロックFをカウントして一定周期の基準信号POを出
力する。基準信号POは、一定の制御周期Toでもって
繰り返し発生する。
他方、ゲート信号発生用タイマ1は、書き込み信号Wに
より通流率データNを設定されると、それに従った通流
期間Twだけオンとなるゲート信号を、前記基準信号P
Oに同期して出力する。第6図f’a)において、通流
期間はTwで示され、通流率データNは、基準信号PO
の周期TOに対する通流期間Twの比率である。
〔発明が解決しようとする課題〕
以下、第5図、第6図を参照して従来のチリ・ンパ変換
器のゲート信号発生回路における問題点を説明する。
第5図において、制御周期発生用タイマ2は周波数「の
基準クロックFをカウントし、NO=TO/fだけカウ
ントするたびごとに、従って定周期TOで基準パルスP
O(以下、トリガパルスと云うこともある)を出力する
ことはすでに述べた通りである。ここでTOは前述のよ
うに半導体直流スイッチ3のスイッチング損失を制限す
る目的で設けられた制御周期である。
す・トリガブルのゲート信号発生用タイマ1は、トリガ
パルスPOに同期して基準クロックFのカウントを開始
してN−Tw/fだけカウントする間だけ、ゲート信号
Gを出力して、半導体直流スイッチ3へ供給する。従っ
て、タイマ1への通流率設定値Nによって、 N<Noのとき通流率(デユーティ)αがα=N/No
−Tw/Toのチョッパ制御が行われ、N≧NOのとき
全導通制御が行われ、 N=Oのとき停止となる。
しかしながら、タイマ1に新たな通流率データNを設定
して通流率を変えようと思っても、通流率データNを設
定した時点から制御周期を規定する次のトリガパルスP
Oが到来するまでは、タイマ1は新たな通流率データN
に基づくカウント動作を開始しないから、第6図(b)
に示すように、それまでの連続的な停止状態(ゲート信
号Gがオフの状態)からチョッパ制御に移行する場合で
も、通流率データNをタイマ1に設定した時点(書込み
信号Wの発生時点)から実際にチョッパ動作を開始する
までに無駄時間Tdが発生し、これは最大ではToに等
しい期間となる。
同様に第6図(C)に示すように、オン状態のゲート信
号Gを連続して出力し続ける全導通状態からチョッパ制
御に移行する場合でも、通流率データNをタイマ1に設
定した時点(8込み信号Wの発生時点)から実際にチョ
ッパ動作を開始するまでに無駄時間Tdが発生し、これ
は最大ではTOに等しい期間となる。
ここで制御周期TOを設ける本来の目的は、半導体直流
スイッチ3の単位時間当りのスイッチング回数(周期)
を制限してスイッチングI員失を軽減することであるが
、この場合(第6図(b)と(c)の場合)は、停止ま
たは全導通という静的な動作状態(スイッチング損失の
発生していない動作状態)からチョッパ動作に移行する
わけで、移行に当って、あえて無駄時間Tdを設けなけ
ればスイッチング損失が過大になる等の理由は存しない
から、このTdは迅速な制御の妨げになるという意味で
、むしろ制御上有害な無駄時間となっていた。
本発明の目的は、停止または全導通という静的な動作状
態(ゲート信号がずっとオフになりっばなし或いはオン
になりっばなしという状態で、オン、オフのスイッチン
グが行われないからスイッチング損失も発生しないとい
う状態)からチョッパ動作(オン、オフのスイッチング
が行われる状mりへ移行する際に、従来技術で見られた
ような無駄時間Tdが生じることなく、直ちに移行する
ことを可能にするようなゲート信号を発生するチョッパ
変換器のゲート信号発生回路を提供することにある。
〔課題を解決するための手段〕
上記目的達成のため本発明では、チョッパ変換器のゲー
ト信号発生回路において、ゲート信号をオンに転じる基
準点となる基準信号を一定周期で発生する定周期基準信
号発生回路(制御周期発生用タイマ)と、前記一定周期
の1周期内でゲートをオン状態に維持する期間(これを
通流期間という)の割合である通流率データを設定され
てその通流期間だけ前記基準点からゲート信号をオン状
態にして供給するゲート信号オン回路(ゲート信号発生
用タイマ)と、該ゲート信号オン回路から供給されるゲ
ート信号が少なくとも成る一定期間オンからオフへ、或
いはオフからオンへ変化せず、定常状態にあることを検
出する定常状態検出回路と、定常状態が検出されている
状態のもとで前記ゲート信号オン回路に新たな通流率デ
ータが設定された場合、その定常状態と通流率データ設
定が重なったことを検出する重なり検出回路と、を具備
した。
〔作用〕
前記型なり検出回路は、定常状態と通流率データ設定が
重なったことを検出すると、直ちに前記ゲート信号オン
回路をして、該通流率データにより指定された通流期間
だけオン状態になった第1回目のゲート信号を供給させ
ると共に、前記定周期基準信号発生回路をもそれと同期
させて直ちに起動させ、第2回目以降は該定周期基準信
号発生回路から発生する基準信号を基準点として前記通
流期間だけオン状態となるゲート信号を供給せしめる。
〔実施例〕
第1図は本発明の一実施例を示すブロック図である。同
図において、第5図におけるのと同じものには同じ符号
を付しである。そのほか、4は微分回路、5は定常状態
検出用タイマ、6は論理積回路(アンド回路)、7は論
理和回路(オア回路)、である。回路部分Mは、定常状
態検出用タイマ5と微分回路4を含む回路部分で、ゲー
ト信号Gが定常状態(ずっとオフになりっばなし或いは
オンになりっばなしという状態で、オン、オフのスイッ
チングが行われていない静的状態)にあるとき、そのこ
とを検出する回路部分である。
動作概要を説明する。微分回路4はゲート信号Gを取り
込みその微分信号Gxを出力するが、ゲート信号が定常
状態にあれば微分信号Gxは常に零である。定常状態検
出用タイマ5は、基準クロックFをカウントして成る一
定周期を計測したら論理1を出力するタイマであるが、
その一定周期内に微分回路4から微分信号Gxが入力さ
れている限り、す・トリガされて常に論理0の信号をE
として出力するが、微分信号Gxが零であれば、トリガ
されないので常に論理1の信号をEとして出力する。
Eが論理1(ゲート信号Gが定常状態)であるとき、書
き込み信号Wが発生してゲート信号発生用タイマ1に通
流率データNが設定されると、論理積回路6が出力P2
を発生し、論理和回路7を介し出力POとしてゲート信
号発生用タイマ1を駆動して、その設定された通流率デ
ータNに従った通流期間を持つゲート信号Gを第1回目
として出力させると共に、出力P2は制御周期発生用タ
イマ2にも印加されて該タイマ2から基準信号P1を制
御周期で発生させる。従って第2回目からは、基準信号
Piが論理和回路7を介し出力P0としてゲート信号発
生用タイマ1を駆動して通流率データNに従った還流期
間を持つゲート信号Gを出力させる。
以上が動作概要であるが、第1図に示した実施例の動作
タイミングチャートである第2図をも併せ参照して以下
、更に正確な動作説明を行う。
第1図において、制御周期発生用タイマ2は、周波数r
の基本クロックFをカウントして、N。
だけカウントするごとに基準信号としてのトリガパルス
P1を出力する。
ココテ、No =TO/f、(To  :半導体直流ス
イッチ3の制御周期)である。所定の通流期間だけオン
となるゲート信号出力用のり・トリガブル・タイマであ
るゲート信号発生用タイマ1は、論理和回路7の出力パ
ルスPOに同期して、周波数fの基本クロックFにより
、書込み信号Wで書込まれた通流率設定データN(=T
w/f)を初期値とするダウンカウント動作を開始し、
カウント終了までの間、スイッチ3へのゲート信号Gを
出力する。ここで、N=a ・No−Tw/f、(α:
基本の制御周期における通流率)である。微分回路4は
、タイマ1の出力であるゲート信号GのHigh(オン
)→Low (オフ)またはLOW(オフ)→High
 (オン)の変化に同期して微分パルスGxを出力する
す・トリガブル・タイマである定常状態検出用タイマ5
は、微分パルスGxをトリガとして周波数fの基準クロ
ックFを計数してNOだけ計数する間、イネーブル信号
Eの出力を禁止する(イネーブル信号EをLowレベル
に保つ)。論理積回路6は、タイマ1への通流率データ
設定用の占込み信号Wとイネーブル信号Eとの論理積を
とって、その結果P2を、タイマ2へのリセット・スタ
ート信号として出力するとともに、論理和回路7へも供
給する。論理和回路7は、論理積回路6の出力信号P2
及びタイマ2の出力信号P1の論理和回路POを出力す
る。
この結果、通常のチゴッパ動作状態では第2図(a)に
示すように、タイマ5はゲート信号Gによって制御周期
70間に2回トリガされてイネーブル信号Eは出力を禁
止され続けてLow (オフ)レベルを保ち続けるため
、タイマ2は書込み信号Wによってリセット・スタート
されることなく、カウント動作を継続して、制御周期T
OごとにトリガパルスP1を出力する。従って、ゲート
信号発生用タイマ1は、制御周期Toごとにカウント動
作を開始して、通流率設定データN (=Tw/f)を
計数する間、スイッチ3へのゲート信号Gを出力する。
ゲート信号Gが連続した停止状態では、第2図(b)に
示すように、ゲート信号Gに変化がないため、タイマ5
はトリガされることなく、その出力信号Eは出力され続
け(Hi g hレベルを保ち続け)、この状態でタイ
マ1へ通流率データ設定用の書込み信号Wが与えられる
と、論理積回路6は書込み信号Wと等価のトリガ信号P
2を出力する。このため、タイマ1は論理和回路7の出
力信号POによりトリガされて設定されたデータN(−
Tw/f)による新たな計数を開始し、計数に要する間
ゲート信号Gを出力する。また同時にタイマ2もその計
数値をトリガ信号P2でリセット・スタートされてNO
の新たな計数を開始し、この時点を制御周期の新たな起
点として周期TOの発生をするようになる。
ゲート信号Gが全導通状態では、第2図(c)に示すよ
うに、ゲート信号Gに変化がないためタイマ5はトリガ
されることなく、その出力信号Eは出力され(Hi g
 hレベルを保ち)続け、この状態でタイマ1への書込
み信号Wが与えられると、論理積回路6は書込み信号W
と等価のトリガ信号P2を出力する。このため、タイマ
1は論理和回路7の出力信号POによりトリガされて設
定されたデータN(=Tw/f)による新たな計数を開
始し、計数に要する間ゲート信号Gを出力する。
また同時にタイマ2もその計数値をトリガ信号P2でリ
セット・スタートされて、Noの新たな計数を開始し、
この時点を制御周期の新たな起点として周期TOの発生
をするようになる。
第3図は本発明の別の実施例(実施例2)を示すブロッ
ク図である。本実施例が第1図に示した実施例1と相違
する点は、ゲート信号Gが定常状態にあるとき、そのこ
とを検出する回路部分Mが別の構成を採っていて、フリ
ップフロップ8〜11と、論理積回路12.13と、論
理和回路14により構成されている点である。その他は
第1図に示した実施例1と変わるところがない。
第4図は第3図に示した実施例2の動作タイミングチャ
ートである。
以下、第4図も参照しながら第3図における回路部分M
の動作を説明する。
フリップ・フロップ8はトリガ信号POでトリガ信号P
O人力直後のゲート信号Gのレベルを取り込んで保つ。
フリップ・フロップ9はトリガ信号POでトリガ信号P
O人力直前のゲート信号Gのレベルを取り込んで保つ。
フリップ・フロップ10及び11はトリガ信号POでそ
れぞれフリップ・フロップ8及び9の出力信号をラッチ
する。
論理積回路12は、フリップ・フロップ8及びlOの出
力の負論理の論理積P3を出力する。論理積回路13は
フリップ・フロップ9及び11の出力の正論理の論理積
P4を出力する。論理和回路14は、論理積回路12及
び13の出力信号P3及びP4の論理和をイネーブル信
号Eとして出力する。
連続した停止状態では第4図(b)に示すように、トリ
ガ信号POの入力直後におけるゲート信号Gは連続して
Lowレベルとなっており、フリップ・フロップ8及び
10の出力信号はともにLowレベルでその結果、負論
理の論理積回路12の出力信号P3はHighレベルと
なり、イネーブル信号EもHighレベルとなる。従っ
て、この状態で書込み信号Wが与えられると実施例1の
場合と同様にこのときの書込み信号Wに同期してトリガ
信号POが発生して無駄時間なしでチョッパ動作を開始
するとともにタイマ2はそれを基本制御周期の新たな起
点として周期TOを発生するようになる。
同様に、全導通状態では第4図(C)に示すように、ゲ
ート信号Gのレベルは連続してHighレベルにあるた
めに、トリガ信号POの入力直前のケート信号GもHi
ghレベルにあり、フリップ・フロップ9及び11の出
力信号はともにHighレベルで、その結果、正論理の
論理積回路13の出力信号P4もHi ghレベルとな
り、イネーブル信号EもHighレベルとなる。従って
、この状態で占込み信号Wが与えられると、実施例1の
場合と同様にこのときの書込み信号W6に同期してトリ
ガ信号POが発生して、無駄時間なしでチョッパ動作を
開始するとともに、タイマ2はそれを制御周期の新たな
起点として周期Toを発生するようになる。
〔発明の効果〕
本発明によれば、通常のチョッパ動作では、従来通りの
制御周期に基づいて、その導通期間を制御しつつ、連続
したオフ状態または連続したオン(全導通)状態では、
そうした定常状態であることを判別して、直ちにチョッ
パ動作を開始するとともに、前記の゛制御周期を規定す
る回路の動作タイミングを修正してチョッパ動作の開始
点を制御周期の新たな起点となるようにすることにより
、制御周期に起因する無駄時間の発生を防止することが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図、第2図は
その動作タイミングチャート、第3図は本発明の別の実
施例を示すブロック図、第4図はその動作タイミングチ
ャート、第5図はチョッパ変換器のゲート信号発生回路
の従来例を示すブロック図、第6図はその動作タイミン
グチャート、である。 符号の説明 1・・・ゲート信号発生用タイマ、2・・・制御周期発
生用タイマ、3・・・半導体直流スイッチ、4・・・微
分回路、5・・・定常状態検出用タイマ、8〜11・・
・フリップフロップ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎   清 第 第 図 図 第 図(a) 第 図(b) 第 図(a) 弔 図(b) 第 図(C) 第 図 m− 弔 図(a) 第 図(b) 第 図(C)

Claims (1)

    【特許請求の範囲】
  1. 1)印加されるゲート信号のオン、オフにより、直流電
    流をオン、オフする半導体直流スイッチから成るチョッ
    パ変換器に対して、前記ゲート信号を作成して供給する
    ゲート信号発生回路において、ゲート信号をオンに転じ
    る基準点となる基準信号を一定周期で発生する定周期基
    準信号発生回路と、前記一定周期の1周期内でゲートを
    オン状態に維持する期間(これを通流期間という)の割
    合である通流率データを設定されてその通流期間だけ前
    記基準点からゲート信号をオン状態にして供給するゲー
    ト信号オン回路と、該ゲート信号オン回路から供給され
    るゲート信号が少なくとも或る一定期間オンからオフへ
    、或いはオフからオンへ変化せず、定常状態にあること
    を検出する定常状態検出回路と、定常状態が検出されて
    いる状態のもとで前記ゲート信号オン回路に新たな通流
    率データが設定された場合、その定常状態と通流率デー
    タ設定が重なったことを検出して直ちに前記ゲート信号
    オン回路をして、その通流期間だけオン状態になった第
    1回目のゲート信号を供給させると共に、前記定周期基
    準信号発生回路をも直ちに起動させて、第2回目以降は
    該定周期基準信号発生回路から発生する基準信号を基準
    点として通流期間だけオン状態となるゲート信号を供給
    せしめる重なり検出回路と、を具備したことを特徴とす
    るチョッパ変換器のゲート信号発生回路。
JP17100088A 1988-07-11 1988-07-11 チョッパ変換器のゲート信号発生回路 Pending JPH0223060A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17100088A JPH0223060A (ja) 1988-07-11 1988-07-11 チョッパ変換器のゲート信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17100088A JPH0223060A (ja) 1988-07-11 1988-07-11 チョッパ変換器のゲート信号発生回路

Publications (1)

Publication Number Publication Date
JPH0223060A true JPH0223060A (ja) 1990-01-25

Family

ID=15915252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17100088A Pending JPH0223060A (ja) 1988-07-11 1988-07-11 チョッパ変換器のゲート信号発生回路

Country Status (1)

Country Link
JP (1) JPH0223060A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424048B1 (ko) * 2008-03-21 2014-07-28 볼보 컨스트럭션 이큅먼트 에이비 회동가능한 발판이 구비된 굴삭기용 운전실캡

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101424048B1 (ko) * 2008-03-21 2014-07-28 볼보 컨스트럭션 이큅먼트 에이비 회동가능한 발판이 구비된 굴삭기용 운전실캡

Similar Documents

Publication Publication Date Title
JPH05259848A (ja) クロック発生装置
US5623234A (en) Clock system
US4238691A (en) Phase control arrangement to limit output signal transients during power source substitution in an uninterruptible power supply
JPH0519914A (ja) 半導体装置の内部降圧回路
US5625311A (en) System clock generating circuit having a power saving mode capable of maintaining a satisfactory processing speed
JPH08166834A (ja) クロック発生回路及びマイクロコンピュータ
JPH0223060A (ja) チョッパ変換器のゲート信号発生回路
US3755694A (en) Monostable/astable multivibrator
JP2000137699A (ja) マイクロコンピュータ
JP2523865B2 (ja) インバ―タ型溶接機
JPS62119623A (ja) リセツト信号発生回路
JPS60251418A (ja) 演算装置の動作周波数切り換え制御回路
JPH0573176A (ja) リセツト回路
JP2680036B2 (ja) 放電加工用電源装置
SU628463A1 (ru) Устройство дл программного управлени
JPH05289786A (ja) 情報処理装置
JP3618301B2 (ja) パルススワロ方式pll回路
JPS5817351B2 (ja) 機関点火制御装置
JP2794441B2 (ja) Pwm制御装置
JPH02153653A (ja) 低消費電力モード制御回路
JPS62105217A (ja) 信号発生回路
JPH025133A (ja) 動作速度可変形コンピュータシステム
JPS60111180A (ja) タイマ回路
JPH08130454A (ja) サイリスタゲートトリガパルス回路
JPH0467215A (ja) システムクロック出力回路