JP2523865B2 - インバ―タ型溶接機 - Google Patents
インバ―タ型溶接機Info
- Publication number
- JP2523865B2 JP2523865B2 JP1090128A JP9012889A JP2523865B2 JP 2523865 B2 JP2523865 B2 JP 2523865B2 JP 1090128 A JP1090128 A JP 1090128A JP 9012889 A JP9012889 A JP 9012889A JP 2523865 B2 JP2523865 B2 JP 2523865B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- phase
- positive
- reverse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
- Arc Welding Control (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はインバータ型溶接機に関するものである。
従来の技術 従来のインバータ型溶接機は、溶接出力指令信号の値
に応じて作られる正相導通期間信号と逆相導通期間信号
とが、溶接出力制御信号に非同期に出力を行い、インバ
ータ構成された溶接出力制御素子を、正相・逆相のいず
れからも動作を行なわせ、正相・逆相のいずれでも動作
を終了させていた。
に応じて作られる正相導通期間信号と逆相導通期間信号
とが、溶接出力制御信号に非同期に出力を行い、インバ
ータ構成された溶接出力制御素子を、正相・逆相のいず
れからも動作を行なわせ、正相・逆相のいずれでも動作
を終了させていた。
発明が解決しようとする課題 従来のインバータ型溶接機は前述の如く、溶接出力制
御信号により、正相・逆相の区別なく溶接出力制御素子
駆動信号出力を行なっていたため、正相で動作を始め、
正相で動作を終了したり、逆相で始め逆相で終了したり
したため、動作終了後も主変圧器が磁化された状態（偏
磁）となり、最悪の場合には溶接出力制御素子の破壊を
もたらした。
御信号により、正相・逆相の区別なく溶接出力制御素子
駆動信号出力を行なっていたため、正相で動作を始め、
正相で動作を終了したり、逆相で始め逆相で終了したり
したため、動作終了後も主変圧器が磁化された状態（偏
磁）となり、最悪の場合には溶接出力制御素子の破壊を
もたらした。
課題を解決するための手段 本発明は前記課題の解決のため、アナログ信号である
溶接出力指令信号の値に応じて正相導通期間信号と逆相
導通期間信号とを別個に出力すると共に正相・逆相の反
転時に最小期間の出力禁止期間であることを示す禁止期
間信号の出力を具備したPWM制御素子と、 前記PWM制御素子の禁止期間信号をクロック入力とし
前記PWM制御素子の正相導通期間信号が逆相導通期間信
号かのいずれかをクリア入力とし、正出力信号と逆出力
信号を出力すると共に逆出力信号はデータ入力に接続さ
れたクリア端子付のＤ型の第１のフリップフロップ素子
と、 前記第１のフリップフロップ素子の正または逆出力信
号をクロック入力とし、溶接出力の出力または停止を指
令する溶接出力制御信号をデータ入力とするＤ型の第２
のフリップフロップ素子とで構成され、 前記PWM制御素子の正相導通期間信号は前記第２のフ
リップフロップ素子の出力信号と論理積演算された後に
インバータ構成された溶接出力制御素子の内の正相素子
群に、 前記PWM制御素子の逆相導通期間信号は前記第２のフ
リップフロップ素子の出力信号と論理積演算された後に
インバータ構成された溶接出力制御素子の内の逆相素子
群に供給される手段を有するものである。
溶接出力指令信号の値に応じて正相導通期間信号と逆相
導通期間信号とを別個に出力すると共に正相・逆相の反
転時に最小期間の出力禁止期間であることを示す禁止期
間信号の出力を具備したPWM制御素子と、 前記PWM制御素子の禁止期間信号をクロック入力とし
前記PWM制御素子の正相導通期間信号が逆相導通期間信
号かのいずれかをクリア入力とし、正出力信号と逆出力
信号を出力すると共に逆出力信号はデータ入力に接続さ
れたクリア端子付のＤ型の第１のフリップフロップ素子
と、 前記第１のフリップフロップ素子の正または逆出力信
号をクロック入力とし、溶接出力の出力または停止を指
令する溶接出力制御信号をデータ入力とするＤ型の第２
のフリップフロップ素子とで構成され、 前記PWM制御素子の正相導通期間信号は前記第２のフ
リップフロップ素子の出力信号と論理積演算された後に
インバータ構成された溶接出力制御素子の内の正相素子
群に、 前記PWM制御素子の逆相導通期間信号は前記第２のフ
リップフロップ素子の出力信号と論理積演算された後に
インバータ構成された溶接出力制御素子の内の逆相素子
群に供給される手段を有するものである。
作用 上記構成により、溶接出力制御信号が出力指令となる
と、回路構成により決まる正相・逆相のいずれか一方の
溶接出力制御素子群に最初の駆動信号を供給し、その
後、正相・逆相を繰り返し出力を行い、溶接出力制御信
号が停止指令となると、最初に出力した相とは反対の
相、すなわち正相より出力を始めている時は逆相で、逆
相より出力を始めている時は正相にて出力を停止する作
用をおこなう。
と、回路構成により決まる正相・逆相のいずれか一方の
溶接出力制御素子群に最初の駆動信号を供給し、その
後、正相・逆相を繰り返し出力を行い、溶接出力制御信
号が停止指令となると、最初に出力した相とは反対の
相、すなわち正相より出力を始めている時は逆相で、逆
相より出力を始めている時は正相にて出力を停止する作
用をおこなう。
実 施 例 以下、本発明の実施例について添付図面を参照して説
明する。
明する。
第１図において、１はアーク溶接機の入力端子、２は
整流平滑回路部、3a及び3bは正相溶接出力制御素子群、
4a及び4bは逆相溶接出力制御素子群、５は主変圧器部、
６は整流素子、７はリアクトル、８は出力端子、９は通
電用コンタクトチップ、10は電極、11は母材、12はアー
ク出力、13は逆相溶接出力制御素子駆動回路部、14は正
相溶接出力制御素子駆動回路部、15は溶接出力制御スイ
ッチ、16は溶接出力指令器、17はPWM制御素子、18は第
１のフリップフロップ素子、19は第２のフリップフロッ
プ素子、20a及び20bは論理積素子である。
整流平滑回路部、3a及び3bは正相溶接出力制御素子群、
4a及び4bは逆相溶接出力制御素子群、５は主変圧器部、
６は整流素子、７はリアクトル、８は出力端子、９は通
電用コンタクトチップ、10は電極、11は母材、12はアー
ク出力、13は逆相溶接出力制御素子駆動回路部、14は正
相溶接出力制御素子駆動回路部、15は溶接出力制御スイ
ッチ、16は溶接出力指令器、17はPWM制御素子、18は第
１のフリップフロップ素子、19は第２のフリップフロッ
プ素子、20a及び20bは論理積素子である。
溶接出力制御スイッチ15は溶接出力制御信号VTSを出
力する。溶接出力指令器16は溶接出力指令信号VAINを出
力する。PWM制御素子17は正相導通期間信号VC2の逆相導
通期間信号VC1と禁止期間信号VDPを出力する。第１のフ
リップフロップ素子18は正出力信号VQ1と逆出力信号Ｖ
▲▼を出力する。第２のフリップフロップ素子19は
正出力信号VQ2を出力する。論理積素子20aは逆相溶接出
力制御信号VQLを出力し、同20bは正相溶接出力制御信号
VQRを出力する。
力する。溶接出力指令器16は溶接出力指令信号VAINを出
力する。PWM制御素子17は正相導通期間信号VC2の逆相導
通期間信号VC1と禁止期間信号VDPを出力する。第１のフ
リップフロップ素子18は正出力信号VQ1と逆出力信号Ｖ
▲▼を出力する。第２のフリップフロップ素子19は
正出力信号VQ2を出力する。論理積素子20aは逆相溶接出
力制御信号VQLを出力し、同20bは正相溶接出力制御信号
VQRを出力する。
第２図は第１図の各信号、各出力の時間的な推移を示
すタイムチャートで、第２図の各波形の見出しの記号は
第１図中に記載されている同記号の信号、出力に対応す
る。
すタイムチャートで、第２図の各波形の見出しの記号は
第１図中に記載されている同記号の信号、出力に対応す
る。
禁止期間信号VDPは、PWM制御素子17によって作られ、
正相導通期間信号VC2と逆相導通期間信号VC1の反転時に
最小期間の出力禁止期間TDPを一定の周期で繰り返し出
力されるものである。正相導通期間信号VC2は、禁止期
間信号VDPがＨレベルからＬレベルに転じる時ｔ50〜58
を時間起点として、溶接出力指令信号HAINに応じた期間
TC2にＨレベルとなり、逆相導通期間信号VC1は禁止期間
信号VDPがＨレベルからＬレベルに転じる時ｔ60〜68を
時間起点として、前記期間TC2と同期間TC1にＨレベルと
なる。
正相導通期間信号VC2と逆相導通期間信号VC1の反転時に
最小期間の出力禁止期間TDPを一定の周期で繰り返し出
力されるものである。正相導通期間信号VC2は、禁止期
間信号VDPがＨレベルからＬレベルに転じる時ｔ50〜58
を時間起点として、溶接出力指令信号HAINに応じた期間
TC2にＨレベルとなり、逆相導通期間信号VC1は禁止期間
信号VDPがＨレベルからＬレベルに転じる時ｔ60〜68を
時間起点として、前記期間TC2と同期間TC1にＨレベルと
なる。
第１のフリップフロップ素子18は第３図ａの真理値を
示す図によって動作をおこない、正出力信号VQ1は、ク
リア端子CL1がＬレベル、すなわち逆相導通期間信号VC1
がＬレベルとなり、データ入力端子D1がＨレベルすなわ
ち逆出力信号Ｖ▲▼がＨレベルであった時に、クロ
ック入力端子CP1がＬレベルよりＨレベルに転じる、す
なわち禁止期間信号VDPがＬレベルよりＨレベルに転じ
た時ｔ20〜28に、ＬレベルからＨレベルへと転じ、クリ
ア端子CL1がＬレベル、データ入力端子D1がＬレベルで
ある時に、クロック入力端子CP1がＬレベルよりＨレベ
ルに転じた時ｔ10〜18に、ＨレベルからＬレベルへと転
じる。
示す図によって動作をおこない、正出力信号VQ1は、ク
リア端子CL1がＬレベル、すなわち逆相導通期間信号VC1
がＬレベルとなり、データ入力端子D1がＨレベルすなわ
ち逆出力信号Ｖ▲▼がＨレベルであった時に、クロ
ック入力端子CP1がＬレベルよりＨレベルに転じる、す
なわち禁止期間信号VDPがＬレベルよりＨレベルに転じ
た時ｔ20〜28に、ＬレベルからＨレベルへと転じ、クリ
ア端子CL1がＬレベル、データ入力端子D1がＬレベルで
ある時に、クロック入力端子CP1がＬレベルよりＨレベ
ルに転じた時ｔ10〜18に、ＨレベルからＬレベルへと転
じる。
第２のフリップフロップ素子19は第３図ｂの真理値を
示す図によって動作をおこない、正出力信号VQ2は、デ
ータ入力端子D2がＨレベル、すなわち溶接出力制御信号
VTSがＨレベルになり、クロック入力端子CP2がＬレベル
からＨレベルへと転じた時、すなわち正出力信号VQ1が
ＬレベルからＨレベルへと転じた時t20及びt25に、Ｌレ
ベルからＨレベルへと転じ、データ入力端子D2がＬレベ
ルとなりクロック入力端子CP2がＬレベルよりＨレベル
へと転じた時t23及びt28にＨレベルからＨレベルへと転
じる。
示す図によって動作をおこない、正出力信号VQ2は、デ
ータ入力端子D2がＨレベル、すなわち溶接出力制御信号
VTSがＨレベルになり、クロック入力端子CP2がＬレベル
からＨレベルへと転じた時、すなわち正出力信号VQ1が
ＬレベルからＨレベルへと転じた時t20及びt25に、Ｌレ
ベルからＨレベルへと転じ、データ入力端子D2がＬレベ
ルとなりクロック入力端子CP2がＬレベルよりＨレベル
へと転じた時t23及びt28にＨレベルからＨレベルへと転
じる。
正相溶接出力制御信号VQRは、正相導通期間信号VC2と
正出力信号VQ2の論理積により出力される。また逆相溶
接出力制御信号VQLは、逆相導通期間信号VC1と正出力信
号VQ2の論理積により出力される。
正出力信号VQ2の論理積により出力される。また逆相溶
接出力制御信号VQLは、逆相導通期間信号VC1と正出力信
号VQ2の論理積により出力される。
第２図より明らかに、溶接出力制御信号VTSとは非同
期に、必ず正相溶接出力制御信号VQRより出力を開始
し、必ず逆相溶接出力制御信号VQLの出力でもって停止
する。
期に、必ず正相溶接出力制御信号VQRより出力を開始
し、必ず逆相溶接出力制御信号VQLの出力でもって停止
する。
なお、第１図は一例であって、逆相より出力を開始
し、正相で停止する回路は、第１図と同様に容易に実現
できる。
し、正相で停止する回路は、第１図と同様に容易に実現
できる。
発明の効果 以上のように本発明によれば、正相・逆相を一組とし
た溶接出力制御素子駆動となり、主変圧器部に同回数電
流を流すことができ、主変圧器部が磁気的に磁化された
磁気飽和状態（偏磁）となることを防げ、これにより、
溶接出力制御素子に過大な電流が流れて破壊に至ること
を防止することが可能となるインバータ型溶接機を提供
することができる。
た溶接出力制御素子駆動となり、主変圧器部に同回数電
流を流すことができ、主変圧器部が磁気的に磁化された
磁気飽和状態（偏磁）となることを防げ、これにより、
溶接出力制御素子に過大な電流が流れて破壊に至ること
を防止することが可能となるインバータ型溶接機を提供
することができる。
第１図は本発明の一実施例を示すインバータ型溶接機の
回路図、第２図は同要部の信号のタイムチャート、第３
図は同回路の要部の動作を表す真理値を示す図である。 3a,3b……正相溶接出力制御素子群、4a,4b……逆相溶接
出力制御素子群、５……主変圧器部、13……逆相溶接出
力制御素子駆動回路部、14……正相溶接出力制御素子駆
動回路部、17……PWM制御素子、18……第１のフリップ
フロップ素子、19……第２のフリップフロップ素子、20
a,20b……論理積素子。
回路図、第２図は同要部の信号のタイムチャート、第３
図は同回路の要部の動作を表す真理値を示す図である。 3a,3b……正相溶接出力制御素子群、4a,4b……逆相溶接
出力制御素子群、５……主変圧器部、13……逆相溶接出
力制御素子駆動回路部、14……正相溶接出力制御素子駆
動回路部、17……PWM制御素子、18……第１のフリップ
フロップ素子、19……第２のフリップフロップ素子、20
a,20b……論理積素子。
Claims (1)
- 【請求項１】アナログ信号である溶接出力指令信号の値
に応じて正相導通期間信号と逆相導通期間信号とを別個
に出力すると共に正相，逆相の反転時に最小期間の出力
禁止期間であることを示す禁止期間信号の出力を具備し
たPWM制御素子と、 前記PWM制御素子の禁止期間信号をクロック入力とし前
記PWM制御素子の正相導通期間信号が逆相導通期間信号
かのいずれかをクリア入力とし、正出力信号と逆出力信
号を出力すると共に逆出力信号はデータ入力に接続され
たクリア端子付のＤ型の第１のフリップフロップ素子
と、 前記第１のフリップフロップ素子の正または逆出力信号
をクロック入力とし、溶接出力の出力または停止を指令
する溶接出力制御信号をデータ入力とするＤ型の第２の
フリップフロップ素子とで構成され、 前記PWM制御素子の正相導通期間信号は前記第２のフリ
ップフロップ素子の出力信号と論理積演算された後にイ
ンバータ構成された溶接出力制御素子の内の正相素子群
に、 前記PWM制御素子の逆相導通期間信号は前記第２のフリ
ップフロップ素子の出力信号と論理積演算された後にイ
ンバータ構成された溶接出力制御素子の内の逆相素子群
に供給されることを特徴とするインバータ型溶接機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090128A JP2523865B2 (ja) | 1989-04-10 | 1989-04-10 | インバ―タ型溶接機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1090128A JP2523865B2 (ja) | 1989-04-10 | 1989-04-10 | インバ―タ型溶接機 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8003552A Division JPH08224664A (ja) | 1996-01-12 | 1996-01-12 | インバータ型溶接機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02268970A JPH02268970A (ja) | 1990-11-02 |
| JP2523865B2 true JP2523865B2 (ja) | 1996-08-14 |
Family
ID=13989871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1090128A Expired - Lifetime JP2523865B2 (ja) | 1989-04-10 | 1989-04-10 | インバ―タ型溶接機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2523865B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6849174B1 (ja) * | 2020-02-06 | 2021-03-24 | 株式会社オリジン | 接合装置及び接合済部材の製造方法 |
-
1989
- 1989-04-10 JP JP1090128A patent/JP2523865B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02268970A (ja) | 1990-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0622336B2 (ja) | 自励発振バーストモード送信器 | |
| JPH0127661B2 (ja) | ||
| JP2523865B2 (ja) | インバ―タ型溶接機 | |
| JPH07115768A (ja) | 共振形コンバータ | |
| JPH06162891A (ja) | リレー駆動回路 | |
| JPH08224664A (ja) | インバータ型溶接機 | |
| JPS59223A (ja) | ゼロクロス制御回路 | |
| JPH0424790Y2 (ja) | ||
| RU2006158C1 (ru) | Широтно-импульсный регулятор переменного тока | |
| SU731523A1 (ru) | Устройство дл управлени встечно-параллельно включенными тиристорами | |
| US3746888A (en) | Magnetic firing circuits | |
| KR940002505Y1 (ko) | 정현파형 인버터의 파워 트랜지스터 구동회로 | |
| JPS5912826Y2 (ja) | 発振器 | |
| JPS62119623A (ja) | リセツト信号発生回路 | |
| JPS5727485A (en) | Rotating magnetic field driving device | |
| JPS59177241U (ja) | 位相比較器 | |
| JPS5958461U (ja) | 複写機用交流高電圧電源装置 | |
| JPH0223060A (ja) | チョッパ変換器のゲート信号発生回路 | |
| JPS6135610A (ja) | レベル検出回路 | |
| JPS59122791U (ja) | 電流形インバ−タの制御装置 | |
| JPH04105564A (ja) | パルス幅変調回路 | |
| JPS5580961A (en) | Modulator circuit | |
| JPS61156419A (ja) | 交流電力調整装置 | |
| JPS59175476U (ja) | ア−ク溶接用電源 | |
| JPS6026198U (ja) | 電磁調理器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |