JPS61156419A - 交流電力調整装置 - Google Patents
交流電力調整装置Info
- Publication number
- JPS61156419A JPS61156419A JP27563584A JP27563584A JPS61156419A JP S61156419 A JPS61156419 A JP S61156419A JP 27563584 A JP27563584 A JP 27563584A JP 27563584 A JP27563584 A JP 27563584A JP S61156419 A JPS61156419 A JP S61156419A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- circuit
- thyristor
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/12—Regulating voltage or current wherein the variable actually regulated by the final control device is ac
- G05F1/40—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices
- G05F1/44—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only
- G05F1/45—Regulating voltage or current wherein the variable actually regulated by the final control device is ac using discharge tubes or semiconductor devices as final control devices semiconductor devices only being controlled rectifiers in series with the load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチング用半導体素子を用いて交流電源か
ら負荷へ供給する電力を効率よく調整する装置に関する
ものである。
ら負荷へ供給する電力を効率よく調整する装置に関する
ものである。
従来から交流電力を調整する装置としては第４図ないし
オ６図に示す構成のものが知られている。
オ６図に示す構成のものが知られている。
第４図は従来のサイクル制御式交流電力調整装置の回路
構成図であり、牙６図及び牙６図は第４図における負荷
への電力波形図である。
構成図であり、牙６図及び牙６図は第４図における負荷
への電力波形図である。
第４図及びオ６図において、サイリスタ２とナイリス・
り３を逆極性に並列接続してなる並列回路を交流電源１
と負荷４の間に直列に接続する。サイリスタ２．３はゲ
ートが制御回路２８ｉＣ接続され、制御回路四からゲー
トへの信号によって動作する。
り３を逆極性に並列接続してなる並列回路を交流電源１
と負荷４の間に直列に接続する。サイリスタ２．３はゲ
ートが制御回路２８ｉＣ接続され、制御回路四からゲー
トへの信号によって動作する。
サイクル制御方式は、定め九一定周期のうちの一定時間
を制御角α＝０でサイリスタ２．３を制御回路部によっ
てオンさせて通電し、残りの時間をオフさせて通電を阻
止する動作状態を繰υ返す制御方式で６Ｄ、サイリスタ
２．３のオン期間とオフ期間との比率を制御回路四によ
って制御して交流電源１から負荷４への供給電力を調整
する。サイリスタ２．３のオン期間中は交流電源１の電
圧がそのまま負荷４に印加される。牙５図に示すように
制御周期Ｔのオン期間の時は、波形が正側の時にサイリ
スタ３へのトリガ信号をオンさせてサイリスタ３を導通
させ、波形が負側の時にサイリスタ２へのトリガ信号を
オンさせてサイリスタ２を導通させる。オンしたサイリ
スタ３は波形が負側となることでオフし、サイリスタ２
は波形が正側となることでオフする。
を制御角α＝０でサイリスタ２．３を制御回路部によっ
てオンさせて通電し、残りの時間をオフさせて通電を阻
止する動作状態を繰υ返す制御方式で６Ｄ、サイリスタ
２．３のオン期間とオフ期間との比率を制御回路四によ
って制御して交流電源１から負荷４への供給電力を調整
する。サイリスタ２．３のオン期間中は交流電源１の電
圧がそのまま負荷４に印加される。牙５図に示すように
制御周期Ｔのオン期間の時は、波形が正側の時にサイリ
スタ３へのトリガ信号をオンさせてサイリスタ３を導通
させ、波形が負側の時にサイリスタ２へのトリガ信号を
オンさせてサイリスタ２を導通させる。オンしたサイリ
スタ３は波形が負側となることでオフし、サイリスタ２
は波形が正側となることでオフする。
しかしながら、このような従来の交流電力調整装置にあ
っては牙６図に示すように制御周期Ｔのサイリスタ２．
３のオン期間で必ずしも正負の波形が等しくならず正負
対称の出力電圧が得られないため、出力電圧は直流分を
含んでしまう。この丸め直流分を含む出力電圧が電源系
統へ悪影響を及ぼすばかりでなく、直流分を嫌う負荷へ
の供給電力の制御に適用できない。また出力側に変圧器
があるとこの直流分により偏磁するので、変圧器の１次
制御に適用できない等の問題点があった。
っては牙６図に示すように制御周期Ｔのサイリスタ２．
３のオン期間で必ずしも正負の波形が等しくならず正負
対称の出力電圧が得られないため、出力電圧は直流分を
含んでしまう。この丸め直流分を含む出力電圧が電源系
統へ悪影響を及ぼすばかりでなく、直流分を嫌う負荷へ
の供給電力の制御に適用できない。また出力側に変圧器
があるとこの直流分により偏磁するので、変圧器の１次
制御に適用できない等の問題点があった。
本発明は正相検出器６で正側波形のゼロクロス点毎に発
生する第１の信号と、制御周期中のオン期間に相当する
デジタル信号の設定入力信号１２とをフリップ７０ツブ
１３に入力し、比較回路ツで１サイクルの正側波形のゼ
ロクロス点から負側波形のゼロクロス点を含みｌサイク
ル毎に発生する第２の信号と７リツプフロツプ１３の出
力信号を７リツプ７０ツブ１６１Ｃ入力し、正側ゼロク
ロス検出回路加で正側波形のゼロクロス点毎に発生する
第３の信号と７リツプフロツプ１６の出力信号をＡＮＤ
回路４を介してサイリスタ３に供給し、負側ゼロクロス
検出回路２２で負側波形のゼロクロス点毎に発生する第
４の信号と７リツプフロツプ１６の出力信号をＡＮＤ回
路茄を介してサイリスタ２に供給し、制御周期内のオン
期間を正側サイリスタ３の導通で開始し、負側サイリス
タ２の導通で終了させることにより、出力電圧に直流分
が含まれるのを防止する。
生する第１の信号と、制御周期中のオン期間に相当する
デジタル信号の設定入力信号１２とをフリップ７０ツブ
１３に入力し、比較回路ツで１サイクルの正側波形のゼ
ロクロス点から負側波形のゼロクロス点を含みｌサイク
ル毎に発生する第２の信号と７リツプフロツプ１３の出
力信号を７リツプ７０ツブ１６１Ｃ入力し、正側ゼロク
ロス検出回路加で正側波形のゼロクロス点毎に発生する
第３の信号と７リツプフロツプ１６の出力信号をＡＮＤ
回路４を介してサイリスタ３に供給し、負側ゼロクロス
検出回路２２で負側波形のゼロクロス点毎に発生する第
４の信号と７リツプフロツプ１６の出力信号をＡＮＤ回
路茄を介してサイリスタ２に供給し、制御周期内のオン
期間を正側サイリスタ３の導通で開始し、負側サイリス
タ２の導通で終了させることにより、出力電圧に直流分
が含まれるのを防止する。
本発明によれば、７リツプフロツプ１３で第１の信号と
設定入力信号１２の両信号がオンの時にオンに立ち上が
９、設定入力信号１２が・オフに立ち下がるとオフとな
る出力信号を出力し、７リツプ７０ツブ１６で第２の信
号と７リツプフロツプ１３の出力信号の両信号がオンの
時にオンに立ち上がり、その径寸２の信号に同期し、フ
リップ７０ツブ１３の出力信号の立ち下がり後に第２の
信号がオフに立ち下がるとオフとなる出力信号を出力し
、第３の信号と７リツプ７０ツブ１６の出力信号の両信
号がオンの時にサイリスタ３に信号を供給し、第４の信
号と７リツプ７０ツグ１６の出力信号の両信号がオンの
時にサイリスタ２に信号を供給するのである。
設定入力信号１２の両信号がオンの時にオンに立ち上が
９、設定入力信号１２が・オフに立ち下がるとオフとな
る出力信号を出力し、７リツプ７０ツブ１６で第２の信
号と７リツプフロツプ１３の出力信号の両信号がオンの
時にオンに立ち上がり、その径寸２の信号に同期し、フ
リップ７０ツブ１３の出力信号の立ち下がり後に第２の
信号がオフに立ち下がるとオフとなる出力信号を出力し
、第３の信号と７リツプ７０ツブ１６の出力信号の両信
号がオンの時にサイリスタ３に信号を供給し、第４の信
号と７リツプ７０ツグ１６の出力信号の両信号がオンの
時にサイリスタ２に信号を供給するのである。
第１図ないし第３図は本発明の実施例を示す構成図であ
る。第１図は本発明の実施例であるサイクル制御式交流
電力調整装置の回路構成図であり、第２図は第１図にお
ける各部信号のタイミングチャートである。
る。第１図は本発明の実施例であるサイクル制御式交流
電力調整装置の回路構成図であり、第２図は第１図にお
ける各部信号のタイミングチャートである。
第１図において、サイリスタ２とサイリスタ３を逆極性
に並列接続してなる並列回路を交流電源１と負荷４の間
に直列に接続する。交流電源１と負荷４の間にトランス
５ 、１９ 、２１の１次側をそれぞれ並列に接続する
。トランス５０２次側に正相検出器６を接続する。正相
検出器６はトランス５を介して交流電源ｌの正弦波交流
に同期した波形の正側のゼロクロス点でサイクル毎にパ
ルス信号を出力する。またトランス５の２次側へＯＲ回
路８を介して比較器Ｈの一端を接続する。比較器ｎの他
端は直流電源Ｔｅａ関に接続された抵抗９と抵抗ｌＯの
分圧点に接続され分圧値である閾値２ツが入力される。
に並列接続してなる並列回路を交流電源１と負荷４の間
に直列に接続する。交流電源１と負荷４の間にトランス
５ 、１９ 、２１の１次側をそれぞれ並列に接続する
。トランス５０２次側に正相検出器６を接続する。正相
検出器６はトランス５を介して交流電源ｌの正弦波交流
に同期した波形の正側のゼロクロス点でサイクル毎にパ
ルス信号を出力する。またトランス５の２次側へＯＲ回
路８を介して比較器Ｈの一端を接続する。比較器ｎの他
端は直流電源Ｔｅａ関に接続された抵抗９と抵抗ｌＯの
分圧点に接続され分圧値である閾値２ツが入力される。
ＯＲ回路８．比較器ｎ、低抵抗、１０によって比較回路
フが形成される。この比較回路フでは抵抗９，１０によ
って分圧された閾値２フを正側の値に設定し、ＯＲ回路
８からの波形が閾値で以下の時に比較器ｎから出力され
る信号をノ・イレペルとなるようにする。この時比較器
１１から出力される信号が交流電源１の正弦波交流の１
サイクル毎に正側のゼロクロス点から立ち上がり負側の
ゼロクロス点を含んだ時点で立ち下がる信号となるよ５
ＫＯＲ回路８によって位相をずらし九波形を比較器Ｈに
入力する。このように、比較回路フは正側に閾値４を設
定し、波形が閾値で以下であることを検出することで、
正負のゼロクロス点を含んだ信号とし、位相をずらすこ
とで交流電源１の正弦波交流の１サイクル毎に正側のゼ
ロクロス点から立ち上がる信号を出力する。クリップ７
０ツブ１３はＮＡＮＤ回路１４ａ ＋ １４ｂ ＋ １
４ａとＮＯＴ回路１６で構成される。制御周期Ｔのオン
期間に相当するデジタル信号の設定入力信号はＮＡＮＤ
回路１４ａ 、 １４ｂの一入力端子に入力される。Ｎ
ＡＮＤ回路１４１）の低入力端子には正相検出器６の出
力が入力される。
フが形成される。この比較回路フでは抵抗９，１０によ
って分圧された閾値２フを正側の値に設定し、ＯＲ回路
８からの波形が閾値で以下の時に比較器ｎから出力され
る信号をノ・イレペルとなるようにする。この時比較器
１１から出力される信号が交流電源１の正弦波交流の１
サイクル毎に正側のゼロクロス点から立ち上がり負側の
ゼロクロス点を含んだ時点で立ち下がる信号となるよ５
ＫＯＲ回路８によって位相をずらし九波形を比較器Ｈに
入力する。このように、比較回路フは正側に閾値４を設
定し、波形が閾値で以下であることを検出することで、
正負のゼロクロス点を含んだ信号とし、位相をずらすこ
とで交流電源１の正弦波交流の１サイクル毎に正側のゼ
ロクロス点から立ち上がる信号を出力する。クリップ７
０ツブ１３はＮＡＮＤ回路１４ａ ＋ １４ｂ ＋ １
４ａとＮＯＴ回路１６で構成される。制御周期Ｔのオン
期間に相当するデジタル信号の設定入力信号はＮＡＮＤ
回路１４ａ 、 １４ｂの一入力端子に入力される。Ｎ
ＡＮＤ回路１４１）の低入力端子には正相検出器６の出
力が入力される。
ＨＡＮＤ回路１４ａの出力はＮＯＴ回路１５とＮＡＮＤ
回路１４ｃの一入力端子に入力され、ＮＡＮＤ回路１４
１）の出力はＮＡＮＤ回路１４ｃの低入力端子に入力さ
れる。
回路１４ｃの一入力端子に入力され、ＮＡＮＤ回路１４
１）の出力はＮＡＮＤ回路１４ｃの低入力端子に入力さ
れる。
ＮＡＮＤ回路１４ｃの出力はＮＡＮＤ回路１４ａの低入
力端子に入力される。このフリップフロップ１３では設
定入力信号１２と正相検出器６の真出力がハイレベルに
なった時にＮＯＴ回路１５の出力がハイレベルとなり、
設定入力信号１２がロウレベルとなつ走時Ｉｃ ＮＯＴ
回路１５の出力がロウレベルとなる。フリップフロップ
１６はフリップフロップ１３と同じ構成であり、比較回
路フの出力がＨＡＮＤ回路１７ａ ＋ ｌフｂの一入力
端子に入力され、ＮＯＴ回路１５の出力（フリップフロ
ップ１３の出力）がＮＡＮＤ回路１フａの低入力端子に
入力される。このフリップフロップ１６では比較回路７
とＮＯＴ回路１５の真出力がハイレベルになった時にＮ
ＯＴ回路１８の出力がハイレベルとなり、比較回路ツ出
力がロウレベルとなった時ＫＮＯＴ回路１日の出力（７
リツプ７０ツブ１６の出力）がロウレベルとなる。つま
シ設定入力信号１２で制御周期Ｔのオン期間に相当する
デジタル信号が入力されたらクリップフロップ１３で正
側のゼロクロス点からの立ち上抄と設定入力信号１２の
立ち下がシを検出し、フリップ７０ツブ１６で正側のゼ
ロクロス点からの立ち上りと設定入力信号１２の立ち下
がシ後の負側のゼロクロス点を含んだ立ち下がプを検出
している。
力端子に入力される。このフリップフロップ１３では設
定入力信号１２と正相検出器６の真出力がハイレベルに
なった時にＮＯＴ回路１５の出力がハイレベルとなり、
設定入力信号１２がロウレベルとなつ走時Ｉｃ ＮＯＴ
回路１５の出力がロウレベルとなる。フリップフロップ
１６はフリップフロップ１３と同じ構成であり、比較回
路フの出力がＨＡＮＤ回路１７ａ ＋ ｌフｂの一入力
端子に入力され、ＮＯＴ回路１５の出力（フリップフロ
ップ１３の出力）がＮＡＮＤ回路１フａの低入力端子に
入力される。このフリップフロップ１６では比較回路７
とＮＯＴ回路１５の真出力がハイレベルになった時にＮ
ＯＴ回路１８の出力がハイレベルとなり、比較回路ツ出
力がロウレベルとなった時ＫＮＯＴ回路１日の出力（７
リツプ７０ツブ１６の出力）がロウレベルとなる。つま
シ設定入力信号１２で制御周期Ｔのオン期間に相当する
デジタル信号が入力されたらクリップフロップ１３で正
側のゼロクロス点からの立ち上抄と設定入力信号１２の
立ち下がシを検出し、フリップ７０ツブ１６で正側のゼ
ロクロス点からの立ち上りと設定入力信号１２の立ち下
がシ後の負側のゼロクロス点を含んだ立ち下がプを検出
している。
トランス１９の２次側には正側ゼロクロス検出回路２０
が接続され、トランス２１０２次側には負側ゼロクロス
検出回路２２が接続される。この正側ゼロクロス検出回
路２０と負側ゼロクロス検出回路羽は同一の構成であり
、波形のサイクル毎の正側のゼロクロス点でパルス信号
を出力するのである。負側ゼロクロス検出回路２２は接
続されるトランス虹の２次側がトランス１９の２次側と
巻方向が逆で波形が反転されているので、位相のずれて
いる見かけ上の正側のゼロクロス点を検出することで負
側のゼロクロス点でパルス信号を出力するようにしてい
る。正側ゼロクロス検出回路加の出力はＡＮＤ回路−の
−入力端子に入力され、負側ゼロクロス検出回路２２の
出力はＡＮＤ回路回路−人カ端子に入力される。ＡＮＤ
回路オ、２４のそれぞれの低入力端子にはＮＯＴ回路１
日の出力（フリップ７はツブ１６の出力）が入力される
。ＡＮＤ回路葛の出方はパルストランス２５を介して負
側のサイリスタ２に入力され５ＡＮＤＯ路島の出力はパ
ルストランス２６を介して正側のサイリスタ３に入力さ
れる。
が接続され、トランス２１０２次側には負側ゼロクロス
検出回路２２が接続される。この正側ゼロクロス検出回
路２０と負側ゼロクロス検出回路羽は同一の構成であり
、波形のサイクル毎の正側のゼロクロス点でパルス信号
を出力するのである。負側ゼロクロス検出回路２２は接
続されるトランス虹の２次側がトランス１９の２次側と
巻方向が逆で波形が反転されているので、位相のずれて
いる見かけ上の正側のゼロクロス点を検出することで負
側のゼロクロス点でパルス信号を出力するようにしてい
る。正側ゼロクロス検出回路加の出力はＡＮＤ回路−の
−入力端子に入力され、負側ゼロクロス検出回路２２の
出力はＡＮＤ回路回路−人カ端子に入力される。ＡＮＤ
回路オ、２４のそれぞれの低入力端子にはＮＯＴ回路１
日の出力（フリップ７はツブ１６の出力）が入力される
。ＡＮＤ回路葛の出方はパルストランス２５を介して負
側のサイリスタ２に入力され５ＡＮＤＯ路島の出力はパ
ルストランス２６を介して正側のサイリスタ３に入力さ
れる。
以上の構成における各部信号のタイミング関係を、牙２
図において、タイミングチャート■〜■に示す。
図において、タイミングチャート■〜■に示す。
但し、■はトランス５の出力波形、■は正相検出器６の
出力、■は設定入力信号１２、■はＮＯＴ回路１５の出
力であるフリップフロップ１３の出方、■は比較回路マ
の出力、■はＮＯ？回路１８の出方であるスリップ７０
ツブ１６の出力、■は正側ゼロクロス検出回路初の出力
、■は負側ゼロクロス検出回路四の出力、■はＡＮＤ回
路茄の出力、■はＡＮＤ回路あの出力、■は負荷４の入
力波形である。 ゛まずフリップフロップ１３ 、１
６にっａて説明する。
出力、■は設定入力信号１２、■はＮＯＴ回路１５の出
力であるフリップフロップ１３の出方、■は比較回路マ
の出力、■はＮＯ？回路１８の出方であるスリップ７０
ツブ１６の出力、■は正側ゼロクロス検出回路初の出力
、■は負側ゼロクロス検出回路四の出力、■はＡＮＤ回
路茄の出力、■はＡＮＤ回路あの出力、■は負荷４の入
力波形である。 ゛まずフリップフロップ１３ 、１
６にっａて説明する。
フリップ７０ツブ１３ 、１６は同じ構成なのでここで
はクリップ７０ツブ１３Ｖｃついて説明する。ここで使
用される回路はＮＡＮＤＡＮＤ回路ａ〜１４ｃであり、
ＮＡＮＤＡＮＤ回路、第２の入力端子への入力がハイの
時、出力はロクとなシそれ以外は出方がハイとなる。ま
ず正相検出器６出カがハイで設定入ヵ信号１２がロウの
時は、ＮＡＮＤ回路１４ａ 、 １４ｂの出力がハイと
なり、ＮＡＮＤ回路１４ｃはロウとなシ、ＮＯ？回路１
５の出力がロウとなる。次に正相検出器６出力をロウと
すると設定入力信号１２がロウの丸め出力は変わらない
。次に設定入力信号１２をハイ、正相検出器６出力をロ
ウとすると、ＮＡＮＤ回路１４１）の出力はハイとなり
、ＮＡＮＤ回路１４ｃの出力はロウとなり、ＮＡＮＤ回
路１４ａの出力はハイとなり、ＮＯＴ回路１５の出力は
ロウとなる。次に正相検出器６出力をハイ、設定入力信
号１２をハイとすると、ＷＡＮＤ回路１４１）の出力は
ロウとな９、ＮＡＮＩ）回路１４ｃの出力はハイとなり
、ＮＡＮＤ回路１４ａの出力はロウとなり、ＮＯＴ回路
１５の出力はハイとなる。
はクリップ７０ツブ１３Ｖｃついて説明する。ここで使
用される回路はＮＡＮＤＡＮＤ回路ａ〜１４ｃであり、
ＮＡＮＤＡＮＤ回路、第２の入力端子への入力がハイの
時、出力はロクとなシそれ以外は出方がハイとなる。ま
ず正相検出器６出カがハイで設定入ヵ信号１２がロウの
時は、ＮＡＮＤ回路１４ａ 、 １４ｂの出力がハイと
なり、ＮＡＮＤ回路１４ｃはロウとなシ、ＮＯ？回路１
５の出力がロウとなる。次に正相検出器６出力をロウと
すると設定入力信号１２がロウの丸め出力は変わらない
。次に設定入力信号１２をハイ、正相検出器６出力をロ
ウとすると、ＮＡＮＤ回路１４１）の出力はハイとなり
、ＮＡＮＤ回路１４ｃの出力はロウとなり、ＮＡＮＤ回
路１４ａの出力はハイとなり、ＮＯＴ回路１５の出力は
ロウとなる。次に正相検出器６出力をハイ、設定入力信
号１２をハイとすると、ＷＡＮＤ回路１４１）の出力は
ロウとな９、ＮＡＮＩ）回路１４ｃの出力はハイとなり
、ＮＡＮＤ回路１４ａの出力はロウとなり、ＮＯＴ回路
１５の出力はハイとなる。
次に正相検出器６出力をロウ、設定入力信号１２をハイ
とすると、ＨＡＮＤ回路１４１）の出力はハイとなり、
ＷＡＮＤ回路１４ｃの出力はハイとなり、ＮＡＮＤ回路
１４ａの出力はロウとなり、ＮＯＴ回路１５の出力はハ
イとなる。次に正相検出器６出力をロウ、設定入力信号
１２をロウとすると、ＮＡＮＤ回路１４ａ。
とすると、ＨＡＮＤ回路１４１）の出力はハイとなり、
ＷＡＮＤ回路１４ｃの出力はハイとなり、ＮＡＮＤ回路
１４ａの出力はロウとなり、ＮＯＴ回路１５の出力はハ
イとなる。次に正相検出器６出力をロウ、設定入力信号
１２をロウとすると、ＮＡＮＤ回路１４ａ。
１４１）の出力がハイとなり、ＮＡＮＤ回路１４ｃの出
力がロウとなり、 ＮＯＴ回路１５の出力がロウとなる
。
力がロウとなり、 ＮＯＴ回路１５の出力がロウとなる
。
つまり、正相検出器６出力と設定入力信号戎の両方がハ
イレベルの時に７１７ツプ７０ツブ１３の出力がハイと
なり、設定入力信号１２がロウレベルとなることで７リ
ツプ７０ツグ１５の出力がロウとなる。
イレベルの時に７１７ツプ７０ツブ１３の出力がハイと
なり、設定入力信号１２がロウレベルとなることで７リ
ツプ７０ツグ１５の出力がロウとなる。
第２図において、まず正相検出器６出力と設定入力信号
１２がハイとなると７９ツブ７０ツブ１３出力がハイと
なる。７リツプ７０ツブ１３がハイとなることで、比較
回路フ出力に比例した７リツプフロツプ１６出力が出力
される。フリップ７０ツブ１６出力がハイとなることで
正側ゼロクロス検出回路匍出力のハイレベルとでＡＮＤ
回路回路力出力イとなシ、サイリスタ３にパルス信号が
与えられ、負荷４に正側波形を供給する。次に負側ゼロ
クロス検出回路２２出力がハイの時に７リツプフロツプ
１６出力もハイなので、ＡＮＤ回路回路力出力イとなシ
、サイリスタ２にパルス信号が与えられ、負荷４に負側
波形を供給する。このように設定入力信号話がハイレベ
ルの間サイリスタ２．３にパルス信号が与えられ、負荷
４に正負の波形が供給される。
１２がハイとなると７９ツブ７０ツブ１３出力がハイと
なる。７リツプ７０ツブ１３がハイとなることで、比較
回路フ出力に比例した７リツプフロツプ１６出力が出力
される。フリップ７０ツブ１６出力がハイとなることで
正側ゼロクロス検出回路匍出力のハイレベルとでＡＮＤ
回路回路力出力イとなシ、サイリスタ３にパルス信号が
与えられ、負荷４に正側波形を供給する。次に負側ゼロ
クロス検出回路２２出力がハイの時に７リツプフロツプ
１６出力もハイなので、ＡＮＤ回路回路力出力イとなシ
、サイリスタ２にパルス信号が与えられ、負荷４に負側
波形を供給する。このように設定入力信号話がハイレベ
ルの間サイリスタ２．３にパルス信号が与えられ、負荷
４に正負の波形が供給される。
次に設定入力信号１２がロウレベルになることで、クリ
ップ７０ツプユ３出力もロウとなる。フリップ７０ツブ
１３出力がロウとなる時に比較回路７出力がロウでられ
ば７リツプフロツプ１６出力がロウとな９、比較回路７
出力がハイの状態であれば、比較回路ツ出力がロウとな
った時点で７リツプフロツプ１６出力がロウとなる。こ
のため設定入力信号１２がロウとなった後に比較回路γ
出力のロウ状態で７リツプフロツプ１６出力がロウとな
るため、ＡＮＤ回路２３ 、 ｕ出力のうち最後の信号
となるのはＡＮＤ回路お出力であり、負荷４に供給され
る波形は負側の波形で終了する。
ップ７０ツプユ３出力もロウとなる。フリップ７０ツブ
１３出力がロウとなる時に比較回路７出力がロウでられ
ば７リツプフロツプ１６出力がロウとな９、比較回路７
出力がハイの状態であれば、比較回路ツ出力がロウとな
った時点で７リツプフロツプ１６出力がロウとなる。こ
のため設定入力信号１２がロウとなった後に比較回路γ
出力のロウ状態で７リツプフロツプ１６出力がロウとな
るため、ＡＮＤ回路２３ 、 ｕ出力のうち最後の信号
となるのはＡＮＤ回路お出力であり、負荷４に供給され
る波形は負側の波形で終了する。
第３図は設定入力信号にリンギングが生じた際の各部信
号のタイミングチャートである。
号のタイミングチャートである。
第３図において、設定入力信号１２の立ち上り、立ち下
が９時の波形にリンギングが生じてもフリップフロップ
により、波形整形が行なわれるので安定した出力信号が
得られる。
が９時の波形にリンギングが生じてもフリップフロップ
により、波形整形が行なわれるので安定した出力信号が
得られる。
本発明は波形の正側のゼロクロス点と負側のゼロクロス
点を検出し、制御周期Ｔのオン期間中に相当する信号が
与えられると正側のサイリスタから導通させ、制御周期
Ｔのオン期間中に相当する信号の終了時は負側のサイリ
スタの導通で終了することにより、正負の波形が等しく
なり、正負対称の出力電圧が必らず出力される。
点を検出し、制御周期Ｔのオン期間中に相当する信号が
与えられると正側のサイリスタから導通させ、制御周期
Ｔのオン期間中に相当する信号の終了時は負側のサイリ
スタの導通で終了することにより、正負の波形が等しく
なり、正負対称の出力電圧が必らず出力される。
これにより、出力電圧が直流分を含まなくなり。
交流電力調整装置が電源系統へ悪影響を及ぼさなくなる
ばかシでなく、直流分を嫌う負荷への供給電々の制御あ
るいは変圧器の１次制御に使用することができる効果が
得られる。
ばかシでなく、直流分を嫌う負荷への供給電々の制御あ
るいは変圧器の１次制御に使用することができる効果が
得られる。
本発明ではサイクル制御式交流電力調整装置について説
明してきたが交流電源の正負対称の波形を必要とするも
のであればどのようなものであっても適用可能である。
明してきたが交流電源の正負対称の波形を必要とするも
のであればどのようなものであっても適用可能である。
第１図は本発明の実施例であるサイクル制御式交流電力
調整装置の回路構成図、牙２図は第１図における各部信
号のタイミングチャート、第３図は設定入力信号にリン
ギングが生じた際の各部信号のタイミングチャート、第
４図は従来のサイクル制御式交流電力調整装置の回路構
成図、第５図及び第６図は第４図における負荷への電力
波形図を示す。 ｌ・・・交流電源、２．３・・・サイリスタ、４・・・
負荷、６・・・正相検出器、７・・・比較回路、１３
、１６・・・クリップ７０ツブ、２０・・・正側ゼロク
ロス検出回路、２２・・・負側ゼロクロス検出回路、四
・・・制御回路。 第 １ 図 第２図 第３ 図
調整装置の回路構成図、牙２図は第１図における各部信
号のタイミングチャート、第３図は設定入力信号にリン
ギングが生じた際の各部信号のタイミングチャート、第
４図は従来のサイクル制御式交流電力調整装置の回路構
成図、第５図及び第６図は第４図における負荷への電力
波形図を示す。 ｌ・・・交流電源、２．３・・・サイリスタ、４・・・
負荷、６・・・正相検出器、７・・・比較回路、１３
、１６・・・クリップ７０ツブ、２０・・・正側ゼロク
ロス検出回路、２２・・・負側ゼロクロス検出回路、四
・・・制御回路。 第 １ 図 第２図 第３ 図
Claims (1)
- 交流電力をサイリスタによりオン、オフして負荷に供給
する電力を制御する調整装置において、電力波形の正側
のゼロクロス点をサイクル毎に検出する第１の手段と、
サイクル毎に正側のゼロクロス点から負側のゼロクロス
点を含んだ信号を出力する第２の手段と、前記第１、第
２の手段からの信号と正側、負側サイリスタにオン信号
を与える時間に相当する設定入力信号により、前記設定
入力信号が入力されたら正側のゼロクロス点から立ち上
がり、設定入力信号の立ち下がりで負側のゼロクロス点
後に立ち下がる信号を出力する第３の手段と、正側のゼ
ロクロス点と負側のゼロクロス点をサイクル毎にそれぞ
れ検出する第４の手段を設け、サイリスタ点弧の開始時
は正側のサイリスタから点弧させ、サイリスタ点弧終了
時は負側のサイリスタの点弧で終了させることを特徴と
する交流電力調整装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27563584A JPS61156419A (ja) | 1984-12-28 | 1984-12-28 | 交流電力調整装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27563584A JPS61156419A (ja) | 1984-12-28 | 1984-12-28 | 交流電力調整装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61156419A true JPS61156419A (ja) | 1986-07-16 |
Family
ID=17558202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27563584A Pending JPS61156419A (ja) | 1984-12-28 | 1984-12-28 | 交流電力調整装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61156419A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226002A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 電力調整装置 |
-
1984
- 1984-12-28 JP JP27563584A patent/JPS61156419A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226002A (ja) * | 2007-03-14 | 2008-09-25 | Omron Corp | 電力調整装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4370564A (en) | AC Switching device | |
| US4843532A (en) | Regulating pulse width modulator for power supply with high speed shutoff | |
| US4358654A (en) | Static power switching system for induction heating | |
| JPS61156419A (ja) | 交流電力調整装置 | |
| JPH11318082A (ja) | 高調波抑制スイッチング電源 | |
| JPS59223A (ja) | ゼロクロス制御回路 | |
| SU1029377A1 (ru) | Способ управлени группой из @ тиристорных регул торов напр жени | |
| JPH02294269A (ja) | 電源装置 | |
| JPH0549263A (ja) | 電源装置 | |
| JPH0713430Y2 (ja) | 交流電力の位相制御回路 | |
| SU1229932A2 (ru) | Устройство дл управлени вентильным преобразователем | |
| JPH0116315Y2 (ja) | ||
| SU1049877A2 (ru) | Ключевой стабилизатор | |
| SU1050064A1 (ru) | Регул тор напр жени | |
| SU655021A1 (ru) | Устройство дл регулировани реактивной мощности | |
| JPH047668Y2 (ja) | ||
| JPS6367438B2 (ja) | ||
| SU650198A1 (ru) | Устройство дл импульсно-фазового управлени многофазным вентильным преобразователем | |
| RU2042177C1 (ru) | Устройство для регулирования электрической мощности переменного тока | |
| JPH01128395A (ja) | ランプ調光装置 | |
| SU1144177A1 (ru) | Устройство дл управлени трехфазным выпр мителем преобразовател частоты | |
| SU648961A1 (ru) | Стабилизатор напр жени перменного тока | |
| SU1282224A1 (ru) | Устройство дл управлени электромагнитом посто нного тока | |
| JPH044832B2 (ja) | ||
| JPS62239832A (ja) | 定電力制御回路 |