JPH022294B2 - - Google Patents

Info

Publication number
JPH022294B2
JPH022294B2 JP55114185A JP11418580A JPH022294B2 JP H022294 B2 JPH022294 B2 JP H022294B2 JP 55114185 A JP55114185 A JP 55114185A JP 11418580 A JP11418580 A JP 11418580A JP H022294 B2 JPH022294 B2 JP H022294B2
Authority
JP
Japan
Prior art keywords
lead frame
lead
leads
small piece
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55114185A
Other languages
English (en)
Other versions
JPS5737865A (en
Inventor
Hiroshi Chiba
Shoichi Ogura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP11418580A priority Critical patent/JPS5737865A/ja
Priority to US06/293,130 priority patent/US4415917A/en
Publication of JPS5737865A publication Critical patent/JPS5737865A/ja
Priority to US06/506,798 priority patent/US4486948A/en
Publication of JPH022294B2 publication Critical patent/JPH022294B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49558Insulating layers on lead frames, e.g. bridging members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明はガラス封止型のICリードフレームと
セラミツク基板との組立方法に関するものであ
る。
ガラス封止型ICは例えば42合型の条材をプレ
ス加工にて複数のリードを形成させたリードフレ
ームをガラスが塗布されたセラミツク基板に溶着
し、これにIC素子を固着した後、リードフレー
ムのインナーリード先端とIC素子の電極とをAl
線で接続することにより組立てられる。Al線の
接続は通常自動ボンダーにて行なわれるが、ここ
でセラミツク基板に溶着されたリードフレームと
して重要な品質は各インナーリード先端位置が定
められた位置に固着されていることである。イン
ナーリードの変形により、先端位置が定められた
位置からずれると自動ボンダーでのAl線接続点
がインナーリードからはずれ、ICとして致命的
な欠陥を生ずる。しかし従来のリードフレームは
第1図に示すように各リードはアウターリードの
一端だけで支持されて中央部まで細長く導出され
た形状である為、強度が弱く極めて変形が生じ易
い、この変形はプレス加工において素材の内部応
力が打抜き加工により変形として現われるもので
あり、またその後の組立工程においては取扱い作
業により変形が生ずるものである。特にICの機
能拡大に伴いリード本数の多いICが要求されて
おり各リードはより細く、また長くなつている為
変形しやすい傾向はさらに大きくなつている。
そこで本発明の目的は、自動ボンダーで確実に
Al線接続が出来るようにする為リード変形を生
ずることのないリードフレームとセラミツク基板
との組立方法を提供することにある。
以下に本発明を図面を参照しながら説明する。
第1図は従来のリードフレームを一部を省略して
示した斜視図である。各リード1は外部連結帯2
に一点のみで支持された形状で中央部まで導出さ
れている。しかもその途中で約90゜の角度の曲げ
加工が施こされている為、インナーリード先端部
3の位置は極めて変形しやすく不安定なものであ
る。第2図は従来のリードフレームの中央部の平
面図である。通常各リード先端は長方形状に定め
られたピツチで整列するよう配置されている。し
かし上述のように変形を生ずるとインナーリード
先端位置3aは破線で示した位置3bに移動して
しまう。その結果自動ボンダーによるAl線接続
は正確な位置に行なわれなくなるものである。第
3図は本発明の実施例のリードフレームの中央部
の平面図である。本発明の実施例の特徴は第2図
に示す従来形状のリードフレームの中央部にリー
ド先端の側面に適合する形状の小片5を組合せて
あることである。通常リードフレームは順送り形
式のプレス型によつて製造されるがその中間段階
での形状は、第3図の小片5は形成されておらず
各インナーリードと一体の形状になつている。こ
れを最終段階で破線で示す切はなし線6の位置で
抜落とす事により、第2図に示す形状を得るもの
である。本発明によるリードフレームは上記切は
なし線6にかわり、実線7で示すようにインナー
リード先端をさらに中央に延長させるような形状
に切ることにより、小片5を形成させるものであ
る。小片5は切る時に、抜落とさずリードと接触
させておき、切断後のプレス上金型上昇と同時に
下金型内のばね力により、もとの板に押し戻す。
押し戻すことにより小片5とインナーリード先端
3は互いに保持し合つてはずれることはない。こ
の挿し戻しはプレス加工技術で用いられる技法で
ある。第4図は本発明の実施例のリードフレーム
をガラスの塗布されたセラミツク基板に溶着した
ものの断面図である。上述のように小片5とイン
ナーリード先端3は互いに保持されているので、
リード位置寸法はプレス打抜き寸法のままでセラ
ミツク基板に溶着されている。この段階で例えば
小片5の中央の小欠8を利用してこれを引張れば
簡単に小片5を取除く事ができる。こうして、リ
ード位置変化のない、すなわち自動ボンダーで確
実な接続のできるリードフレームを得ることが出
来る。本発明によればインナーリード先端位置精
度が極めて高いので自動ボンダーにおける位置ず
れ不良は全く生ずることはない。またリードフレ
ームの製造工程からセラミツク基板への溶着工程
までリードフレームの取扱い作業で変形を生ずる
事がないので作業性が大きく改善される利点があ
る。
【図面の簡単な説明】
第1図は一部を省略した従来のリードフレーム
の斜視図である。第2図は従来のリードフレーム
の中央部の平面図である。第3図は本発明の実施
例のリードフレームの中央部の平面図である。第
4図は本発明の実施例のリードフレームをセラミ
ツク基板に溶着した状態の断面図である。 尚図において、1……リード、2……外部連結
帯、3……インナーリード、3a……正規のイン
ナーリード位置、3b……変形の生じたインナー
リード位置、5……小片、6……従来のインナー
リード切はなし線、7……本発明の実施例のイン
ナーリード切はなし線。

Claims (1)

    【特許請求の範囲】
  1. 1 複数のリードを有したIC用リードフレーム
    をガラスの塗布されたセラミツク基板に溶着する
    IC用リードフレームとセラミツク基板との組立
    方法において、前記複数のリードの先端には、そ
    の厚さ方向の全てにわたつて該先端形状に適合
    し、該リードと同じ材質、同じ板厚でかつ中央に
    貫通欠を有する小片を組み合せこれにより該小片
    を介して該複数のリードを固定状態となし、かか
    るIC用リードフレームをガラスの塗布されたセ
    ラミツク基板に溶着し、しかる後に前記小片に設
    けられている貫通欠を利用して該小片を引張るこ
    とにより前記複数のリードを固定していた該小片
    を該IC用リードフレームから取除く事を特徴と
    したIC用リードフレームとセラミツク基板との
    組立方法。
JP11418580A 1980-08-20 1980-08-20 Lead frame for integrated circuit Granted JPS5737865A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11418580A JPS5737865A (en) 1980-08-20 1980-08-20 Lead frame for integrated circuit
US06/293,130 US4415917A (en) 1980-08-20 1981-08-17 Lead frame for integrated circuit devices
US06/506,798 US4486948A (en) 1980-08-20 1983-06-22 Method for forming lead frame for integrated circuit devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11418580A JPS5737865A (en) 1980-08-20 1980-08-20 Lead frame for integrated circuit

Publications (2)

Publication Number Publication Date
JPS5737865A JPS5737865A (en) 1982-03-02
JPH022294B2 true JPH022294B2 (ja) 1990-01-17

Family

ID=14631316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11418580A Granted JPS5737865A (en) 1980-08-20 1980-08-20 Lead frame for integrated circuit

Country Status (2)

Country Link
US (2) US4415917A (ja)
JP (1) JPS5737865A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372485A (ja) * 1991-06-19 1992-12-25 Bridgestone Cycle Co 自転車用補助ブレ−キレバ−装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5856360A (ja) * 1981-09-29 1983-04-04 Sumitomo Metal Mining Co Ltd Ic用リ−ドフレ−ム及びその製造方法
JPS58116240U (ja) * 1982-01-30 1983-08-08 株式会社キツダ 半導体装置のパツケ−ジ
US4477970A (en) * 1982-04-01 1984-10-23 Motorola, Inc. P.C. Board mounting method for surface mounted components
US4633130A (en) * 1985-05-17 1986-12-30 Rca Corporation Multibeam electron gun having a transition member and method for assembling the electron gun
JPS63296256A (ja) * 1987-12-18 1988-12-02 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2534132B2 (ja) * 1989-05-15 1996-09-11 株式会社新川 ボンデイング方法
US4973948A (en) * 1990-01-26 1990-11-27 Micron Technology, Inc. Reversed or missing lead frame detector
RU2456703C1 (ru) * 2011-03-16 2012-07-20 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") Выводная рамка для свч и квч полупроводникового прибора
RU2541725C1 (ru) * 2013-07-23 2015-02-20 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП "НПП "Исток") Выводная рамка для многокристального полупроводникового прибора свч

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
US3781457A (en) * 1972-05-26 1973-12-25 Texas Instruments Inc Glass dual-in-line header
US3832480A (en) * 1972-07-07 1974-08-27 Gte Sylvania Inc Intermediate package and method for making
US4012835A (en) * 1974-09-17 1977-03-22 E. I. Du Pont De Nemours And Co. Method of forming a dual in-line package
US4138691A (en) * 1977-06-07 1979-02-06 Nippon Electric Co., Ltd. Framed lead assembly for a semiconductor device comprising insulator reinforcing strips supported by a frame and made integral with lead strips
US4137546A (en) * 1977-10-14 1979-01-30 Plessey Incorporated Stamped lead frame for semiconductor packages
JPS53114353A (en) * 1978-01-23 1978-10-05 Hitachi Ltd Forming work method for plate material
JPS5650549A (en) * 1979-10-01 1981-05-07 Hitachi Ltd Manufacture of semiconductor device and lead frame used therefor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04372485A (ja) * 1991-06-19 1992-12-25 Bridgestone Cycle Co 自転車用補助ブレ−キレバ−装置

Also Published As

Publication number Publication date
JPS5737865A (en) 1982-03-02
US4415917A (en) 1983-11-15
US4486948A (en) 1984-12-11

Similar Documents

Publication Publication Date Title
JPH022294B2 (ja)
JPS6182694A (ja) ジヤツクの製造方法
JPS5826764B2 (ja) 多接点接触ばねの製造方法
JP3973348B2 (ja) レーザ装置及びその製造方法
JPS6242389B2 (ja)
JPH02860B2 (ja)
JPS6239543B2 (ja)
JPH0558273B2 (ja)
JP4785642B2 (ja) レーザ装置
JPS6347272B2 (ja)
JPS5852862A (ja) リ−ドフレ−ム
JPH03230556A (ja) 半導体装置用リードフレーム
JP2611998B2 (ja) 口金ピンとリード線の接続方法
JP3052485B2 (ja) 電子部品の製造方法
JP2527497B2 (ja) リ―ドフレ―ムの製造方法
JPS5874061A (ja) Dip型ケ−スの製造方法
EP0644585A2 (en) Lead frame and method of manufacturing the same
JPH07169895A (ja) リードフレーム及びその製造方法
JPS5944774B2 (ja) リ−ドフレ−ム素材
JPS58123747A (ja) 半導体装置の製造方法
JPS63234551A (ja) 半導体装置の製造方法
JPH02105447A (ja) Ic外部リード曲げ成形金型
JPS644347B2 (ja)
JPH05327006A (ja) 光結合素子の製造方法
JPS63237369A (ja) ピン端子