JPH02226886A - データ伝送装置及び伝送方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル画像信号を２次元コサイン変換
（ｄｉｓｃｒｅｔｅ　ｃｏｓｉｎｅ　１．ｒａｎｓｆｏ
ｒｍ）等の２次元変換符号化により符号化することでデ
ータ量を圧縮するデータ伝送装置、特に、伝送データの
データ量を所定値以下に制御するバシファリングに関す
る。

（発明の概要］ この発明では、（ｎ×ｎ）の画素からなる２次元の画像
ブロックに対し、コサイン変換等の変換符号化が行われ
、変換符号化で得られた直流成分は、所定ビット数で伝
送されると共に、（ｎ！−１）個の交流成分が（ｍｘｍ
）（ｎ＞ｍ）のサブブロックに分割され、サブブロック
単位で有意なデータを有するサブブロックのアドレス情
報と伝送されるサブブロック内の有意な係数データとが
伝送されることで、フィードフォワード制御により伝送
データ量を所定の目標値より小に制御できる。

〔従来の技術〕

画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている。変換符号化としては、アダマール変換、コ
サイン変換等が知られている、従来のコサイン変換符号
化装置は、例えば第１３図に示すような構成を有してい
る。

第１３図において、５１で示す入力端子には、標本化さ
れた離散的な画像信号ｆ　（ｊ　、　ｋ）が供給され、
この入力信号がコサイン変換（ＯＣＴ変換）回路５２に
供給される。コサイン変換回路５２では、２次元コサイ
ン変換がなされる。２次元コサイン変換では、次式で示
される処理がなされる。但し、原データは、１ブロツク
が（ｎ×ｎ）サンプルの２次元データｆ（Ｊ、ｋ）（ｊ
、に−０，１，、、、、ｎ−１）とする。

ｕ、ｖ−０＋Ｌ１４．ｎ−１ コサイン変換回路５２からの係数値Ｆ　（ｕ、　ｖ）が
ブロック走査回路５３に供給され、ブロック内の係数デ
ータが直流成分から高周波成分に向かってジグザグ走査
で出力される。ブロック走査回路５３からの係数データ
が再量子化回路５４に供給される。再量子化回路５４で
は、係数データがバッファコントロール回路５８からの
量子化ステップで量子化される。再量子化回路５４の出
力信号がソーティング回路５５に供給される。ソーティ
ング回路５５では、振幅の絶対値の順序で係数データが
ソーティングされた後、振幅とアドレスの両方が差分さ
れる。ソーティング回路５５からの差分信号が可変長符
号化回路５６に供給される。可変長符号化回路５６では
、ランレングス符号化及びハフマン符号化により、所定
ビ・ント数のコード信号に変換される。

可変長符号化回路５６からのコード信号がバッファメモ
リ５７に供給される。バッファメモリ５７は、可変長符
号化回路５６からのコード信号の伝送レートを伝送路の
レートを超えない範囲のレートに変換するために設けら
れている。バッファメモリ５７の入力側のデータレート
は、可変のものであるが、バッファメモリ５７の出力側
のデータレートが略々一定となる。バッファメモリ５７
からの出力データが端子５９に取り出される。バッファ
メモリ５７において、伝送データ量の変動が検出され、
検出信号がバッファコントロール回路５８に供給される
。

バッファコントロール回路５８は、再量子化回路５４の
量子化ステップを制御し、また、可変長符号化回路５６
におけるスレッシツルディングによって、伝送される係
数データが所定のデータ量となるように制御する。スレ
ッシツルディングは、絶対値がしきい値より大きい係数
データからしきい値を減算する処理である。但し、直流
成分の係数データＦ　（０，０）は、スレッシツルディ
ングの対象から除かれる。

〔発明が解決しようとする課題） 上述のようなフィードバック型のバッファリングは、バ
ッファメモリ５７がオーバーフローしそうになると、バ
ッファメモリ５７への入力データのレートを低下させ、
逆に、バッファメモリ５７がアンダーフローしそうにな
ると、バッファメモリ５７への入力データのレートを上
昇させるように、バッファコントロール回路５８により
量子化ステップ及びしきい値をフィードバック制御して
いる。フィードバック制御のために、帰還量に対する感
度を上げ過ぎると、目標値付近で発振し、逆に感度を下
げ過ぎると、収束に時間がかかる問題が生じる。収束に
時間がかかる時には、バッファメモリ５７の容量を増や
す必要がある。このように、従来のバッファリング処理
は、実用に当たっては、相当のノウハウが必要な問題点
があった。

また、従来のフィードバック型のバッファリング装置は
、ソーティング回路５５及びスレッシツルディング回路
等の複雑な回路を必要とする欠点があった。

更に、従来の方式は、伝送データ量を長い期間で平均的
に所定値以下に抑えることができるが、ディジタルＶＴ
Ｒのように、テレビジョン信号の１フィールド或いは１
フレ一ム単位で、正確にデータ量を制御することが難し
い欠点があった。

従って、この発明の目的は、スレッショルディング回路
、ソーティング回路のような複雑な回路を必要とせずに
、フィードフォワード型のバッファリングにより、１フ
ィールド或いはｌフレーム単位でデータレートを一定レ
ートとすることができるデータ伝送装置を提供すること
にある。

本願出願人は、先に変換符号化で得られた係数データを
ＡＤＲＣ（ダイナミックレンジＤＲに適応した符号）で
符号化し、符号化出力のデータ量を所定値以下に抑える
データ伝送装置を提案している（特願昭６３−２４５２
２７号明細書参照）。

この方式は、従来のフィードバック型のバッファリング
の問題点を解決でき、また、データの圧縮率を高くでき
る。しかし、ＡＤＲＣ符号化装置を組み合わせる必要が
あるため、回路の複雑化、データの誤差の増加の問題が
あった。

この発明は、変換符号化で得られた係数データ自体のデ
ータ量を制御することで、先に提案されている方式と異
なるものである。

〔課題を解決するための手段〕

この発明では、（ｎ×ｎ）（例えばｎ−８）の画素から
なるブロックに対し、変換符号化が行われ、変換符号化
で得られた直流成分は、所定ビット数で伝送されると共
に、（ｎ”−１）個の交流成分が（ｍｘｍ）（ｎ＞ｍ）
（例えばｍ−２）のサブブロックに分割され、サブブロ
ック単位で有意なデータを有するサブブロックのアドレ
ス情報Ａｉ、Ｐｉと伝送されるサブブロック内の有意な
係数データＤＡＴＡｉとが伝送される。

（作用］ 変換符号化例えばコサイン変換で得られた係数データの
中で、直流成分は、サブブロックのアドレス情報ＡＯ，
ＰＯと共に、原データとして伝送される。交流成分は、
サブブロックのアドレス情報Ａｉ、Ｐｉと共に、０でな
い有意なデータＤＡＴＡｉのみが伝送される。伝送する
ことが必要なデータ量は、固定のデータ量である直流成
分に関してのデータ量と計算された交流成分に関するア
ドレス情報及び係数データとの和である。求められたデ
ータ量が目標値と比較され、データ量が目標値より小と
なるように、交流成分に関して、データ量が制御される
。交流成分に対して、重み付け、非線形量子化等で、デ
ータ量が目標値より小にフィードフォワード制御される
。

〔実施例］ 以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の項目に従ってなされる。

ａ、全体システム ｂ、バッファリング処理 ｃ、変形例 ａ、全体システム 第１図において、１で示す入力端子に標本化された離散
的な画像信号が供給され、入力ディジタル画像信号がブ
ロック化回路２に供給される。ブロック化回路２では、
フィールド内のディジタル画像信号が走査順序からブロ
ックの順序に変換される。第２図は、ＤＣＴ用の画像ブ
ロックの一例を示し、水平方向に８画素、垂直方向に８
ラインの（８Ｘ８）の２次元ブロックが形成される。ラ
イン数が５２５の方式で、１フイールドの有効ライン数
が２４０．１ラインの有効サンプル数が７２０の場合で
は、 （７２０Ｘ２４０）＋　（８Ｘ８）−２７００個のブロ
ックが１フイールド内に含まれる。

このブロック化回路２の出力信号がコサイン変換（ＤＣ
Ｔ変換）回路３に供給される。コサイン変換回路３では
、従来と同様の処理により、２次元コサイン変換がなさ
れる。コサイン変換回路３からブロックサイズと対応す
る（８Ｘ８）の係数テーブルが得られる。この係数テー
ブルにおいて、各係数値データは、例えば１ビツトの符
号（±）ビットを含む８ビツトのデータである。

コサイン変換回路３からの係数データが重み付は回路４
に供給される０重み付は回路４では、（８Ｘ８）の係数
テーブルに対して第３図に示すような固定の重み付は係
数が乗じられる。この重み付は係数は、ＤＣ（直流）成
分に対しては１とされ、次数が高いＡＣ（交流）成分程
、重み付は係数が小とされている。即ち、重要度が高い
係数はど大きい重み付は係数が乗じられる。

重み付は回路４からの係数データが１フイールドメモリ
で構成されたバッファメモリ５及び絶対値化回路６に供
給される。絶対値化回路６で絶対値に変換された係数デ
ータが最大値検出回路７及び度数分布メモリ９に供給さ
れ、最大値検出回路７の出力信号が度数分布メモリ８に
供給される。

最大値検出回路７は、ＤＣＴ用のブロックを更に分割し
たサブブロック毎にＡＣ係数の絶対値の最大値ＭＡＸを
検出する。上述の（８Ｘ８）のブロックが第４図Ａに示
すように、（２Ｘ２）の１６個のサブブロックに更に分
割される。サブブロックに対しては、第４図Ｂに示すよ
うに、ジグザグ走査の順序でＯ〜１５０番号付けがなさ
れ、サブブロックのアドレスは、この番号に対応する４
ビツトで表現される。サブブロック内のサンプル番号は
、第４図Ｃに示すように定められている。

度数分布メモリ８及び９は、後述するバッファリング処
理のために設けられている。一方の度数分布メモリ８に
は、絶対値に変換されたＡＣ係数のサブブロック内の最
大値ＭＡＸの度数分布が記憶され、次にこの最大値ＭＡ
Ｘが１フイ一ルド期間で累積され、累積度数分布表が形
成される。他方の度数分布メモリ９には、絶対値に変換
されたＡＣ係数の度数分布が記憶され、次にこの値が１
フイ一ルド期間で累積され、累積度数分布表が形成され
る。

バッファメモリ５は、バッファリング処理の単位期間で
ある１フイールドのメモリ容量を有し、バッファメモリ
５からの係数データが重み付は回路１０に供給される。

重み付は回路１０は、バ・ソファリング処理のために設
けられており、１フイールド当たりの送信データ量（送
信ビ・ント数）が目標とする所定値を超えないように、
制御された重み付は係数が係数データに乗じられる０重
み付は係数の最大値が１であり、１／２．１／４．１／
８．１／１６゜１／３２．１／６４と重み付は係数が小
となるほど、送信すべきデータ量が減少する。バッファ
リング処理の対象とされるのは、ＡＣ成分であって、重
要度が高いＤＣ成分は、原データのままで伝送される。

度数分布メモリ８．９に対するアドレス、重み付は回路
１０に対して重み付は係数前指定するためのモード信号
等がコントロール信号発生回路１１で形成される１重み
付は回路１０からの係数データとモード信号とがフォー
マット化回路１２に供給され、送信データがフォーマッ
ト化回路１２の出力端子１３から発生し、伝送路に送出
される。

伝送路の一例は、磁気記録／再生のプロセスである。フ
ォーマット化回路１２では、伝送用の同期パターンの付
加、エラー訂正符号化の処理等が必要に応じてなされる
。送信ビット数の計算等の処理は、入力データのデータ
欠落期間（垂直ブランキング期間）内で行うことができ
、次のフィールド期間でバッファメモリ５から読み出さ
れるデータに対して、前のフィールドで決定されたモー
ドに応じた重み付は処理がなされる。

第５図は、送信データの構成を示す、送信データは、最
初にサブブロックＯのデータが位置し、次にサブブロッ
ク内のデータが全てＯでないサブブロックのデータが順
次位置する構成を有している。第５図において、ＤＣは
、サブブロックＯの第０サンプル目のデータ、即ち、直
流成分を示すデータであって、このデー゛りり、Ｃは、
８ビットで必ず伝送される。Ａｌは、１番目のサブブロ
ックのデータが続くことを示す４ビツトのアドレスデー
タである。Ｐｌは、ｉ番目のサブブロックの送るべきサ
ンプルの番号を示す４ビツトのデータである。ＰｌＯ中
で、“ｌ”は、０でない値を持つサンプル、即ち、有意
なサンプルを示し、データＤＡＴＡｔの部分にその値が
符号化されている。ＰｌＯ中で、°Ｏ“は、０の値を持
ち、伝送されないサンプルを示す０例えばＰｌが図示の
ように、（０１０１）である時には、サブブロック１の
第Ｏ及び第２のサンプルの値がＯを意味し、第１及び第
３のサンプルの値がＯでなく、これらのＯでない値がＤ
ＡＴＡｉの部分に符号化されていることを意味する。

コサイン変換で得られた係数データは、符号（±）ビッ
トを含めて８ビツトで表現されており、この係数データ
は、フォーマット化回路１２で第６図のように、送信信
号に変換される。第６図Ａは、ＤＣＴで得られた係数デ
ータの中のＡＣ係数の値及びコードを示している。ａｌ
は、ＡＣ係数データの（ｉ−１）番目のビットを表す、
この係数データが第６図已に示すビットパターンの送信
データに変換される。

送信データのビットパターンは、サインビットＳを先頭
に有する元のビットの間に”Ｏｍ又は°１”の結合ビッ
トが挿入されたものである。サインビットＳの“Ｏｍが
十を意味し、これが“１“が−を意味する。結合ビット
の“１”は、最後のビットの前に付加されている。従っ
て、ビット系列の最後は、（“ｌ″Ｓ）又は（“１′″
ａＯ）となり、ビット系列の区切りを検出でき、受信側
で送信データを係数データに復号することができる。

ｂ、バッファリング処理 第７図は、この発明の一実施例中のバッファリング処理
と関連する一部を詳細に示す、絶対値化回路６からのＡ
Ｃ係数の絶対値が最大値検出回路７に供給され、最大値
検出回路７で、サブブロック毎の最大値ＭＡＸが検出さ
れる。この最大値ＭＡＸがマルチプレクサ２１に供給さ
れ、マルチプレクサ２１の出力信号が度数分布メモリ８
に対して、７ビツトのアドレスとして供給される。また
、ＡＣ係数の絶対値がマルチプレクサ３１に供給され、
マルチプレクサ３１の出力信号が度数分布メモリ９に対
して、７ビツトのアドレスとして供給される。

度飲分布メモリ８から読み出されたデータが加算回路２
２に供給され、加算回路２２でマルチプレクサ２３の出
力と加算される。マルチプレクサ２３には、０、＋１及
びレジスタ２４の出力信号とが供給され、これらの入力
信号の一つが選択的に加算回路２２に供給される。加算
回路２２の出力信号がレジスタ２４に供給される。レジ
スタ２４の出力信号が上述のように、マルチプレクサ２
３にフィードバックされると共に、乗算回路２５を介す
ることで８倍とされ、乗算回路２５の出力信号が加算回
路３６に供給される。

度数分布メモリ９に関連して、メモリ８と同様に、加算
回路３２、マルチプレクサ３３、レジスタ３４、乗算回
路（２倍回路）３５が設けられている０乗算回路２５及
び３５は、シフト回路で構成できる。

後述のように、加算回路３６の出力には、送信する必要
があるＡＣ係数の送信ビット数が得られ、この送信ビッ
ト数が比較回路３７に供給される。

比較回路３７には、端子３８から送信ビット数の目標値
が供給され、計算された送信ビット数と目標値の大小関
係が検出される。

比較回路３７の比較出力信号が破線で囲んで示すコント
ロール信号発生回路１１のモード発生器４１に供給され
る。モード発生器４１は、例えば３ビツトのモード制御
信号ＭＤを発生する。このモード制御信号ＭＤがアドレ
ス発生器４２及びレジスタ４３に供給される。レジスタ
４３には、比較回路３７からの比較出力信号がクロック
として供給され、送信ビット数が目標値より小の時に比
較回路３７から発生する比較出力信号で宅−ド制御信号
ＭＤがレジスタ４３に取り込まれる。また、アドレス発
生器４２で形成されたアドレス信号がマルチプレクサ２
１及び３１に供給される。

モード制御信号ＭＤで制御されるモードは、以下のもの
である。

モード５ＡＣ係数をそのまま伝送する。

モード２：ＡＣ係数を１７２倍して伝送する。

モード３：ＡＣ係数を１７４倍して伝送する。

モード４：ＡＣ係数を１７８倍して伝送する。

モード５＋ＡＣ係数を１７１６倍して伝送する。

モード６：ＡＣ係数を１７３２倍して伝送する。

モード１：ＡＣ係数を１ノロ４倍して伝送する。

レジスタ４３からのモード制御信号ＭＤが破線で囲んで
示す重み付は回路１０に供給される０重み付は回路１０
は、レジスタ４３からのモード制御信号ＭＤとカウンタ
４５で発生したサブブロック番号とがアドレスとして供
給され、重み付は係数を発生するＲＯＭ４４と、バッフ
ァメモリ５からの係数データとＲＯＭ４４から読み出さ
れた重み付は係数とを乗算する乗算回路４６とで構成さ
れている０乗算回路４６の出力データがフォーマット化
回路１２に供給され、モード制御信号ＭＤと共に送信デ
ータに変換される。

重み付は回路１０において、カウンタ４５からのサブブ
ロック番号が供給されているのは、−律にＡＣ係数に対
して、％等の重み付は係数を乗じるのではなく、よりき
め細か（重み付は係数を乗じることを可能とするためで
ある０例えばサブブロック１〜サブブロツク５とサブブ
ロック６〜サブブロツク１５とで別の重み付は係数を乗
じることを可能とできる。但し、このような重み付けを
する時には、度数分布メモリ８及び９として、サブブロ
ック１〜サブブロツク５迄と、サブブロック６〜サブブ
ロツク１５迄とで別々のものが用意される必要がある。

また、重み付は回路１０の代わりに、第８図に示すよう
な非線形量子化回路４７を使用しても良い、非線形量子
化回路４７は、例えばＲＯＭの構成とされ、カウンタ４
５からのサブブロック番号とモード制御信号ＭＤとが非
線形量子化回路４７に供給され、モードに応じた量子化
ステップで再量子化された出力信号が非線形量子化回路
４７から得られる０例えば送信ビット数を減少させたい
時には、大きい量子化ステップで再量子化がされたデー
タが形成される。

ｌフィールド当たりの送信ビット数を目標値より小に制
御するには、モードｌの時（即ち、重み付は係数が１の
時）に送信ビット数が計算され、この送信ビット数と目
標値とが比較回路３７で比較され、目標値より送信ビッ
ト数が小さい時には、モード１で重み付けされたＡＣ係
数が送信され、逆に、目標値より送信ビット数が大きい
時には、モード２の時（即ち、重み付は係数がＡの時）
の送信ビット数が計算され、この送信ビット数と目標値
とが比較される。目標値より送信ビット数が少なくなる
迄、モード１からモード７に向かってモードが順次変え
られる。

送信ビット数の計算について、２７００ブロツク／フイ
ールドを例として説明する。

まず、送信データ（第５図参照）中のＡＯ，ＰＯ，ＤＣ
は、全てのブロックで送信しなければならない。つまり
、（４＋４＋８）Ｘ２７００−４３２００ビツト／フイ
ールドは、固定のデータ量である。Ａｔ、Ｐｌ、ＤＡＴ
Ａｉのビット数は、可変で、これらのビット数を知るこ
とが必要である。比較回路３７では、可変のビット数に
関する比較がなされる。

サブブロックｌのアドレスデータＡｔ　　（４ビツト）
、サブブロックｉの中のサンプル番号のデータＰｉ（４
ビツト）のデータ量の計算について説明する。

Ａｔ、Ｐｉを送らなければならないのは、各サブブロッ
ク中にＯでない値を持ったＡＣ係数が一つでも在る場合
である。従って、各サブブロックのＡＣ係数の最大値Ｍ
ＡＸに注目すれば、充分である。そこで、１フイールド
内の全ブロックのサブブロック１〜サブブロツク１５の
ＡＣ係数の絶対値の最大値ＭＡＸの度数分布を作成し、
この度数分布を累積度数分布に変換する。

度数分布メモリ８は、書き込みの前にクリアされる。加
算回路２２は、クリア動作時にゼロデータを発生し、ま
た、コントロール信号発生回路１１のアドレス発生器４
２からの順次変化するアドレスがマルチプレクサ２１を
介してメモリ８に供給され、６ビツトの全アドレスにゼ
ロデータが書き込まれる。このクリアの後にマルチプレ
クサ２１が量大値検出回路７で検出された最大値ＭＡＸ
を選択し、また、マルチプレクサ２３が＋１の人力を選
択する。最大値ＭＡＸで指定されるアト１／スのデータ
がメモリ８から読み出され、加算回路２２で＋１される
。この加算回路２２の出力データがメモリ８の入力デー
タとして同一のアドレスに書き込まれる。この処理が１
フイ一ルド期間にねたうてなされた後に、度数分布メモ
リ８には、ＡＣ係数の絶対値の最大値ＭＡＸの度数分布
表が貯えられる。

度数分布メモリ８と同様に、度数分布メモリ９は、最初
にゼロクリアされ、次に、ＡＣ係数の絶対値をアドレス
として、加算回路３２で＋１されたメモリ９の内容が同
一のアドレスに書き込まれることで、ＡＣ係数の絶対値
の１フイ一ルド期間の度数分布表がメモリ９に形成され
る。このように、メモリ８及び９に１フイ一ルド分の発
生度数の分布表が形成されたら、次に、これらの度数分
布表から累積度数分布表が形成される。

累積度数分布表の形成のために、マルチプレクサ２１及
び３１がコントロール信号発生回路１１のアドレス発生
器４２の出力を選択する状態に切り替えられ、また、マ
ルチプレクサ２３及び３３が１／ジスタ２４及び３４の
出力を夫々選択する状態に切り替えられる。アドレス発
生器４２は、（１２７，１２６，１２５，・・・、　２
．１）とディクリメントするアドレスを発生する。各ア
ドレスの読み出し出力は、加算回路２２及び３２でレジ
スタ２４及び３４の出力と夫ｍｊｌＱ算される。

レジスタ２４及び３４は、累積度数分布表の作成に先立
ってゼロリセットされ、従って、メモリ８及び９には、
アドレス１２７からの値が累積された値が書き込まれる
。アドレス１２７からアドレス１迄、メモリ８及び９の
アドレスが変化した後に、各メモリに累積度数分布表が
形成される。

第９図Ａは、ＡＣ係数の絶対値の最大値ＭＡＸを横軸と
し、発生度数を縦軸とした度数分布グラフである。この
度数分布が１２７の側から１に向かって累積されること
で、第９ｍＢに示す凰積度数分布グラフが得られる。こ
の累積度数分布グラフから、ＡＣ係数に重み付は係数を
乗じた場合、最大値ＭＡＸがＯとなるサブブロックの個
数が分り、送信すべきサブブロック数が分る。

メモリ８に形成された累積度数分布グラフが具体的に第
１０図に示すものである時に、伝送すべきＡｔ、Ｐｉの
ビット数は、下記のように直ちに求めることができる。

本係数データをそのまま使った場合（モード１）Ａｔ、
Ｐｉを送るべきサブブロック数：Ｍ１送信ビット数：８
Ｍ１ 水係数データに１／２を乗じた場合（モード２）Ａｉ、
Ｐｉを送るべきサブブロック数二Ｍ２送信ビット数：８
Ｍ２ 本係数データに１／４を乗じた場合（モード３）Ａｔ、
Ｐｉを送るべきサブブロック＠：Ｍ３送信ビット敗；８
Ｍ３ 本係数データに１／８を乗じた場合（モード４）Ａｔ、
Ｐｔを送るべきサブブロック数；Ｍ４送信ビット敗：８
Ｍ４ 水係数データにｌ／１６を乗じた場合（モード５）Ａｉ
、Ｐｋを送るべきサブブロック数７ＭＳ送信ビット数＝
８Ｍ５ 本係数データに１／３２を乗じた場合（モード６）Ａｉ
、Ｐｉを送るべきサブブロック数７Ｍ６送信ビツト数：
８Ｍ６ 本係数データに１７６４を乗じた場合（モード７）Ａｉ
、、Ｐｉを送るべきサブブロック数二Ｍ７送信ビット数
：８Ｍ７ また、（１，Ｉ’２）　（１，Ｉ’＝２）　’　（１，
／’−２）　’等を乗じたものは、累積度数分布グラフ
の横軸の３．６．１２の値から直ぐにサブブロック数が
分る。更に、非線形量子化をする場合にも、同様にサブ
ブロック数が分る。このように、係数データ（ＡＣ係数
）にある重み付は係数を乗じた場合、送信すべきＡｉ、
Ｐｉのデータ量が分ることは、このデータ量を所定量以
下に抑えるバッファリングが可能であることを意味する
。

前述のように、度数分布メモリ８に累積度数分布表が形
成された後に、マルチプレクサ２１は、アドレス発生器
４２からのアドレスを選択する状態に切り替えられ、マ
ルチプレクサ２３が０を選択する状態に切り替えられる
。アドレス発生器４２は、（６４，３２，１６，８，４
，２，１）と順次変化するアドレスを発生する。加算回
路２２では、メモリ８からのデー夕が変更されないので
、上述のアドレスで読み出されたデータは、累積度数Ｍ
７、ＭＳ、ＭＳ、Ｍ４．Ｍ３．Ｍ２．Ｍｌに他ならない
、これらの具積度数が乗算回路２５で８倍されて、Ａｔ
、Ｐｉを送るべきサブブロック数を示す乗算回路２５の
出力が加蒐回路３６に供給される。

伝送すべきデータＤＡＴＡｉのデータ量を計算するため
に、上述のように、全てのＡＣ（ｌｆ、＠の絶対値の発
生度数を求め、第１０図と同様の累積度数分布グラフ（
表）が作成される。第１０図がメモリ９に形成されたＡ
Ｃ係数の累積度数分布グラフとした場合、第６図のよう
な送信データに変換して伝送する時の送信ビット数は、
次のようになる。但し、ビット数は、累積度数分布グラ
フの横軸であるＡＣ係数の絶対値のビット数であり、ま
た、Ａ１、Ｐｉと区別するために、度数の値として、Ｍ
ｉに代えてＮｉの参照符号を使用する。

＊７ビツトのＡＣ係数のサンプル数ｊＮ７送信ビット数
：１４Ｎ７ビツト ＊６ビツトのＡＣ係数のサンプル数ｊＮ６−８７送信ビ
ット数：１２　（Ｎ６−Ｎ７）ビット本５ビツトのＡＣ
係数のサンプル数：Ｎ５−Ｎ６送信ビツト敗：　１０　
（Ｎ５−Ｎ６）ビット本４ビツトのＡＣ係数のサンプル
数：Ｎ４−Ｎ５送信ビット数：　８　（Ｎ４−８５）ビ
ット本３ビツトのＡＣ係数のサンプル数：Ｎ５−Ｎ４送
信ビット数：　６　（Ｎ３−８４）ビット本２ビツトの
ＡＣ係数のサンプル数：Ｎ２−Ｎ３送信ビツト数＋　４
　（Ｎ２−Ｎ３）ビット本ｌビットのＡＣ係数のサンプ
ル数ｊＮ１−Ｎ２送信ビット数：２（Ｎｌ−Ｎ２）ビッ
ト従うて、重み付は係数が１であるモード１０時の伝送
データ量の合計ピッ°ト数は、 ２　（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビ
ット と求まる。ＡＣ係数の絶対値が１７２倍されるモード２
では、２ビツトのＡＣ係数が１ビツトのＡＣ係数となる
ように、ＡＣ係数のビット数が１ビツト減少するから、
合計ビット数は、 １２Ｎ７＋ｌＯ（Ｎ６−Ｎ７）　＋８　（Ｎ５−Ｎ６）
＋６　（Ｎ４−Ｎ５）　＋４　（Ｎ３−Ｎ４）　＋２（
Ｎ２−Ｎ３） −２（Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビット ＡＣ係数の絶対値が１７４倍されるモード３では、合計
ビット数は、 ２　（Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビットＡＣ係数
の絶対値が１７８倍されるモード４では、合計ビット数
は、 ２　（Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７）ビットＡＣ係数の絶対
値が１／１６倍されるモード５では、合計ビット数は、 ２　（Ｎ５＋Ｎ６＋Ｎ？）ビット ＡＣ係数の絶対値が１７３２倍されるモード６では、合
計ビット数は、 ２　（Ｎ６＋Ｎ？）ビット ＡＣ係数の絶対値が１７６４倍されるモード７では、合
計とット飲は、 ２Ｎ７ビツト と求められる。

また、Ａｉ及びｐｉの場合と同様に、（ｌｆ２）　（Ｉ
Ｊ２）”　（ＩＪ″２）５等を乗じたり或いは非線形再
量子化をする場合にも、同様に送信ビット数を求めるこ
とができる。このように、係数データ（ＡＣ係数）にあ
る重み付は係数を乗じた場合、送信すべｔｋＤＡＴＡｉ
のデータ量が分ることは、このデータ量を所定量以下に
抑えるバッファリングが可能であることを意味する。

前述のように、度数分布メモリ９に興積度数分布表が形
成された後に、送信ビット数が検出される。この検出の
ために、マルチプレクサ３１は、アドレス発生器４２か
らのアドレスを選択する状態に切り替えられ、マルチプ
レクサ３３がレジスタ３４の出力を選択する状態に切り
替えられる。

アドレス発生器４２は、前述のように、（６４゜３２．
１６，８，４，２．１）と順次変化するアドレスを発生
する。加算回路２２で、メモリ８からのデータとレジス
タ３４に格納されている前のアドレスのデータとが加算
されるので、上述のアドレスで読み出されたデータは、
累積度数Ｎ７（Ｎ７＋８６）、（Ｎ７＋Ｎ６＋Ｎ５）、
（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４）、（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ
４＋Ｎ３）、（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４＋Ｎ３十Ｎ２）
、（Ｎ７＋Ｎ６＋Ｎ５＋Ｎ４＋Ｎ３＋Ｎ２＋Ｎ１）に他
ならない、これらの累積度数が乗算回路３５で２倍され
て、ＡＣ係数の送信ビット数を示す乗算回路３５の出力
が加算回路３６に供給される。

加算回路３６からの送信ビット数（但し、固定のビット
数が除外されている）が比較回路３７において目標値と
比較され、目標値との大小関係が検出される。比較回路
３７の比較出力から、より送信ビット数を減少させるモ
ードに移行することが必要かどうかがモード発生器４１
で判断される。

例えばＡＣ係数にＡの重み付は係数を乗じるモード２に
移行した時の送信ビット数を求めるために、アドレス発
生器４２から（６４，３２，１６，８゜４．２）のアド
レスが出力され、このアドレスで上述と同様に計算され
た送信ビット数と目標値との大小関係が判断される。

以上のように、送信ビット数が目標値より小となるモー
ドが決定され、バッファメモリ５で遅延されたＡＣ係数
にモードと対応する重み付は係数が重み付は回路１０で
乗算される。

以上の説明から明らかなように、各モードにおける１フ
イールド当たりの送信ビット数は、次の弐で表すことが
できる。

本係数データをそのまま使用するモード１の場合１６Ｘ
２７００＋８Ｍ１＋２　（Ｎｉ＋Ｎ２十Ｎ３＋Ｎ４＋Ｎ
５＋Ｎ６＋Ｎ７）ビット本係数データが１７２借される
モード２の場合１６ｘ２７００＋８Ｍ２＋２　（Ｎ２＋
Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７５ビツト 本係数データが１７４倍されるモード３の場合１６Ｘ２
７００＋８Ｍ３＋２　（Ｎ３＋Ｎ４十＋Ｎ　５　＋Ｎ　
６　＋Ｎ　１　）ビット本係数データが１７８倍される
モード４の場合１６Ｘ２７００＋８Ｍ４＋２　（Ｎ４＋
Ｎ５＋＋Ｎ６＋Ｎ７）ビット 本係数データが１Ｘ１６倍されるモード５の場合１６Ｘ
２’７００＋８Ｍ５＋２　（Ｎ５＋Ｎ６＋Ｎ７）ビット 本係数データが１７３２倍されるモード６の場合１６Ｘ
２７００＋８Ｍ６七２　（Ｎ６十Ｎ？）ビット 本係数データが１Ｘ６４倍されるモード７の場合１６Ｘ
２７００＋８Ｍ７＋２Ｎ７ビツトＣ０変形例 上述の実施例では、１フイールド内のデータを（８Ｘ８
）等の画像ブロックに分割している。しかし、１フレー
ム内のデータをブロックに分割しても良い、また、圧縮
率の向上のために、２フレームの画像データからブロッ
クを形成しても良い。

第１１図及び第１２図は、２フレームの画像データから
ブロックを形成する一例及び他の例を示す。

第１１図Ａは、第１フレームの画像データを示し、第１
１図Ｂは、第２フレームの画像データを示す、斜線を付
した画素は、第２フイールド及び第４フイールドに夫々
属するものであり、斜線が付されていない画素は、第１
フイールド及び第３フイールドに夫々属するものである
第１１図Ａ及び第１１図Ｂから分るように、各フレーム
の画像データが水平方向に８サンプル、垂直方向に４サ
ンプルのデータとされ、第１１図Ｃに示すように１、各
フレームの画像データが組合わされて、（８×８）のブ
ロックが構成される。

第１２図Ａ及び第１２図Ｂは、夫々第１フレーム（第１
フイールド及び第２フイールド）と第２フレーム（第３
フイールド及び第４フイールド）の画像データを示す、
各フレームの画像データが水平方向に４サンプル、垂直
方向に８サンプルのデータとされ、第１２図Ｃに示すよ
うに、各フレームの画像データが組合わされて、（８Ｘ
８）のブロックが構成される。

２フレームの画像データから上述のように、ブロックを
形成することは、静止画の処理に適用して有用であり、
圧縮率が高くできる。ブロック化回路２に変更を加え、
バッファメモリ５の容量を２フレームに変える点を除い
て、実現の構成は、上述の実施例と同様である。

また、フォーマット化回路１２において、エラー訂正符
号化、同期パターンの付加等の処理を行っても良い、こ
れらの処理で増加する送信ビット数は、固定の量である
。

人力画像信号がテレビジ岬ン信号の輝度信号の場合に限
らず、コンポーネントカラー映像信号であっても良い、
コンポーネントを同時化して処理しても良く、また、コ
ンポーネントを別個に処理しても良い。

変換符号としては、コサイン変換に限らず、直交変換等
を使用しても良い。

〔発明の効果〕

この発明は、フィードフォワード制御で送信の必要なデ
ータ量を目標値より小に制御できるので、フィードバッ
ク制御と異なり、発振等の問題が生じない、また、この
発明は、ｌフィールド或いはｌフレーム等の単位でデー
タ量を正確に制御でき、ディジタルＶＴＲに通用して好
適である。更に、この発明は、ソーティング回路等の複
雑な回路を必要としないので、回路規模が大きくならな
い利点がある。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体システムを示すブロ
ック図、第２図はブロックの一例を示す路線図、第３図
は固定の重み付は係数を示す路線図、第４図はサブブロ
ックの説明に用いる路線図、第５図は送信データの構成
を示す路線図、第６図は送信データへのコード変換の説
明に用いる路線図、第７図はこの発明の一実施例の一部
の詳細なブロック図、第８図はバッファリングの構成の
変形例のブロック図、第９図及び第１Ｏ図はバッファリ
ング処理の説明に用いる路線図、第１１図及び第１２図
はブロックの他の例及び更に他の例を夫々示す路線図、
第１３図は従来技術の説明に用いるブロック図である。 図面における主要な符号の説明 ２ニブロック化回路、 ３：コサイン変換回路、 ５：バッファメモリ、 ７：ＡＣ係数データの最大値ＭＡＸ検出回路、８．９２
度数分布メモリ、 １０；重み付は回路、 ｔｔｉコントロール信号発生回路、 １２；フォーマット化回路、 １３：出力端子。 代理人　弁理士　杉　浦　正　知 ４束４にデータｆ）Ｌイ吉予”−タへつ食儒鶴第６図 ｏｏｏ。 ・　００　・ ・　　・　・　　・ ｏｏｏ。 ０　・　ＯＯ ◇　◇　◇　◇ ◆令◆◆ ◇　◇　◇　◇ ◆　◆　◆　◆ ◇　Ｑ　◇　◇ ◆　◆　争　◆ ０　◇　０　◇　０　◇　０　◇ ・　φ　・　◆　・　◆　ｅ　φ ０　◇　ｏｏｏｏｏ　　◇ ・　６ｅ　　φ　・　令　・　φ ｏＯｏ　　◇　０　◇　０　◇ Ｏφ・◆ｓｅｅ令 ０　◇　０ＯｏＯｏ　　◇ Ｏ令■令・φ・◆ ＣＩＣＴ用プロ、り 第１２図

Claims (1)

【特許請求の範囲】
1. （ｎ×ｎ）の画素からなるブロックに対し、変換符号化
   を行い、上記変換符号化で得られた直流成分は、所定ビ
   ット数で伝送すると共に、（ｎ＾２−１）個の交流成分
   を（ｍ×ｍ）（ｎ＞ｍ）のサブブロックに分割し、上記
   サブブロック単位で有意なデータを有するサブブロック
   のアドレス情報と伝送されるサブブロック内の有意な係
   数データを伝送するようにしたデータ伝送装置。