JPH05103212A - データ伝送装置 - Google Patents

Abstract

(57)【要約】 【目的】変換符号で発生した情報を伝送する時に、伝送
情報量を圧縮する。 【構成】画像データをＤＣＴで符号化する時に、ブロッ
クが構成される。このブロックとして、二つのタイプを
構成する。（８ライン×１６画素）の領域の同一走査線
に含まれる連続するサンプルの偶数番目のものは、元の
サンプルの値とされる。一方、その奇数番目のものは、
当該サンプルの前後のサンプルの平均値と当該サンプル
との差分値に変換される。元の値のサンプルからなる
（８×８）のタイプＡのＤＣＴブロックと、差分値から
なる（８×８）のタイプＢのＤＣＴブロックとが構成さ
れ、それぞれＤＣＴにより符号化される。伝送時には、
タイプＢのＤＣＴブロックに関する係数データで、直流
成分および高次の交流成分のもの以外の合計がしきい値
より小さい時に、そのＤＣＴブロックの係数データの伝
送が省略される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ディジタル画像信号
を２次元コサイン変換（discrete cosine transform)等
の変換符号により符号化することでデータ量を圧縮する
データ伝送装置、特に、伝送データのデータ量をさらに
圧縮するのに使用して好適なデータ伝送装置に関する。

【０００２】

【従来の技術】画像信号の冗長度を抑圧するために、所
定数の画素からなるブロックに画面を分割し、ブロック
毎に原画像信号の特徴と合った変換軸で線形変換を行う
変換符号が知られている。変換符号としては、アダマー
ル変換、コサイン変換等が知られている。従来のコサイ
ン変換符号化装置は、例えば（８×８）画素からなるブ
ロックに画像データを分割し、各ブロックをコサイン変
換（ＤＣＴ変換）し、（８×８＝６４）の係数データを
形成する。

【０００３】この係数データが直流成分から高周波成分
に向かってジグザグ走査で出力され、再量子化される。
再量子化された出力信号がその振幅の絶対値の順序でソ
ーティングされた後、振幅とアドレスの両方が差分され
る。この差分信号がランレングス符号化およびハフマン
符号化により、所定ビット数のコード信号に変換され
る。このコード信号がバッファメモリに供給される。バ
ッファメモリは、可変長符号化で発生したコード信号の
伝送レートを伝送路のレートを超えない範囲のレートに
変換するために設けられている。バッファメモリの入力
側のデータレートは、可変のものであるが、バッファメ
モリの出力側のデータレートが略々一定となる。バッフ
ァメモリにおいて、伝送データ量の変動が検出され、こ
の検出に応答して、再量子化の量子化ステップが制御さ
れ、また、可変長符号化におけるスレッショルディング
によって、伝送される係数データが所定のデータ量とな
るように制御される。スレッショルディングは、絶対値
がしきい値より大きい係数データからしきい値を減算す
る処理である。但し、直流成分の係数データは、スレッ
ショルディングの対象から除かれる。

【０００４】

【発明が解決しようとする課題】従来のＤＣＴ変換は、
画像の帯域を確保しつつ、情報量を圧縮しようとして
も、全ブロックに関して、直流成分等の固定情報量を送
る必要がある。固定情報量は、かなりの情報量であるの
で、圧縮率が十分に良くできなかった。従って、この発
明の目的は、画像の帯域を確保しながら、情報量を削減
することができるデータ伝送装置を提供することにあ
る。

【０００５】

【課題を解決するための手段】この発明は、画像データ
を水平方向および／または垂直方向に所定サンプル毎に
抜き出して（ｎ×ｎ）の画素データからなる原ブロック
と、水平方向および／または垂直方向の隣接画素データ
と当該データとの差分データによって、（ｍ×ｍ）の画
素データからなる差分ブロックとを形成し、原ブロック
および差分ブロックを変換符号によって、それぞれ符号
化し、差分ブロックを変換符号で符号化することで生成
される係数データの中で、有意なものを伝送するととも
に、有意なものが無いときに係数データの伝送を省略し
たことを示すフラグを伝送するようにしたデータ伝送装
置である。

【０００６】

【作用】例えばコサイン変換のために、（８×８）のＤ
ＣＴブロックが構成される。このＤＣＴブロックを構成
する時に、水平方向の連続する画素データ（サンプル）
の偶数番目のものは、そのままの値とし、その奇数番目
のものは、前後のサンプルの平均値と当該サンプルの値
との差分に変換する。そして、偶数番目のサンプルから
なる（８×８）のＤＣＴブロックと、差分データからな
るＤＣＴブロックとが構成される。各ＤＣＴブロックが
コサイン変換される。このように、差分データからなる
ＤＣＴブロックを構成することによって、伝送すべき情
報量が圧縮できる。

【０００７】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１において、１で示す入力端子に標
本化された離散的な画像信号、すなわち、ディジタル画
像信号が供給され、入力ディジタル画像信号がブロック
化回路を含むコサイン変換回路２に供給される。ブロッ
ク化回路では、フィールドあるいはフレーム内のディジ
タル画像信号が走査順序からブロックの順序に変換され
る。従来では、ＤＣＴブロックが図２に示すように、水
平方向に８画素、垂直方向に８ラインの（８×８）の２
次元ブロックを形成すしていた。フィールド単位のＤＣ
Ｔブロックの場合では、図２の走査線が全て同一フィー
ルドの走査線であり、フレーム単位のＤＣＴブロックの
場合では、偶数フィールドの走査線と奇数フィールドの
ものとが交互に並んでいる。

【０００８】この発明では、圧縮率をより向上させるた
めに、ＤＣＴブロックを図３および図４に示すように構
成する。まず、原画素データの水平方向に連続するサン
プルを２組のデータ系列に変換する。図３おいて、Ｓ
０、Ｓ１、Ｓ２、・・・が同一走査線の連続するサンプ
ルを表し、Ｓ０がその走査線の先頭の有効サンプルであ
る。これらのサンプルを下式で表すデータ系列に変換す
る。 偶数番目のデータｔ2i ＝Ｓ2i 奇数番目のデータｔ2i+1＝Ｓ2i+1−（Ｓ2i−Ｓ2i+2）／
２ すなわち、偶数番目のデータは、原サンプルと同一であ
り、奇数番目のデータは、それ自身と前後のサンプルの
平均値との差分である。奇数番目のデータは、偶数番目
のデータから予測される値と実際の値との差分である。

【０００９】コサイン変換回路２では、原データＳｉを
上述のデータｔｉに変換してから、このデータｔｉをフ
ィールド（あるいはフレーム）メモリに蓄積し、このメ
モリから（８×８）のＤＣＴブロックを構成するよう
に、データが読み出される。図４に示すように、データ
ｔｉがメモリに蓄積された後に、水平方向で１６サンプ
ル、垂直方向で８サンプルのデータを偶数番目のデータ
ｔ2i（白いドット）と奇数番目のデータｔ2i+1（黒いド
ット）の２組の（８×８）の２次元データに分離する。
そして、偶数番目のデータで構成されるＤＣＴブロック
をタイプＡのＤＣＴブロックと呼び、奇数番目のデータ
で構成されるＤＣＴブロックをタイプＢのＤＣＴブロッ
クと呼ぶ。このタイプＢのＤＣＴブロックは、差分デー
タであるために、その情報量が少ない。また、その情報
量をかなり圧縮しても、画質劣化の影響が少ない。従っ
て、図２に示すＤＣＴブロックのみを使用する従来方式
と比較して、情報量を圧縮することができる。この例の
ような水平方向の差分データに限らず、垂直方向の差分
データを形成しても良い。

【００１０】コサイン変換回路２では、タイプＡ、Ｂの
ＤＣＴブロックをそれぞれ２次元コサイン変換する。コ
サイン変換回路２からＤＣＴブロックのサイズと対応す
る（８×８）の係数データが得られる。この係数データ
は、直流成分の係数データは、１ビットの符号（±）を
含む１０ビットのデータであり、交流成分の係数データ
は、１ビットの符号（±）ビットを含む８ビットのデー
タである。

【００１１】コサイン変換回路２からの係数データがサ
ブブロック（Ｓ−ブロック）構成回路３およびＣ−フラ
グ発生回路４に供給される。これらの回路には、入力端
子５からセレクト信号ＳＥＬが供給される。セレクト信
号ＳＥＬは、タイプＡのＤＣＴブロックとタイプＢのＤ
ＣＴブロックとを識別するためのパルス信号である。Ｓ
−ブロック構成回路３で時系列が変換されたデータがメ
モリ６に供給される。メモリ６は、バッファリング処理
の単位期間である１フレームの遅延を生じさせるのに使
用される。

【００１２】このメモリ６からの係数データが再量子化
回路を構成する乗算器８に供給される。乗算器８には、
係数発生器９からの量子化ステップ幅に対応する割算係
数が供給される。この係数は、量子化ステップ幅の逆数
であり、乗算器８では、実質的に割算がなされる。この
再量子化回路（乗算器８、係数発生器９）は、バッファ
リング（情報量制御）処理のために設けられている。１
フレーム当たりの送信データ量（送信ビット数）が目標
とする所定値を超えないように、制御された量子化幅で
再量子化がなされる。例えば割算係数の最大値が１であ
り、1/2,1/4,1/8 ,1/16,1/32,1/64 とこれが小となるほ
ど、送信すべきデータ量が減少する。バッファリング処
理の対象とされるのは、交流成分のデータ（ＡＣ係数）
であって、重要度が高い直流成分のデータ（ＤＣ係数）
は、原データが伝送される。

【００１３】量子化ステップ幅と乗算器８からのデータ
とがフォーマット化回路１０に供給され、送信データが
フォーマット化回路１０の出力端子１１から発生し、送
信データが伝送路に送出される。伝送路の一例は、磁気
記録／再生のプロセスである。フォーマット化回路１０
では、ＡＣ係数のコード変換、伝送用の同期パターンの
付加、エラー訂正符号化の処理等が必要に応じてなされ
る。送信ビット数の計算等の処理は、入力データのデー
タ欠落期間（垂直ブランキング期間）内で行うことがで
き、次のフレーム期間でメモリ６から読み出されるデー
タに対して、前のフレームで決定された再量子化が行わ
れる。

【００１４】バッファリング処理を除く、Ｓ−ブロッ
ク、フラグ、伝送信号のフォーマットについて先ず説明
する。コサイン変換回路２からの係数データを伝送する
場合、タイプＡ、ＢのＤＣＴブロックからそれぞれ生成
された係数データを１組として、伝送データに符号化す
る。伝送データの情報量を圧縮するために、有意なデー
タの有無を示すためのフラグが使用される。すなわち、
（８×８）の係数データが図５Ａに示すように、（２×
２）の１６個のサブブロック（Ｓ−ブロックと呼ぶ）に
分割される。Ｓ−ブロックに対しては、１６ビットのＳ
−フラグＳ０〜Ｓ１５が規定される。Ｓ−フラグは、Ｓ
−ブロック内の４個のデータの内で、伝送すべき（すな
わち、有意な）サンプルが少なくとも１サンプル存在す
る時に、（Ｓｉ＝１）とされ、データが全て０の時に
は、（Ｓｉ＝０）とされる。

【００１５】各Ｓ−ブロックには、図５Ｂに示すよう
に、４個のサンプルが含まれる。Ｓ−ブロック内の各サ
ンプルに対して、Ｐ−フラグＰｉ０，Ｐｉ１，Ｐｉ２，
Ｐｉ３が規定される。Ｐ−フラグも、伝送すべきデータ
に関しては、（Ｐij＝１）であり、値が０であり、従っ
て、伝送しなくてよいデータに関しては、（Ｐij＝０）
である。一つのＳ−ブロック内の４個のＰ−フラグは、
図５Ｃの順序で伝送される。なお、Ｓ−ブロックを構成
する時に、縦および横方向を等分する方法に限らず、ジ
グザグ走査の順序で分割を行うことにより、Ｓ−ブロッ
クを形成しても良い。

【００１６】さらに、この発明では、タイプＢのＤＣＴ
ブロックのデータに関して、Ｃ−フラグを形成する。こ
のＣ−フラグの意味は、以下のものである。 Ｃ＝１ ：伝送データ中で、Ｃ−フラグの前にあるタイ
プＡのＤＣＴブロックと対になっているタイプＢのＤＣ
ＴブロックのデータをタイプＡのＤＣＴブロックと同一
のフォーマットで伝送する。 Ｃ＝０ ：タイプＢのＤＣＴブロックのデータは、伝送
しない。 従って、Ｃ＝０の場合が多いほど、情報量を圧縮してい
ることになる。

【００１７】Ｃ−フラグは、タイプＢのＤＣＴブロック
のデータの絶対値の総和を所定のしきい値と比較するこ
とで生成される。例えば図６に示すタイプＢのＤＣＴブ
ロックのデータ中で、直流成分および高次の交流成分を
除く斜線部のデータの絶対値が合計される。この和がし
きい値以上の時に、（Ｃ＝１）とされ、それがしきい値
より小さい時に、（Ｃ＝０）とされる。Ｃ−フラグ生成
回路４は、この処理によって、Ｃ−フラグを発生する。
画像信号系列Ｓｉで、連続する３サンプルが殆どリニア
に変化する部分は、（Ｃ＝０）とすることができ、１ビ
ットのＣ−フラグのみを伝送すれば良い。従って、情報
量を大幅に圧縮できる。

【００１８】図７Ａは、（Ｃ＝０）の時のタイプＡのブ
ロックの送信データの構成を示す。送信データは、最初
に１０ビットの直流成分のデータＤＣが位置し、次に１
６ビットのＳ−フラグが位置し、その後に、可変長のＰ
−フラグが位置する。直流成分のデータおよびＳ−フラ
グの１６ビットは、必ず伝送される。これらのフラグの
後にタイプＡのＤＣＴブロックに関するＡＣ係数データ
が位置し、その後に、１ビットのＣ−フラグが位置す
る。

【００１９】この送信データに関してより具体的に説明
する。一例として、タイプＡのＤＣＴブロックのデータ
に関して、図８において、斜線で示すサブブロックおよ
びサンプルが有意なデータの場合について説明する。こ
の例では、有意なサブブロックとそれぞれ対応して、図
７Ｂに示すように、Ｓ０、Ｓ２、Ｓ３、Ｓ１０が１であ
る、Ｓ−フラグが生成され、図７Ｃに示すように、有意
なサンプルとそれぞれ対応して、Ｐ01、Ｐ02、Ｐ03、Ｐ
20、Ｐ33、Ｐ10,1が１であるＰ−フラグが生成される。
ＡＣ係数のデータは、各サンプルと対応する図７Ｄに示
すものである。このＡＣ係数データは、フォーマット化
回路１０において、後述のように、コード変換されてか
ら伝送される。

【００２０】タイプＡのＤＣＴブロックとともに、タイ
プＢのＤＣＴブロックのデータをも伝送する場合には、
図７Ｅに示す伝送フォーマットが採用される。上述と同
様のタイプＡのブロックに関する伝送データの後に、
（Ｃ＝１）のＣ−フラグが位置し、その後にタイプＢの
ブロックに関する伝送データが位置する。これは、タイ
プＡに関するものと同様に、１０ビットの直流成分、１
６ビットのＳ−フラグ、可変長のＰ−フラグ、ＡＣ係数
のデータが順次位置するものである。

【００２１】コサイン変換で得られたＡＣ係数データ
は、符号（±）ビットを含めて８ビットで表現されてお
り、このＡＣ係数データは、フォーマット化回路１０に
おいて図９に示すように、送信信号に変換される。図９
Ａは、ＤＣＴで得られた係数データの中のＡＣ係数の値
およびコードを示している。ａｉは、ＡＣ係数データの
（ｉ−１）番目のビットを表す。この係数データが図９
Ｂに示すように、２ビット単位で長くなるビットパター
ンの送信データに変換される。

【００２２】送信データのビットパターンは、サインビ
ットＳを先頭に有する元のビットの間に"0" 又は"1" の
結合ビットが挿入されたものである。サインビットＳの
"0"が＋を意味し、これが"1" が−を意味する。結合ビ
ットの"1" は、最後のビットの前に付加されている。従
って、ビット系列の最後は、（"1" Ｓ）又は（"1" ａ
０）となり、ビット系列の区切りを検出でき、受信側で
送信データを係数データに復号することができる。

【００２３】Ｓ−ブロック構成回路３からの係数データ
がメモリ６とともに、絶対値化回路７に供給される。Ｃ
−フラグ生成回路４からのＣ−フラグが絶対値化回路７
およびカウンタ２１に供給される。絶対値化回路７によ
って絶対値に変換されたデータが最大値検出回路２２お
よびマルチプレクサ２５に供給される。最大値検出回路
２２によって、Ｓ−ブロック毎にＡＣ係数の絶対値の最
大値を検出する。この最大値検出回路２２の出力がマル
チプレクサ２３に供給される。マルチプレクサ２３、２
５の出力は、メモリ２４、２６に対するアドレスＡ０〜
Ａ１０として供給される。

【００２４】メモリ２４、２６は、バッファリング処理
における度数分布表を生成し、それを蓄えるために設け
られている。すなわち、メモリ２４には、絶対値に変換
されたＡＣ係数のＳ−ブロック内の最大値の度数分布が
記憶され、次にこの最大値が１フレーム期間で累積さ
れ、累積度数分布表が形成される。また、メモリ２６に
は、絶対値に変換されたＡＣ係数の度数分布が記憶さ
れ、次にこの値が１フレーム期間で累積され、累積度数
分布表が形成される。

【００２５】メモリ２４から読み出されたデータが加算
器２８に供給され、加算器２８でマルチプレクサ２９の
出力と加算される。マルチプレクサ２９には、＋１およ
びレジスタ３０の出力信号とが供給され、これらの入力
信号の一つが選択的に加算器２８に供給される。加算器
２８の出力信号がレジスタ３０およびメモリ２４に供給
される。メモリ２６から読み出されたデータが加算器３
１に供給され、加算器３１でマルチプレクサ３２の出力
と加算される。マルチプレクサ３２には、＋１およびレ
ジスタ３３の出力信号とが供給され、これらの入力信号
の一つが選択的に加算器３１に供給される。加算器３１
の出力信号がレジスタ３３およびメモリ２６に供給され
る。

【００２６】さらに、メモリ２４の出力信号、メモリ２
６の出力信号およびカウンタ２１の計数値がゲート３
４、３５および３６をそれぞれ介して乗算器３７に供給
される。乗算器３７には、端子３８から乗数Ｍが供給さ
れる。この乗数Ｍは、ゲート３４がオンし、ゲート３４
の出力信号が乗算器３７に供給される時には、（Ｍ＝
４）である。ゲート３５がオンし、ゲート３５の出力信
号が乗算器３７に供給される時には、（Ｍ＝２）であ
る。ゲート３６がオンし、ゲート３６の出力信号が乗算
器３７に供給される時には、（Ｍ＝２６）である。乗算
器３７の出力が加算器３９に供給される。加算器３９に
対してレジスタ４０が接続され、レジスタ４０の出力が
加算器３９にフィードバックされる。

【００２７】このレジスタ４０の出力には、後述のよう
に、送信ビット数Ｑが得られ、この送信ビット数Ｑが比
較回路４１に供給される。比較回路４１には、回路４２
から送信情報量の上限値Ｐが供給され、計算された送信
ビット数Ｑと目標値Ｐの大小関係が検出される。（Ｐ≧
Ｑ）の場合に例えばハイレベルとなる比較出力信号が発
生する。後述のように、情報量の制御は、再量子化ステ
ップ幅が小さく、従って、発生情報量が多い状態から、
これを順次削減するように再量子化ステップ幅が変化さ
れ、（Ｐ＜Ｑ）の状態から（Ｐ≧Ｑ）に変わった時の再
量子化ステップ幅が適切と決定される。

【００２８】比較回路４１の比較出力信号がレジスタ４
３に、ラッチ用のクロックとして供給される。レジスタ
４３は、（Ｐ≧Ｑ）の時に発生する比較出力信号によっ
て、入力信号をラッチする。このレジスタ４３には、再
量子化ステップ幅発生回路４４の出力信号が供給され
る。再量子化ステップ幅発生回路４４の出力信号は、ア
ドレス発生回路２７に供給される。アドレス発生回路２
７からのアドレスＡＤＧがマルチプレクサ２３および２
５に供給される。さらに、レジスタ４３の出力信号が割
算係数発生回路９およびフォーマット化回路１０に供給
される。

【００２９】以下、上述の実施例における送信ビット数
Ｑを求める処理について説明する。送信ビット数は、固
定情報量と可変情報量とを含む。固定情報量は、画像に
依存しないで、必ず送信すべき情報量である。タイプＡ
のＤＣＴブロックでは、直流成分（１０ビット）とＳ−
フラグ（１６ビット）が固定情報量である。タイプＢの
ＤＣＴブロックでは、Ｃ−フラグ（１ビット）が固定情
報量である。一方、可変情報量（１フレーム期間毎に計
算する場合）は、タイプＡのＤＣＴブロックでは、Ｐ−
フラグ、ＡＣ係数であり、（Ｃ＝１）のタイプＢのＤＣ
Ｔブロックでは、直流成分（１０ビット）、Ｓ−フラグ
（１６ビット）、Ｐ−フラグ、ＡＣ係数である。

【００３０】タイプＢのＤＣＴブロックの直流成分およ
びＳ−フラグの発生情報量は、簡単に計算できる。すな
わち、１フレーム期間における（Ｃ＝１）の回数をカウ
ンタ２１でカウントし、その計数値の（１０＋１６＝２
６）倍が求める発生情報量である。

【００３１】Ｐ−フラグ（タイプＡ、Ｂ）の情報量の計
算 タイプＡのＤＣＴブロックに関しては、１フレームの全
てのＤＣＴブロックに関して、タイプＢのＤＣＴブロッ
クに関しては、１フレームの（Ｃ＝１）のＤＣＴブロッ
クのみに関して、以下に述べる計算を行う。

【００３２】Ｓ−ブロック内の４サンプル中に０でない
値を持ったＡＣ係数データが一つでも在る場合には、Ｐ
−フラグを伝送する必要がある。従って、各Ｓ−ブロッ
クのＡＣ係数データの最大値に注目すれば十分である。
そこで、１フレーム内の全てのＳ−ブロックの夫々のＡ
Ｃ係数の絶対値の最大値の度数分布表を作成する。次
に、この度数分布表を累積度数分布表に変換する。図１
０Ａは、ＡＣ係数の絶対値のＳ−ブロック毎の最大値を
横軸（アドレスｎ）とし、発生度数を縦軸とした度数分
布表である。次に、この度数分布表のアドレスｎの最大
値の方から順に度数を累算して、図１０Ｂに示す累積度
数分布表Ｐ（ｎ）を作成する。

【００３３】伝送する最小値ｎ０が決定されると、この
累積度数分布表Ｐ（ｎ）を使用して、送信すべきＰ−フ
ラグのビット数は、下式で計算できる。 Ｐ（ｎ０）×４（ビット） 一例として、ＤＣＴブロックのＡＣ係数を量子化ステッ
プ幅８で再量子化する。すなわち、全てのＡＣ係数を１
／８とする。この結果を四捨五入すると、各Ｓ−ブロッ
クでＡＣ係数の絶対値の最大値が４以上であれば、その
Ｓ−ブロックは、再量子化した後でも、有意な値を含
む。従って、８で再量子化する時には、伝送する最小値
が（ｎ０＝４）であり、求めるＰ−フラグの発生情報量
は、 Ｐ（４）×４（ビット） である。

【００３４】今、タイプＡのＤＣＴブロックに関する累
積度数分布表をＰａ（ｎ）と表し、（Ｃ＝１）であるタ
イプＢのそれをＰｂ（ｎ）と表し、それぞれの再量子化
ステップ幅をＱａ、Ｑｂと表すと、Ｐ−フラグの発生情
報量は、下式で示すものである。 ｛Ｐａ（Ｑａ／２）＋Ｐｂ（Ｑｂ／２）｝×４（ビッ
ト） 但し、（Ｑａ、Ｑｂ＝１）の時は、（Ｑａ／２、Ｑｂ／
２＝１）である。

【００３５】ＡＣ係数の発生情報量の計算 Ｐ−フラグの発生情報量の計算と同様に、１フレーム内
の全てのタイプＡのＤＣＴブロックに関して、並びに１
フレーム内の（Ｃ＝１）のタイプＢのＤＣＴブロックに
関して、下記の計算を行う。

【００３６】各ＤＣＴブロックの全てのＡＣ係数の絶対
値をアドレスとする度数分布表を作成し、その後に、Ｐ
−フラグの場合と同様に、累積度数分布表ＡＣ（ｎ）を
作成する。その結果として、図１１に示す例が求められ
る。若し、再量子化ステップ幅が（Ｑ＝１）、すなわ
ち、再量子化後でも、元のデータが得られるように、設
定されると、図１１から以下のことが分かる。

【００３７】 ＡＣ係数 伝送に必要なビット数 発生した係数の個数 ±１ ２ ＡＣ（１）−ＡＣ（２） ±２、±３ ４ ＡＣ（２）−ＡＣ（４） ±４〜±７ ６ ＡＣ（４）−ＡＣ（８） ±８〜±１５ ８ ＡＣ（８）−ＡＣ（１６） ±１６〜±３１ １０ ＡＣ（１６）−ＡＣ（３２） ±３２〜±６３ １２ ＡＣ（３２）−ＡＣ（６４） ±６４〜±１２７ １４ ＡＣ（６４）−ＡＣ（１２８） ±１２８〜±２５５ １６ ＡＣ（１２８）−ＡＣ（２５６） ±２５６〜±５１１ １８ ＡＣ（２５６）−ＡＣ（５１２） ±５１２〜±１０２３ ２０ ＡＣ（５１２）

【００３８】従って、再量子化ステップ幅が１の場合の
ＡＣ係数の発生情報量ＡＣ１は、下式で示すものであ
る。 ＡＣ１＝２×｛ＡＣ（１）−ＡＣ（２）｝＋４×｛ＡＣ（２）−ＡＣ（４）｝ ＋６×｛ＡＣ（４）−ＡＣ（８）｝＋８×｛ＡＣ（８）−ＡＣ（１６）｝＋・・ ・・・＋１８×｛ＡＣ（２５６）−ＡＣ（５１２）｝＋２０×ＡＣ（５１２）

【００３９】次に、再量子化ステップ幅が（Ｑ＝８）の
場合を考える。ＡＣ係数を８で割った時に、四捨五入で
送信ビット数の変化点である１、２、４、８、・・・に
なる元の値が重要である。これを示すのが図１２の表で
ある。この表は、（Ｑ＝１、２、４、・・・）と種々の
再量子化ステップ幅を使用して再量子化した場合のビッ
ト数が変化する元の値を示す。図１２で枠で囲って示す
ように、（４、１２、２８、６０、１２４、２５２、５
０８、１０２０）が（Ｑ＝８）で再量子化した時に、
（１、２、４、８、１６、３２、６４、１２８）とそれ
ぞれ対応する数値である。従って、（Ｑ＝８）の時のＡ
Ｃ係数の発生情報量ＡＣ８は、下式で表される。 ＡＣ８＝２×｛ＡＣ（４）＋ＡＣ（１２）＋ＡＣ（２８）＋ＡＣ（６０） ＋ＡＣ（１２４）＋ＡＣ（２５２）＋ＡＣ（５０８）＋ＡＣ（１０２０）｝ 図１３の累積度数分布表にその様子を示す。

【００４０】再量子化ステップ幅Ｑに対応する可変長符
号のビット数の変化点をｘＱｉと表すと、上述の（Ｑ＝
１）および（Ｑ＝８）の例では、この変化点が以下のも
のである。 ｘ１１＝１、ｘ１２＝２、ｘ１３＝４、ｘ１４＝８、ｘ
１５＝１６、・・・・ｘ８１＝４、ｘ８２＝１２、ｘ８
３＝２８、ｘ８４＝６０、ｘ８５＝１２４、ｘ８６＝２
５２、ｘ８７＝５０８、ｘ８８＝１０２０

【００４１】以上の説明から分かるように、可変情報量
の合計は、下式で表される。 可変情報量＝２６×ｎＢ ＋｛Ｐａ（Ｑａ／２）＋Ｐｂ（Ｑｂ／２）｝×４ ＋２｛ΣＡＣａ（ｘＱａｉ）＋ΣＡＣｂ（ｘＱｂｊ）｝ 但し、 ｎＢ：タイプＢのＤＣＴブロックで（Ｃ＝１）のブロッ
ク数 Ｐａ（ ）：タイプＡのＳ−ブロックの最大値の累積度
数分布表 Ｐｂ（ ）：タイプＢで（Ｃ＝１）のＤＣＴ分布のＳ−
ブロックの最大値の累積度数分布表 Σ：ｉあるいはｊに関する総和を意味する。 Ｑａ、Ｑｂ：タイプＡ、ＢのＤＣＴブロックの再量子化
ビット数 ＡＣａ（ ）：タイプＡのＤＣＴブロックのＡＣ係数の
累積度数分布表 ＡＣｂ（ ）：タイプＢで且つ（Ｃ＝１）のＤＣＴブロ
ックのＡＣ係数の累積度数分布表

【００４２】上述の発生情報量の計算が図１の回路によ
って、如何になされるかを説明するが、情報量制御は、
概略的に次の４段階でなされる。第１がクリア動作であ
り、メモリ２４、２６がクリアされるとともに、カウン
タ２１がゼロリセットされる。加算器２８、３１は、ク
リア動作時にゼロデータを発生する。アドレス発生回路
２７からの順次変化する１１ビットのアドレスＡＤＧが
マルチプレクサ２３、２５を介してメモリ２４、２６に
供給され、アドレスＡＤＧが（０，１，２，・・・・，
２０４７）に変化することによって、全アドレスにゼロ
データが書き込まれる。

【００４３】第２に、クリア動作に続いて度数分布表の
作成動作がされる。マルチプレクサ２３、２５が最大値
検出回路２２で検出された最大値、ＡＣ係数の絶対値を
選択する。マルチプレクサ２３、２５には、セレクト信
号ＳＥＬがアドレスの最上位ビットＡ１０として供給さ
れる。０のセレクト信号ＳＥＬは、入力中のデータがタ
イプＡのＤＣＴブロックのものであることを示し、１の
セレクト信号ＳＥＬは、入力中のデータがタイプＢのＤ
ＣＴブロックのものであることを示す。

【００４４】マルチプレクサ２９、３２が＋１の入力を
選択する。最大値、ＡＣ係数の絶対値で指定されるアド
レスのデータがメモリ２４、２６から読み出され、加算
器２８、３１で＋１される。この加算器２８、３１の出
力データがメモリ２４、２６の入力データとして同一の
アドレスに書き込まれる。メモリ２４への書き込みは、
４サンプルで１回の割合でなされる。メモリ２６への書
き込みは、サンプル毎になされる。この処理が１フレー
ム期間にわたってなされた後に、メモリ２４、２６に
は、度数分布表が蓄えられる。カウンタ２１は、（Ｃ＝
１）のタイプＢのＤＣＴブロックが入力されると、計数
値が＋１される。

【００４５】このように、メモリ２４、２６に１フレー
ム分の度数分布表が形成されたら、第３に、これらの度
数分布表から累積度数分布表が形成される。累積度数分
布表の形成のために、マルチプレクサ２３、２５がアド
レス発生回路２７からのアドレスＡＤＧを選択する状態
に切り替えられ、また、マルチプレクサ２９、３２がレ
ジスタ３０、３３の出力を選択する状態に切り替えられ
る。レジスタ３０、３３がゼロクリアされてから、ＡＤ
Ｇは、（Ａ１０＝０）の状態で、（Ａ０〜Ａ９＝１０２
３、１０２２、・・・、３、２、１、０）と減少する。
メモリ２４、２６は、アドレスが変化する毎に１回、書
き込みを行う。次に、（Ａ１０＝１）の状態で、（Ａ０
〜Ａ９＝１０２３、１０２２、・・・、３、２、１、
０）と変化させる。このようにして、（Ａ１０＝０）で
ある前半で、メモリ２４、２６内に、累積度数分布表Ｐ
ａ（ｎ）、ＡＣａ（ｎ）がそれぞれ形成され、（Ａ１０
＝１）である後半で、メモリ２４、２６内に、累積度数
分布表Ｐｂ（ｎ）、ＡＣｂ（ｎ）がそれぞれ形成され
る。

【００４６】第４に、発生情報量の計算動作がなされ
る。タイプＡ、タイプＢに関して、異なる再量子化ステ
ップ幅を使用することによって、情報量を制御すること
が可能である。しかしながら、ここでは、両タイプに関
して、同一の再量子化ステップ幅を適用している。この
動作期間では、マルチプレクサ２３、２５は、アドレス
発生回路２７からのアドレスＡＤＧを選択する状態に切
り替えられ、マルチプレクサ２９、３２がレジスタ３
０、３３の出力をそれぞれ選択する状態に切り替えられ
る。

【００４７】図１４および図１５は、発生情報量の計算
の流れを示すフローチャートであり、これらの図は、作
図スペースの関係で一つのフローチャートを上下に分割
した各々である。上下の図の接続位置は、対応する参照
符号で示す。図１６は、このフローチャート中に現れる
ｉ、Ｑｉ、ｎＱ、ｘＱｋの数値関係を示している。

【００４８】最初に、（ｉ＝１）とされる（ステップ５
１）。次に、再量子化ステップ幅ＱがＱｉ（最初はＱ１
＝１）とされる（ステップ５２）。レジスタ４０がゼロ
クリアされる（ステップ５３）。ゲート３６がオンさ
れ、乗算器３７に対する乗数Ｍが（Ｍ＝２６）とされ、
レジスタ４０で計算値がラッチされる（ステップ５
４）。このステップ５４では、（Ｃ＝１）のタイプＢの
ＤＣＴブロックの個数に対して、直流成分とＳ−フラグ
の合計２６ビットが乗算される。

【００４９】流れがステップ５５に移り、（ｊ＝０）と
され、次のステップ５６で、アドレスの最上位ビットＡ
１０が（Ａ１０＝ｊ）とされる。（ｊ＝０）の場合で
は、タイプＡのＤＣＴブロックの計算がされ、（ｊ＝
１）の場合では、タイプＢのＤＣＴブロックの計算がさ
れる。そして、ステップ５７で（ｋ＝１）とされる。

【００５０】そして、ステップ５８で、アドレス（Ａ０
〜Ａ９＝ｘＱｋ）とされ、メモリ２４、２６からデータ
の読み出しがなされる。例えば（ｉ＝６）、すなわち、
（Ｑ＝Ｑ６＝１０）の時には、図１６の表より、（ｎＱ
＝７）である。このとき、（ｘＱ１＝６３５、ｘＱ２＝
３１５、ｘＱ３＝１５５、ｘＱ４＝７５、ｘＱ５＝３
５、ｘＱ６＝１５、ｘＱ７＝５）というように、ｋが大
きくなるに従って、ｘＱｋが小さくなる。アドレスＡＤ
Ｇは、この順序で発生される。

【００５１】次のステップ５９で、ゲート３５がオンさ
れ、乗数Ｍが（Ｍ＝２）とされ、レジスタ４０で累積値
をストアする。そして、（ｋ＝ｎＱ？）の判定のステッ
プ６０に流れが移る。これが満足されるまで、（ｋ＝ｋ
＋１）（ステップ６１）を介してステップ５８、ステッ
プ５９の処理が繰り返される。（ｋ＝１からｋ＝ｎＱ）
の間で、ＡＣ係数の情報量が計算される。

【００５２】ステップ６０が満足されると、ステップ６
２へ流れが移る。ステップ６２では、ゲート３４がオン
し、乗数Ｍが（Ｍ＝４）とされ、レジスタ４０が累積値
をストアする。このステップ６２は、Ｐ−フラグの情報
量を計算している。次の判定のステップ６３で（ｊ＝
１）かどうかが決定される。（ｊ＝０）で、タイプＡの
ＤＣＴブロックの情報量が計算され、（ｊ＝１）で、タ
イプＢのＤＣＴブロックの情報量が計算されるので、ス
テップ６３が満足されるならば、発生情報量の計算が終
了する。ステップ６３が満足されない時には、（ｊ＝ｊ
＋１）のステップ６４を介してステップ５５に戻る。

【００５３】ステップ６３が満足されると、比較のステ
ップ６５に流れが移る。ここでは、（Ｐ≧Ｑ）が成立す
るかどうかが決定される。これが成立しないならば、す
なわち、発生情報量Ｑが上限値Ｐより大きいならば、ス
テップ６６において、（ｉ＝ｉ＋１）の処理がされ、流
れがステップ５２へ戻る。このように、再量子化ステッ
プ幅Ｑｉが（Ｑ１＝１、Ｑ２＝２、Ｑ３＝４、Ｑ４＝
８、・・・）と順に増大され、情報量が次第に低減され
る。そして、ステップ６５の条件が成立する時に、流れ
が停止し、求める再量子化ステップ幅が（Ｑ＝Ｑｉ）と
決定される。この決定された再量子化ステップ幅がレジ
スタ４３に取り込まれ、係数発生回路９およびフォーマ
ット化回路１０に供給されるのは、前述の通りである。

【００５４】なお、再量子化ステップ幅は、上述の数値
に限定されない。１フィールドの画像データを用いて、
コサイン変換および情報量の制御を行っても良く、情報
量の制御の方式としては、実施例のものに限らず、有意
なデータの有無を示すフラグを使用するものであれば、
他の方式を採用できる。２次元ブロックに限らず、３次
元ブロックに適用される変換符号化に対しても、この発
明は、適用できる。さらに、入力画像信号がテレビジョ
ン信号の輝度信号の場合に限らず、コンポーネントカラ
ー映像信号であっても良い。コンポーネントを同時化し
て処理しても良く、また、コンポーネントを別個に処理
しても良い。よりさらに、変換符号としては、ＤＣＴ以
外の直交変換符号を使用できる。

【００５５】

【発明の効果】直交変換符号のブロックの構成として、
原画像データからなるブロックと、差分データからなる
ブロックとを構成しているこの発明は、差分データのブ
ロックの伝送を省略することによって、画質の劣化を殆
ど生じないで、圧縮率を向上できる。また、上述の実施
例では、フィードフォワード制御で送信の必要なデータ
量を目標値より小に制御できるので、フィードバック制
御と異なり、発振等の問題が生じない。また、この情報
量制御は、１フィールド或いは１フレーム等の単位でデ
ータ量を正確に制御でき、ディジタルＶＴＲに適用して
好適である。更に、この情報量制御は、ソーティング回
路等の複雑な回路を必要としないので、回路規模が大き
くならない利点がある。

【図面の簡単な説明】

【図１】この発明の一実施例のブロック図である。

【図２】従来のＤＣＴブロックの説明に用いる略線図で
ある。

【図３】この発明のＤＣＴブロックの説明に用いる略線
図である。

【図４】この発明のＤＣＴブロックの形成の説明に用い
る略線図である。

【図５】有意なデータの有無を示すフラグの説明に用い
る略線図である。

【図６】Ｃ−フラグの生成の説明に用いる略線図であ
る。

【図７】送信データのフォーマットを示す略線図であ
る。

【図８】送信データのフォーマットの説明に用いる具体
例の略線図である。

【図９】ＡＣ係数のコード変換の説明に用いる略線図で
ある。

【図１０】Ｐ−フラグの発生情報量を計算するために使
用する度数分布表および累積度数分布表の一例を示す略
線図である。

【図１１】ＡＣ係数の発生情報量を計算するために使用
する累積度数分布表の一例を示す略線図である。

【図１２】再量子化ステップ幅における可変長符号のビ
ット数の変化を示す略線図である。

【図１３】ＡＣ係数の発生情報量を計算するために使用
する累積度数分布表の他の例を示す略線図である。

【図１４】発生情報量の制御動作のフローチャートの一
部である。

【図１５】発生情報量の制御動作のフローチャートの他
の部分である。

【図１６】発生情報量の制御動作のフローチャート中で
使用される数値の関係を示す略線図である。

【符号の説明】

１ 入力端子 ２ コサイン変換回路 ３ Ｓ−ブロック構成回路 ４ Ｃ−フラグ生成回路 ８ 乗算器 ９ 割算係数発生回路 １１ 出力端子 ２４、２６ 度数分布表および累積度数分布表を作成す
るためのメモリ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 画像データを水平方向および／または垂
   直方向に所定サンプル毎に抜き出して（ｎ×ｎ）の画素
   データからなる原ブロックと、水平方向および／または
   垂直方向の隣接画素データと当該データとの差分データ
   によって、（ｍ×ｍ）の画素データからなる差分ブロッ
   クとを形成し、 上記原ブロックおよび上記差分ブロックを変換符号によ
   って、それぞれ符号化し、 上記差分ブロックを上記変換符号で符号化することで生
   成される係数データの中で、有意なものを伝送するとと
   もに、有意なものが無いときに係数データの伝送を省略
   したことを示すフラグを伝送するようにしたデータ伝送
   装置。
2. 【請求項２】 ｎ＝ｍであることを特徴とする、請求項
   １記載のデータ伝送装置。
3. 【請求項３】 上記変換符号化がＤＣＴであることを特
   徴とする、請求項１または請求項２記載のデータ伝送装
   置。
4. 【請求項４】 上記変換符号化された差分ブロックは、
   さらにサブブロックに分割され、上記各サブブロックの
   有意な係数データを伝送することを特徴とする、請求項
   １または請求項２記載のデータ伝送装置。