JPH0344269A - 画像データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ディジタル画像信号を２次元コサイン変換
（ｄｉｓｃｒｅｔｅ　ｃｏｓｉｎｅ　ｔｒａｎｓｆｏｒ
ｍ）等の２次元変換符号化により符号化することでデー
タ量を圧縮するデータ伝送装置、特に、伝送データのデ
ータ量を所定値以下に制御するバッファリングに使用し
て好適なデータ伝送装置に関する。

〔発明の概要〕

この発明は、（ｎ×ｎ）の画素からなるブロックに対し
、変換符号化を行い、得られた係数情報のうち、直流成
分は、所定のビット数で伝送するようになし、（ｎ”−
１）個の交流成分をｍ個のサブブロックに分割し、各サ
ブブロック中の係数データを再量子化して伝送するよう
にした画像データの伝送装置において、各サブブロック
中の再量子化された係数データのうちの最大値を検出し
、最大値のレベルに応じたビット数で同一サブブロック
内の係数データを符号化することにより、再量子化ステ
ップ幅に対応する発生情報量を計算でき、従って、再量
子化ステップ幅を最適に設定することで、発生情報量を
所望のものに制御することができる。

〔従来の技術〕

画像信号の冗長度を抑圧するために、所定数の画素から
なるブロックに画面を分割し、ブロック毎に原画像信号
の特徴と合った変換軸で線形変換を行う変換符号化が知
られている。変換符号化としては、アダマール変換、コ
サイン変換等が知られている。従来のコサイン変換符号
化装置は、例えば第１６図に示すような構成を有してい
る。

第１６図において、１２１で示す入力端子には、標本化
された離散的な画像信号ｆ　（Ｊ　、　ｋ）が供給され
る。この入力信号がコサイン変換（ＤＣＴ変換）回路１
２２に供給される。コサイン変換回路１２２では、２次
元コサイン変換がなされる。２次元コサイン変換では、
次式で示される信号処理がなされる。但し、原データは
、１ブロツクが（ｎ×ｎ）サンプルの２次元データｆ（
ｊ、ｋ）（ｊ、ｋＪ＋１．−−−９ｎ−１）　　とする
。

ｎ＆　　　　　　　１“１ ｕ、ｖ＝０＋Ｌ、−０＋ｎ−１ コサイン変換回路１２２からの係数値Ｆ（ｕ、ｖ）がブ
ロック走査回路１２３に供給され、ブロック内の係数値
データが直流成分から高周波成分に向かってジグザグ走
査で出力される。ブロック走査回路１２３からの係数値
データが再量子化回路１２４に供給される。再量子化回
路１２４では、係数値データがバッファコントロール回
路１２Ｂからの再量子化ステップで量子化される。再量
子化回路１２４の出力信号がソーティング回路１２５に
供給される。ソーティング回路１２５では、振幅の絶対
値の順序で係数値データがソーティングされた後、振幅
とアドレスの両方が差分される。ソーティング回路１２
５からの差分信号が可変長符号化回路１２６に供給され
る。可変長符号化回路１２６では、ランレングス符号化
及びハフマン符号化により、所定ビット数のコード信号
に変換される。

可変長符号化回路１２６からのコード信号がバッファメ
モリ１２７に供給される。バッファメモリ１２７は、可
変長符号化回路１２６からのコード信号の伝送レートを
伝送路のレートを超えない範囲のレートに変換するため
に設けられている。

バッファメモリ１２７の入力側のデータレートは、可変
のものであるが、バッファメモリ１２７の出力側のデー
タレートが略々一定となる。バッファメモリ１２７から
の出力データが端子１２９に取り出される。バッファメ
モリ１２７において、伝送データ量の変動が検出され、
検出信号がバッファコントロール回路１２８に供給され
る。

バッファコントロール回路１２８は、再量子化回路１２
４の再量子化ステップを制御し、また、可変長符号化回
路１２６におけるスレッシツルディングによって、伝送
される係数値データが所定のデータ量となるように制御
する。スレッシツルディングは、絶対値がしきい値より
大きい係数値データからしきい値を減算する処理である
。但し、直流成分の係数値データＦ（０，０）は、スレ
ッシツルディングの対象から除かれる。

〔発明が解決しようとする課題〕

上述のようなフィードバック型のバッファリングは、バ
ッファメモリ１２７がオーバーフローしそうになると、
バッファメモリ１２７への入力データのレートを低下さ
せ、逆に、バッファメモリ１２７がアンダーフローしそ
うになると、バッファメモリ１２７への入力データのレ
ートを上昇させるように、バッファコントロール回路１
２８により量子化ステップ及びしきい値をフィードバッ
ク制御している。フィードバック制御のために、帰還量
に対する感度を上げ過ぎると、目標値付近で発振し、逆
に感度を下げ過ぎると、収束に時間がかかる問題が生じ
る。収束に時間がかかる時には、バッファメモリ１２７
の容量を増やす必要がある。このように、従来のバッフ
ァリング処理は、実用に当たっては、相当のノウハウが
必要な問題点があった。

また、従来のフィードバック型のバッファリング装置は
、ソーティング回路１２５及びスレッショルディング回
路等の複雑な回路を必要とする欠点があった。

更に、従来の方式は、伝送データ量を長い期間で平均的
に所定値以下に抑えることができるが、ディジタルＶＴ
Ｒのように、テレビジョン信号の１フィールド或いはｌ
フレーム単位で、正確にデータ量を制御することが難し
い欠点があった。

従って、この発明の目的は、スレッショルディング回路
、ソーティング回路のような複雑な回路を必要とせずに
、フィードフォワード型のバッファリングにより、フィ
ールド或いはフレーム単位でデータレートを一定レート
とすることができるデータ伝送装置を提供することにあ
る。

本願出願人は、先に変換符号化で得られた係数値データ
をＡＤＲＣ（ダイナミックレンジＤＲに適応した符号）
で符号化し、符号化出力のデータ量を所定値以下に抑え
るデータ伝送装置を提案している（特願昭６３−２４５
２２７号明細書参照）、この方式は、従来のフィードバ
ック型のバッファリングの問題点を解決でき、また、デ
ータの圧縮率を高くできる。しかし、ＡＤＲＣ符号化装
置を組み合わせる必要があるため、回路の複雑化、デー
タの誤差の増加の問題があった。

この発明は、変換符号化で得られた係数値データ自体の
データ量を制御することで、先に提案されている方式と
異なるものである。

〔課題を解決するための手段〕

この発明は、（ｎ×ｎ）（例えばｎ＝８）の画素からな
るブロックに対し、変換符号化を行い、得られた係数情
報のうち、直流成分は、所定のビット数で伝送するよう
になし、（ｎ”−１）個の交流成分をｍ個のサブブロッ
クに分割し、各サブブロック中の係数データを再量子化
して伝送するようにした画像データの伝送装置において
、各サブブロック中の再量子化された係数データのうち
の最大値を検出し、最大値のレベルに応じたビット数で
同一サブブロック内の係数データを符号化するものであ
る。

〔作用〕

例えば（８Ｘ８）のＬブロックに対してコサイン変換が
なされ、コサイン変換で得られた係数値データが４個の
Ｍブロックに分割され、Ｍブロックが（２Ｘ２）のＳブ
ロックに分割され、Ｓブロックがサンプル単位に分割さ
れる。係数値データの中で、ＤＣ（直流成分）は、原デ
ータとして伝送される。ＡＣ（交流成分）は、Ｏでない
有意なデータのみが伝送される。この場合、Ｍブロック
についてのＭフラグにより、有意な係数値データの有無
がＭブロックに関して示される。また、有意な係数値デ
ータが含まれるＭブロックの中のＳブロックについての
Ｓフラグにより、有意な係数値データの有無がＳブロッ
クに関して示される。

更に、有意な係数値データが含まれるＳブロックの中で
、有意な係数値データの有無がサンプル単位でＰフラグ
で示される。

有意なＡＣ係数データは、再量子化されて伝送される。

この再量子化のための再量子化ステップ幅を設定するこ
とで、可変なデータの発生情報量を制御できる。再量子
化されたＡＣ係数は、Ｍブロックの中の有意な値の最大
値に応じたビット数で伝送される。Ｍブロックの単位で
細かくデータ量を制御でき、また、フィードホワード制
御でバッファリングを行うことができる。

〔実施例〕

以下、この発明の一実施例について図面を参照して説明
する。この説明は、下記の項目に従ってなされる。

ａ、一実施例の全体構成 す、伝送データの構成 Ｃ０発生情報量の計算 ｄ、情報量制御のための回路 ｅ、変形例 ａ、一実施例の全体構戒 第１図において、１で示す入力端子に標本化された離散
的な画像信号が供給され、入力ディジタル画像信号がブ
ロック化回路２に供給される。ブロック化回路２では、
フィールド内のディジタル画像信号が走査順序からブロ
ックの順序に変換される。第２図は、ＤＣＴ用の画像ブ
ロックの一例を示し、水平方向に８画素、垂直方向に８
ラインの（８Ｘ８）の２次元ブロック（Ｌブロックと称
する）が形成される。

このブロック化回路２の出力信号がコサイン変換（ＤＣ
Ｔ変換）回路３に供給される。コサイン変換回路３では
、従来と同様の処理により、２次元コサイン変換がなさ
れる。コサイン変換回路３からブロックのサイズと対応
する（８Ｘ８）の係数テーブルが得られる。

コサイン変換回路３からの係数値データが必要に応じて
重み付は回路を介してバッファメモリ４及び絶対値化回
路６に供給される。バッファメモリ４は、ｌフレームメ
モリで構成されている。発生情報量の制御が１フレ一ム
単位でなされるので、バッファメモリが１フレームメモ
リで構成される。

発生情報量の制御は、１フイ一ルド単位で行っても良い
、バッファメモリ４の出力データが再量子化回路５に供
給され、絶対値化回路６で絶対値に変換された係数値デ
ータが後述のような情報量演算回路７に供給される。

情報量演算回路７では、再量子化ステップ幅に応じて変
化する伝送データの情報量が演算される。

情報量演算回路７と関連して量子化ステップ幅決定回路
８が設けられており、発生情報量を目標値以下に制御で
き、画質の劣化が少ない再量子化ステップ幅が決定され
る。この再量子化ステップ幅が再量子化回路５に供給さ
れ、ＡＣ係数の再量子化がなされる。再量子化回路５は
、バッファリング処理のために設けられており、１フレ
ーム当たりの送信データ量（送信ビット数）が目標とす
る所定値を超えないように、制御された重み付は係数（
再量子化ステップ幅の逆数）がＡＣ係数に乗じられる。

バッファリング処理の対象とされるのは、ＡＣＣ骨分デ
ータであって、重要度が高いＤＣｒｆ？、分のデータは
、原データのままで伝送される。

再量子化回路５の出力データと量子化幅決定回路８から
の再量子化ステップ幅とがフォーマット化回路９に供給
され、フォーマット化回路９の出力端子１０に後述の様
なフォーマットを持つ伝送データが発生し、伝送データ
が伝送路に送出される。伝送路の一例は、磁気記録／再
生のプロセスである。フォーマット化回路９では、伝送
用の同期パターンの付加、エラー訂正符号化の処理等が
必要に応じてなされる。送信ビット数の計算等の処理は
、入力データのデータ欠落期間（垂直ブランキング期間
）内で行うことができ、次のフレーム期間でバッファメ
モリ４から読み出されるデータに対して、前のフレーム
で決定された再量子化ステップ幅に応じて再量子化が行
われる。

ｂ、伝送データの構成 伝送データを形成するために、ＤＣＴ用の（８×８）の
Ｌブロックがサブブロックに分割される。

Ｌブロックが第３図Ａに示すように、より小さな４個の
ブロック（Ｍブロックと称する）ＭＯ，Ｍｌ、Ｍ２．Ｍ
３に分割される。ＭブロックＭＯは、ＤＣ係数を含む４
個の係数データからなり、ＭブロックＭ１は、１２個の
ＡＣ係数データからなり、ＭブロックＭ２は、２０個の
ＡＣ係数データからなり、ＭブロックＭ３は、２８個の
ＡＣ係数データからなる。これらのＭブロックに対して
、第３図Ｂに示すような伝送の必要性を示す３ビツトの
Ｍフラグが定められる。ＭブロックＭＯに対応するフラ
グを設けないのは、ＭＯには、ＤＣ係数が含まれるため
に、殆どの場合に、伝送されるからである。

第３図Ｃに示すように、ＭブロックＭＯ，Ｍｌ。

Ｍ２．Ｍ３が夫々（２ｘ２）の１６個のブロック（Ｓブ
ロックと称する）に分割される。即ち、Ｍブロックは、
夫々下記のように、Ｓブロックを含んでいる。

ブロックＭＯ：　３００　（ＭＯとＳＯＯとは同一〉ブ
ロックＭｌ　：　ＳＩＯ，Ｓｌｌ、　　Ｓ１２ブロック
Ｍ２　：　３２０．　　Ｓ２１．　　Ｓ２２．　　Ｓ２
３．　　Ｓ２４ブロックＭ３　：　Ｓ３０．　　Ｓ３１
．　　Ｓ３２．　　Ｓ３３．　　Ｓ３４３３５、　３３
に れらのＳブロックに対して、夫々１ビツトの伝送の必要
性を示すＳフラグ（Ｓｉｊ）が定められる。

第３図りに示す一つのＳブロックＳｉｊには、第３図已
に示すように、４個のサンプルＰｉｊＯ，Ｐｉｊｌ、Ｐ
ｉｊ２．Ｐｉｊ３が含まれる。各サンプルに対して、伝
送の必要性を示すＰフラグが定められる。これらＭブロ
ック、Ｓブロック、Ｐブロックのに対して定められたフ
ラグが有意な（０でない）ＡＣ係数値データの有無を示
している。即ち、“０”のビットは、有意なデータが無
いことを意味し、“１”が有意なデータが有ることを示
す。

以上のフラグを使用し、送信データがフォーマット化回
路９においてどのように構成されるか以下に説明する。

コサイン変換回路３からの係数データで構成されるＬブ
ロックが第５図Ａに示す値の場合を例に説明する。第５
図Ａでは、ＤＣ係数の値が３６１である。このＤＣ係数
は、第４図に示すように、伝送ブロックの先頭に１２ビ
ツトのデータとして付加される。なお、第４図では、連
続している伝送データの構成が長いので、上下の図に分
けて伝送データが示されている。

ＡＣ係数は、再量子化回路５で後述のように、再量子化
され、例えば下記の処理により第５図Ｂに示す値に変換
される。ｑ　ｉ　（ｉ＝０．１，２゜３）は、各Ｍブロ
ックＭｉの再量子化ステップ幅を示す。

ブロックＭＯ ｑＯ−６→係数データを１７６シて四捨五入ブロックＭ
１ ｑ１＝８→係数データを１／８シて四捨五入ブロックＭ
２ ｑ２＝１０→係数データを１／１０　して四捨五入ブロ
ックＭ３ ｑ３−１２→係数データを１／１２　して四捨五入従っ
て、再量子化された後の第５図Ｂに示される係数データ
を伝送する必要がある。この係数データに関連して、フ
ラグが発生される。Ｍフラグは、第５図Ｃに示すように
、Ｍｌ、Ｍ２、Ｍ３の夫々が有意なデータを有している
ので、Ｍフラグは、（１１１）とされる、また、Ｓフラ
グは、第５図りにおいて、斜線領域で示すように、４個
のＳブロック３１０．３１１ＳＳ２０．３２２が有意な
データを有するので、これらのＳフラグが”１ｍ　とさ
れる。つまり、Ｓフラグは、 Ｓｌｊ・・・　（１１０） Ｓ２ｊ・・・　（１０１００） Ｓ３ｊ・・・　（０１０００００） である。

更に、係数データのサンプル単位では、第５図已におい
て斜線領域で示すように、第５図Ｂに示す再量子化され
たＡＣ係数と対応して、ＰＯＯＩ、Ｐ０Ｏ２、ＰＯＯ３
，Ｐ１Ｏ３，Ｐｉｌｌ、　Ｐ２Ｏ１，Ｐ２Ｏ２，Ｐ２２
１．　Ｐ３１０が“１＃とされる。つまり、Ｓブロック
３１０．３１ｋ　３２０，３２２の夫々と対応するＰフ
ラグは、Ｐ　１０ｋ　　・・・　（０００１） Ｐ　ｌｌｋ　　・・・　（０１００） Ｐ　２０ｋ　　・・・　（０１１０） Ｐ　２２ｋ　　・・・　（０１００） である、ＳブロックＳＯＯのＰフラグＰＯＯｋ（１１１
）がＤＣ係数の後に位置し、その後にＭフラグが位置す
る。これらのＤＣ係数、ＰフラグＰＯＯｋ、、Ｍフラグ
の計１９ビットは、常に伝送が必要なデータであって、
固定の情報量である。

Ｍフラグの後に各ＭブロックのＭＡＸ値表現ビット数を
示すデータが位置している。ＡＣ係数データは、冗長度
を少なくするために、第６図に示すように、１ビット単
位の変化を有する可変長符号で符号化されている。ＭＡ
Ｘ値表現ビット数は・、各ＭブロックのＭＡＸ　（最大
値）を送るのに必要なビット数を示している。第６図に
おいて、表現ビット数は、値を表現するのに必要とする
ビット数であり、表現形式（３ビツト）が上述のＭＡＸ
値表現ビット数である。有意な係数データのみを伝送す
れば良いので、０を表現する必要がなく、従って、正負
の値が対象の符号として表現される。

このことは、発生情報量を演算する時に、絶対値のみに
注目すれば良い利点を生じさせる。

第５図Ｂに示す例では、ブロックＭＯで係数デ−夕のＭ
ＡＸ値が−９であるので、第６図から明らかなように、
ＭＡＸ値を伝送するのに、５ビツトが必要である。従っ
て、ＭＡＸ値表現ビット数は、（１００）とされる。他
のＭブロックについても、同様にしてＭＡＸ値表現ビッ
ト数が定まる。

このＭＡＸ値表現ビット数を受信側で参照することによ
り、ＡＣ係数のデータの区切りを知ることができる。

Ｃ１発生情報量の計算 以下、上述の実施例における情報量の演算処理について
説明する。

まず、送信データ（第４図参照）中のＤＣ係数、Ｍブロ
ックＭＯのＰフラグＰ　ＯＯｋ及びＭフラグとの計１９
ビットが固定の情報量である。

可変の情報量を計算する方式について説明する。

この実施例では、再量子化ステップ幅９として、（２，
４，６，８，１０，１２，１４，１６）の８種類が用意
されている。これらの値でＡＣ係数の絶対値が除算され
、その商を四捨五入して伝送すべき係数データが形成さ
れる。この再量子化がされた時に、有限な値を持つ最小
値（即ち、再量子化ステップｑで割った時に、０．５と
なり、四捨五入で１となる値）が重要である。この最小
値が以下に示される。

ｑ　　　：　　２　４　６　８　１０１２１４１６最小
値：±１±２±３±４±５±６±７±８この最小値を念
頭におき、Ｓフラグ及びＰフラグの情報量の演算につい
て以下に説明する。

Ｓフラグの情報量の演算 Ｓフラグのデータ量の計算について説明する。

Ｓフラグを送らなければならないのは、ＭブロックＭｉ
に属する複数サンプル中に０でない値を持ったＡＣ係数
が一つでも在る場合である。従って、各ＭブロックのＡ
Ｃ係数の最大値ＭＡＸＩに注目すれば、充分である。そ
こで、１フレーム内の全てのＭブロックの夫々のＡＣ係
数の絶対値の最大値ＭＡＸ１の度数分布表を作成し、こ
の度数分布表を累積度数分布表に変換する。

即ち、Ｍブロックの夫々の絶対値の最大値ＭＡＸ１をア
ドレスとする度数分布表がメモリに作成され、１フレー
ムの度数分布表が作成された後に、この度数分布表が累
積度数分布表に変換される。

第７図Ａは、ＡＣ係数の絶対値のＭブロック毎の最大値
ＭＡＸＩを横軸とし、発生度数を縦軸とした度数分布表
である。この度数分布表が５１１の側からＯに向かって
累積されることで、第７図Ｂに示す累積度数分布表Ｓ　
（ｎ）が得られる。再量子化ステップｑが決定されると
、その％が伝送すべき最小値となる。伝送する最小値ｎ
Ｏが決められた場合、ＭＡＸＩがｎｏより小さな値のＭ
ブロックは、可変情報量を全く伝送しなくて良い。従っ
て、Ｓ　（ｎｏ）が１フレームの伝送すべきＭブロック
の総数を示している。

ここで、ＭブロックＭＯ，Ｍｌ、Ｍ２、Ｍ３の夫々の再
量子化ステップ幅をｑＯｌｑｌ、ｑ２、ｑ３とし、各Ｍ
ブロックの累積度数分布表をｓ。

（ｎ）、ＳＬ　（ｎ）、Ｓ２　（ｎ）、Ｓ３　（ｎ）と
すると、各Ｍブロックの伝送すべきＳフラグと、ＭＡＸ
値表現ビット数の情報量（ビット）は、下記の（１）式
で表される。

各ブロックに関して、３の値は、ＭＡＸ値表現ビット数
に割り当てられるビット数を表している。

ブロックＭＯは、ＭＡＸ値表現ビットのみで、Ｓフラグ
は伝送しない。但し、ブロックＭＯのＰフラグＰ　ＯＯ
ｋが全て“０″の時は、ブロックＭＯのＭＡＸ値表現ビ
ットも伝送しない。

Ｐフラグの送信ビット数について次に説明する。

上述のＳフラグのビット数と同様に、第７図Ｃに示すよ
うに、ＡＣ係数の絶対値のＳブロック毎の最大値ＭＡＸ
２を横軸とし、発生度数を縦軸とした度数分布グラフが
形成される。この度数分布が５１１の側からＯに向かっ
て累積されることで、第７図りに示す累積度数分布グラ
フＰ　（ｎ）が得られる。再量子化ステップｑが決定さ
れると、そのＡが伝送すべき最小値となる。伝送する最
小値ｎｏが決められた場合、Ｓブロック毎の最大値ＭＡ
Ｘ２がｎ０以上のＳブロックは、必ず４ビツトのＳフラ
グを伝送する必要がある。従って、Ｐ（ｎｏ）が１フレ
ームの伝送すべきＳブロックの総数を示している。

上述と同様に、ＭブロックＭＯ，Ｍｌ、Ｍ２、Ｍ３の夫
々の再量子化ステップ幅をｑＯｌｑｌ、ｑ２、ｑ３とし
、各Ｍブロックの累積度数分布表をＰＯ（ｎ）、ＰＩ　
（ｎ）　、Ｐ２　（ｎ）、Ｐ３（ｎ）とすると、各Ｍブ
ロックの伝送すべきＰフラグの情報量（ビット）は、次
の（２）式により与えられる。

Ｓフラグ及びＰフラグの情報量を演算するのに、最大値
ＭＡＸＩ及びＭＡＸ２の値そのものでなく、４ビツトの
アドレスコードＡ　Ｏ−Ａ　３を使用できる。つまり、
この実施例では、再量子化ステップ幅ｑが上述のように
、（２，４，６，・・・、１６）のいずれかであり、従
って、最小値は、（１゜２．３．・・・、８）の８種類
しかない。この８個のアドレスを度数分布作成用のメモ
リが有していれば、充分であるので、ＭＡＸＩ及びＭＡ
Ｘ２がＪ　（０，１，３，・・・、８）の値を持つ３ビ
ツトのアドレスコードに変換される。

第８図Ａに示すように、Ｍブロック毎の最大値ＭＡＸＩ
は、（１≦ＭＡＸＩ＜２）の場合に（ｊ−１）、（２≦
ＭＡＸＩ＜３）の場合に（ｊ＝２）、・・・・、（８≦
ＭＡＸＩ）の場合に（ｊ−８）と変換される。この第８
図Ａに示す度数分布表は、第８図Ｂに示す累積度数分布
表Ｓ　（ｎ）に変換される。この累積度数分布表Ｓ＊　
（ｎ）は、上述の第８図Ｂに示す累積度数分布表Ｓ　（
ｎ）と（１，２，３，・・・８〉のアドレスでは、全く
同一の値を示すことになり、Ｓフラグの情報量を演算す
ることができる。この第８図に示す方式は、メモリの規
模を小さくでき、また、情報量の演算時間を短縮化でき
る利点がある。

次に、ＡＣ係数データの情報量の演算について説明する
。ＡＣ係数が属するＭブロックのデータの絶対値のＭＡ
Ｘ値に応じて表現ビット数が決定されるので、ＡＣ係数
の値とビット数とが１対１に対応しない、従って、最初
にＭブロックの絶対値ＭＡＸＩと各サンプルの絶対値と
の二つのパラメータを使用した度数分布表が作成される
。但し、Ｍブロックの最大値ＭＡＸＩは、再量子化され
た場合のビット数を知るために、１〜５１１のレベルの
全てが必要であるが、各サンプルの絶対値は、前述のよ
うに、再量子化ステップ幅と対応する最小値が８種類し
かないので、１，２．・・・、７、そして８以上かどう
かが分かれば、情報量を演算できるので、第９図に示す
ように、ＭＡＸＩ（ｍ）を縦軸とし、各サンプルの絶対
値ｎを横軸とする度数分布表を作成すれば充分である。

第９図では、例えば再量子化幅を６とした時の伝送され
るべきデータの範囲が斜線領域として示されている。第
９図及び以下に示されるように、再量子化幅が６の時で
は、ＡＣ係数の元の値が１７６とされ、１〜８ビツトで
表現される。

１９９〜１９４　　　ｉｔ７〜３２１　６１１９５〜３
８６　　ｉ３３〜６４１７第９図に示すように、各ビッ
ト数で表現できるサンプル数をＮｉとすると、ＡＣ係数
の情報量は、ｌＸＮ１＋２ＸＮ２＋３ｘＮ３＋４ｘＮ４
＋５ｘＮ５＋６ｘＮ６＋７ｘＮ７＋８ｘＮ８・・・（３
）＝　（Ｎ１＋Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７十
Ｎ８）＋　（Ｎ２＋Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７＋Ｎ
８）＋　（Ｎ３＋Ｎ４＋Ｎ５＋Ｎ６＋Ｎマ＋Ｎ８）＋　
（Ｎ４＋Ｎ５＋Ｎ６＋Ｎ７＋Ｎ８）＋（Ｎ５＋Ｎ６＋Ｎ
７＋Ｎ８）＋　　（Ｎ６＋Ｎ７＋Ｎ８）＋　（Ｎ７＋Ｎ
８）＋Ｎａ　　ビット・・（４）と計算できる。この計
算のために、第９図に示す度数分布表が累積度数分布表
に変換される。先ず度数分布表が第１０図Ａに示すよう
に、（ｎ＝８）から（ｎ＝１）の方に向かって累積する
。この結果得られた表をＥ（ｍ、ｎ）とする。この表Ｅ
（ｍ、ｎ）において、ｍを指定した場合、量子化ステッ
プ幅ｑを定めると、Ｅ（ｍ、！４ｑ）の数値を見れば、
Ｍブロックの絶対値の最大値がｍの値を持ち、且つ’Ａ
　（１以上の値を持つＡＣ係数のサンプル数が分る＊’
／ｚｑ以上の値を持つデータは、伝送しなければならな
いので、（ｑ＝６）とした場合に、２ビツト長で表現で
きるサンプル数Ｎ２は、 と計算できる。この（５）式は、上述の（３）式を計算
するには良いが、（４）式は、直ぐに計算できない。

（４）式に利用し易いように、第１０図Ｂに示すように
、第１０図への表Ｅ　（ｍ、　ｎ）をＭブロックの最大
値ｍの最大値例えば５１１の方から（ｍ−１）の方に向
かって累積する。この結果の表をＦ（ｍ、ｎ）とする０
表Ｆ　（ｍ、ｎ）において、量子化ステップ幅ｑを指定
した時に、Ｆ（ｍ、５４ｑ）の値は、ＡＣ係数の絶対値
が’Ａ　ｑ以上の値を持ち、且つＭブロックの絶対値の
最大値がｍ以上の値を持つＡＣ係数のサンプル数を示し
ている。

従って、（ｑ＝６）の例では、ＡＣ係数の情報量は、（
４）式に準すると、 となるので、 Ｆ（２７，３）　　＋Ｆ（５１，３）　　＋Ｆ（９９，
３）　　＋Ｆ（１９５，３）　＋Ｆ（３８７，３）　　
　・　・　・（７）と計算することができる。従って、
各Ｍブロックと夫々対応する第１０図Ｂに示す累積度数
分布関数をＦＯ（ｍ、ｎ）、Ｆｌ　（ｍ、ｎ）、Ｆ２（
ｍ、ｎ）、Ｆ３　（ｍ、ｎ）とし、再量子化ステップ幅
をｑＯ，ｑｌ、ｑ２．ｑ３とすると、ＡＣ係数の総情報
量は、 Ｆ２（ｍ２に、　＋Ａｑ２）十Ｆ３（ｍ３に、　′Ａｑ
３））　　・・（ａ）で与えられる。ここで、ｍｏｋ、
　ｍ　ｌｋ、　ｍ２ｋ。

ｍ３には、夫々の再量子化ステップ幅ｑｏ、ｑｉ。

ｑ２．ｑ３に対応して表現ビット数が増加する変化点の
値である。（ｑ−６）の例では、これらの変化点が第９
図において丸付数字で示す（３，９゜１５．２７．５１
，９９．３８７）である。

上述の表現ビット数の変化点を第１１図に示す。

可変の情報量の合計は、前述の（１）式、（２）式の夫
々の合計と（８）式とを加算したものである。

ｄ、情報量制御のための構成 発生情報量を制御するバッファリング処理は、情報量演
算回路７でなされる情報量の演算と、再量子化ステップ
幅決定回路８でなされる再量子化ステップ幅を決定する
処理とからなる。第１２図は、この発明の一実施例中の
バッファリング処理と関連する一部を詳細に示す。

絶対値化回路６からのＡＣ係数の絶対値が最大値検出回
路１１に供給され、最大値検出回路１１で、Ｍブロック
毎の最大値ＭＡＸＩが検出される。

この最大値ＭＡＸ　１は、８個の再量子化ステップ幅と
対応して４ビツトのアドレスコードＡＯ−Ａ３に変換さ
れる。また、Ｍブロックを区別するアドレスの上位２ビ
ットＡ４．Ａ５がＭブロックカウンタ１７で形成される
。これらの最大値ＭＡＸ１（アドレスＡＯ〜Ａ３）及び
Ａ４、Ａ５が６ビツトのアドレスを構成し、このアドレ
スがマルチプレクサ１２に供給され、マルチプレクサ１
２の出力信号が度数分布作成用のメモリ１３に対して供
給される。つまり、メモリ１３は、第８図Ａに示すよう
な度数分布表を貯え、次に、第８図Ｂに示す累積度数分
布表を貯えるものである。

また、最大値検出回路１４で検出されたＳブロック毎の
ＡＣ係数の最大値ＭＡＸ２と対応する４ビツトのアドレ
スコードＡＯ−Ａ３及びＭブロックカウンタ１７の出力
Ａ４．Ａ５がマルチプレクサ１５に供給され、マルチプ
レクサ１５の出力信号が度数分布作成用のメモリ１６に
対して、６ビツトのアドレスＡＯ〜Ａ５として供給され
る。

更に、ＡＣ係数の絶対値が６４サンプル分の遅延量を持
つ遅延回路１８に供給され、最大値検出回路１１からの
アドレスコードが４個のＭブロックと対応する遅延量を
持つ遅延回路１９に供給され、Ｍブロックカウンタ１７
の出力信号が４個のＭブロックと対応する遅延量を持つ
遅延回路２０に供給される。これらの遅延回路１８．１
９及び２０の出力信号が１５ビツトのアドレスＡＯ−Ａ
１４としてマルチプレクサ２１に供給され、マルチプレ
クサ２１の出力信号が度数分布作成用のメモリ２２に対
して供給される。メモリ２２は、第９図に示すような２
次元の度数分布表を作成するために設けられている。Ａ
Ｃ係数の絶対値がメモリ２２のアドレスの下位９ビツト
のアドレスＡＯ〜Ａ８とされ、ＭＡＸＩと関連したアド
レスコードがその上位４ビツトＡ９〜Ａ１２とされ、Ｍ
ブロックカウンタ１７の出力が上位の２ビツトＡ１３、
Ａ１４とされる。

Ｍブロックカウンタ１７により形成された２ビツトの上
位アドレスにより、メモリ１３．１６．２２の夫々のメ
モリ領域がＭブロックＭＯ，、Ｍｌ、Ｍ２、Ｍ３と対応
して分けられる。従って、情報量の演算等のバッファリ
ング処理は、Ｍブロック毎になされる。

メモリ１３から読み出されたデータが加算回路２３に供
給され、加算回路２３でマルチプレクサ２４の出力と加
算される。マルチプレクサ２４には、Ｏ１＋１及びレジ
スタ２５の出力信号とが供給され、これらの入力信号の
一つが選択的に加算回路２３に供給される。加算回路２
３の出力信号がレジスタ２５に供給される。レジスタ２
５の出力信号が上述のように、マルチプレクサ２４にフ
ィードバックされると共に、乗算回路２６に供給される
。乗算回路２６の出力信号が加算回路２８に供給される
。乗算回路２６には、ＲＯＭ２７から読み出された乗算
係数が供給される。乗算係数は、前述の（１）式に示さ
れるように、Ｍブロックの夫々に応じて異なる係数であ
る。乗算回路２６の出力には、Ｓフラグの情報量が得ら
れる。

メモリ１６から読み出されたデータが加算回路２９に供
給され、加算回路２９でマルチプレクサ３０の出力と加
算される。マルチプレクサ３０には、Ｏ１＋１及びレジ
スタ３１の出力信号とが供給され、これらの入力信号の
一つが選択的に加算回路２９に供給される。加算回路２
９の出力信号がレジスタ３１に供給される。レジスタ３
１の出力信号が上述のように、マルチプレクサ３０にフ
ィードバックされると共に、乗算回路３２に供給される
０乗算回路３２により４倍とされた信号が加算回路２８
に供給される。乗算回路３２からは、前出の（２）式で
表されるＰフラグの情報量が得られる。加算回路２８か
らは１．Ｓフラグ及びＰフラグの両者の合計が得られる
。

メモリ２２に関連して、メモリ１３及び１６と同様に、
加算回路３３、マルチプレクサ３４、レジスタ３５が設
けられている。レジスタ３５の出力信号が加算回路３６
に供給され、加算回路２８の出力信号と加算される。レ
ジスタ３５からは、前出の（８）式で表されるＡＣ係数
の情報量が得られる。従って、加算回路３６からは、■
フレーム内に含まれるＭブロックＭＯ，Ｍｌ、Ｍ２、Ｍ
３の何れか一つに関する発生情報量のデータが発生する
。

加算回路３６の出力信号が加算回路３７とレジスタ３８
とからなる累算回路に供給される。この累算回路は、Ｍ
ブロックＭＯ，ＭＬ　Ｍ２、Ｍ３の発生情報量を合計す
るもので、加算回路３８の出力には、可変情報量に関す
る送信ビット数Ｑが得られ、この送信ビット数Ｑが比較
回路３９に供給される。比較回路３９には、端子４０か
ら送信ビット数の目標値Ｐが供給され、計算された送信
ビット数Ｑと目標値Ｐの大小関係が検出される。

（Ｐ＞Ｑ）の場合に例えばハイレベルとなる比較出力信
号が発生する。

比較回路４０の比較出力信号が制御信号発生回路４１に
供給される。制御信号発生回路４１は、例えば番号ｉ　
（ｉ＝ｏ〜３２）を区別するための５ビツトの制御信号
を発生する。この制御信号がアドレス発生器４２及びレ
ジスタ４３に供給される。制御■信号発生回路４１は、
インクリメントする制御信号を発生し、各制御信号に関
する比較出力信号を監視している。送信ビット数Ｑと目
標値Ｐが（Ｐ＞Ｑ）の関係が成立しない時には、制御信
号の番号ｉがインクリメントされ、（Ｐ＞Ｑ）の関係が
成立したら、制御信号の番号ｉのインクリメントが停止
される。

レジスタ４３には、比較回路３９からの上述の比較出力
信号がクロックとして供給され、（ｐ＞Ｑ）の関係が成
立した時に、制御信号がレジスタ４３に取り込まれる。

また、アドレス発生器４２で形成された１５ビツトのア
ドレス信号ＡＯ〜Ａ１４がマルチプレクサ２１に供給さ
れ、その下位６ビツトがマルチプレクサ１２及び１５に
供給される。更に、アドレス発生器４２で発生したアド
レスのＡ４、Ａ５がＲＯＭ２７に供給され、Ｍブロック
の番号に対応した乗算係数が発生する。

制御信号がインクリメントすることで、再量子化ステッ
プ幅ｑが切り替えられる。即ち、この実施例では、Ｍブ
ロックＭ　Ｏ−Ｍ　３の夫々に対して適用される再量子
化ステップ幅をｑＯ，ｑｌ、ｑ２、ｑ３とすると、互い
に異なる（ｑＯ，ｑｌ、ｑ２、ｑ３）の組が３２種類用
意されている。制御信号の番号ｌによりこれらの再量子
化ステップ幅の組が区別され、ｌがＯから３１に向かう
ほど、発生情報量が単調に減少し、また、復元画像の画
質が劣化する０発生情報量が目標値より少なくなった時
の制御信号の番号ｉがレジスタ４３に取り込まれる。再
量子化ステップ幅は、１６．１４．１２．１０．８．６
．４．２の８種類の何れかである。

レジスタ４３からの制御信号が破線で囲んで示す再量子
化回路５に供給される。再量子化回路５は、レジスタ４
３からの制御信号とカウンタ４４で発生したＭブロック
番号とがアドレスとして供給され、重み付は係数（再量
子化ステップ幅ｑの逆数）を発生するＲＯＭ４５と、バ
ッファメモリ４からの係数値データとＲＯＭ４５から読
み出された重み付は係数とを乗算する乗算回路４６とで
構成されている０乗算回路４６の出力データがフォーマ
ット化回路９に供給され、制御信号と共に送信データに
変換される。

再量子化回路５において、カウンタ４４からのＭブロッ
ク番号が供給されているのは、−律にＡＣ係数に対して
、重み付は係数を乗じるのではなく、Ｍブロックに応じ
てよりきめ細かく重み付は係数を乗じることを可能とす
るためである。

第１２図に示す構成に関して、度数分布表の作成及び累
積度数分布表の作成の動作について説明する。

度数分布表の作成期間では、最初にメモリ１３．１６．
２２の内容がゼロクリアされる。即ち、加算回路２３．
２９．３３がクリア動作時にゼロデータを発生し、また
、マルチプレクサ２４．３０．３４がアドレス発生器４
２の出力を選択する。アドレス発生器４２は、Ｏから（
２”−１）まで変化するアドレスを発生する。従って、
メモリ１３．１６．２２の全アドレスにゼロデータが書
き込まれる。

このクリアの後に度数分布表の作成がなされる。

マルチプレクサ１２が最大値検出回路１１で検出された
Ｍブロックの最大値ＭＡＸＩ及びＭブロックアドレスを
選択し、また、マルチプレクサ１５が最大値検出回路１
４で検出されたＳブロックの最大値ＭＡＸ２及びＭブロ
ックアドレスを選択し、更に、マルチプレクサ２１が遅
延回路１８．１９．２０の出力を選択する。マルチプレ
クサ２４．２９．３３が＋１の入力を選択する。マルチ
プレクサ１２．１５．２１からのアドレスのデータがメ
モリ１３．１６．２２から読み出され、加算回路２３．
２９．３３で＋１される。この加算回路２３．２９．３
３の出力データがメモリ１３＞１６、２２の入力データ
として同一のアドレスに書き込まれる。この処理が１フ
レ一ム期間にわたってなされた後に、メモリ１３．１６
．２２には、ＭブロックＭＯ−Ｍ３に関する度数分布表
が夫々貯えられる。

このように、メモリ１３．１６．２２に１フレ一ム分の
発生度数の分布表が形成されたら、次に、これらの度数
分布表から累積度数分布表が形成される。累積度数分布
表の形成のために、マルチプレクサ１２．１５及び２１
がアドレス発生器４２の出力を選択する状態に切り替え
られ、また、マルチプレクサ２４．３０及び３４がレジ
スタ２５．３１及び３５の出力を夫々選択する状態に切
り替えられる。

メモリ１２及び１６の度数分布表を累積度数分布表に変
換する処理とメモリ２２の度数分布表を累積度数分布表
に変換する処理とは、全く異なるので、別々にその動作
を説明する。

メモリ１３に形成された累積度数分布表を累積度数分布
表に変換する時に、アドレス発生器４２は、第１３図に
示すフローチャートに従ってアドレスを発生する。最初
に、（ｉ＝ｏ）とされる（ステップ５１）０次に、レジ
スタ２５がゼロクリアされる（ステップ５２）。（ｊ−
８）が指定されると（ステップ５４）、下位４ビツトＡ
Ｏ〜Ａ３がｊとされる（ステップ５５）。そして、加算
器２３の出力（累積計算値）がメモリ１３に書き込まれ
ると共に、加算器１３の出力がレジスタ２５に取り込ま
れる（ステップ５６）、この段階で、メモリ１３に５ｉ
（ｊ）が作成される。

次に、（ｊ−Ｊ−１）とされる（ステップ５７）。判定
のステップ５８で（ｊ＝０）かどうかが調べられ、（ｊ
≠０）の時に、ステップ５５に戻る。（ｊ＝０）の時に
は、一つのＭブロックに関しての累積度数分布表の作成
が終了したことを意味するので、Ｍブロックの番号が＋
１される（ステップ５９）０判定のステップ６ｏにおい
て、（ｉ＝４）かどうかが調べられる。（ｉ≠４）の時
には、ステップ５２に戻り、次のＭブロックに関して、
上述と同様の累積度数分布表の作成がなされる。（ｉ＝
４）は、全てのＭブロックに関しての累積度数分布表の
作成が終了したことを意味するので、終了状態となる。

メモリ１６における累積度数分布表ＰＬ（ｎ）の形成は
、上述のメモリ１３における累積度数分布表５ｔ（ｎ）
の作成と同様であるので、その詳細な説明は、省略する
。

次に、メモリ２２に形成された累積度数分布表を累積度
数分布表に変換する時のアドレス発生器４２の動作を第
１４図のフローチャートを参照して説明する。最初に、
（ｉ＝ｏ、ｊ＝ｏ）とされる（ステップ６１）。ここで
、ｊは、第９図における縦軸ｍと対応している。Ｍブロ
ックを指定するアドレスの上位の２ビットＡ１３．Ａ１
４がｌとされる（ステップ６２）。その下位の９ビツト
ＡＯ〜Ａ８がｊとされる（ステップ６３）。次に、レジ
スタ３５がゼロクリアされる（ステップ６４）。

（ｋ＝８）が指定されると（ステップ６５）、アドレス
Ａ９〜Ａ１２がｋとされる（ステップ６６）、ここで、
ｋは、第９図における横軸ｎと対応している。そして、
加算器３３の出力がメモリ２２に書き込まれると共に、
加算器３３の出力がレジスタ３５に取り込まれる（ステ
ップ６７）。

次に、ステップ６８でｋの値が（−１）され、判定ステ
ップ６９で（ｋ＝０）かどうかが調べられる。（ｋ≠０
）の時は、ステップ６６に戻る。

（ｋ−０）の時は、ｊの値が（＋１）され（ステップ７
０）、判定ステップ７Ｉで（ｊ＝５１１）かどうかが調
べられる。

（ｊ＝５１１）は、一つのＭブロックに関して、第１０
図Ｂに示す縦方向の累積が終了したことを意味するので
、Ｍブロックの番号が＋１される（ステップ７２〉０判
定のステップ７３において、（ｉ−４）かどうかが調べ
られる。（ｉ≠４）の時には、ステップ６２に戻り、次
のＭブロックに関して、上述と同様の累積がなされる。

（ｉ＝４）は、全てのＭブロックに関して、縦方向の累
積の処理が終了したことを意味するので、次に、第１０
図Ａに示す横方向の累積処理に移行する。

つまり、ｋのある値において、ｊの値を（ｊ＝５１１）
から（ｋ＝１）に向かって変化させることで、累積処理
がなされる。

最初に、（ｉ＝ｏ、に＝ｏ）とされる（ステップ７４）
、Ｍブロックを指定する上位の２ビットＡ１３．Ａ１４
がｉとされる（ステップ７５）。

４ビツトＡ９〜Ａ１２がｋとされる（ステップ７６）。

次に、レジスタ３５がゼロクリアされる（ステップ７７
）。

（ｊ＝５１１）が指定されると（ステップ７８）、アド
レスＡＯ〜Ａ８がｊとされる（ステップ７９）。そして
、加算器３３の出力がメモリ２２に書き込まれると共に
、加算器３３の出力がレジスタ３５に取り込まれる（ス
テップ８０）０次に、ステップ８１でｊの値が＜−１）
され、判定ステップ８２で（ｋ＝０）かどうかが調べら
れる。

（ｊ≠０）の時は、ステップ７９に戻る。（ｊ＝Ｏ）の
時は、ｋの値が（＋１）され（ステップ８３）、判定ス
テップ８４で（ｋ＝９）かどうかが調べられる。

（ｋ＝９）の時には、一つのＭブロックに関して、第１
０図Ａに示す横方向の累積が終了したことを意味するの
で、Ｍブロックの番号が＋１される（ステップ８５）。

判定のステップ８６において、（ｋ＝４）かどうかが調
べられる。（ｉ≠４）の時には、ステップ７６に戻り、
次のＭブロックに関して、上述と同様の累積がなされる
。

（ｋ＝４）は、全てのＭブロックに関して、横方向の累
積の処理が終了したことを意味する。これらの二つの累
積処理により、累積度数分布表がメモリ２２に形成され
、終了状態となる。

以上のように、メモリ１３．１６．２２に形成された累
積度数分布表を参照して発生情報量が演算され、発生情
報量が伝送路の容量を越えないような最適な再量子化ス
テップ幅が決定される。この発生情報量の演算及び再量
子化ステップ幅の決定は、第１５図に示すフローチャー
トに従ってなされる。再量子化ステップ幅は、Ｍブロッ
クＭＯ１ＭＬ　Ｍ２、Ｍ３の夫々と対応するｑＯｌｑｌ
、ｑ２、ｑ３を組として、例えば３２種類用意されてい
る。ここでは、再量子化ステップ幅の組の番号をｉとす
ると、ｉがＯから３１に向かって大きくなるほど、発生
情報量が単調に減少し、その反面、再量子化ステップ幅
が粗くなり、復元画像の画質が劣化するように設定され
ている。この再量子化ステップ幅の組の番号ｉは、制御
信号発生回路４１からの制御信号の番号と対応している
。従って、制御信号は、再量子化ステップ幅の組を区別
するために、５ビツトのデータである。

この第１５図の動作では、マルチプレクサ１２．１５．
２１がアドレス発生器４２の出力を選択し、マルチプレ
クサ２４．３０がＯ入力を選択し、マルチプレクサ３４
がレジスタ３５の出力を選択する状態とされる。

第１５図の最初のステップ９１で、制御信号（再量子化
ステップ幅の組）の番号ｉがＯとされる。この制御信号
ｉに対応して、再量子化ステップ幅の組（ｑＯ，ｑｌ、
ｑ２、ｑ３）が設定される（ステップ９２）。レジスタ
３８がゼロクリアされる（ステップ９３）。Ｍブロック
の番号ｊがＯとされる（ステップ９４）。アドレスのビ
ットＡ４、Ａ５がｊとされる（ステップ９５）。ピッ）
　Ａ　Ｏ−Ａ　３が’Ａｑｊとされる。このアドレスが
メモリ１３に与えられると、Ｓｊ（＋ＡｑＪ）の値がメ
モリ１３から読み出され、この値がレジスタ２５に取り
込まれ、また、メモリ１６から読み出されたＰｊ（′Ａ
ｑｊ）の値がレジスタ３１に取り込まれる（ステップ９
７）。従って、加算回路２８からは、乗算回路２６及び
３２の出力の合計（ａｊｓｊ　（′Ａｑｊ）＋４Ｐｊ　
（！４ｑｊ））が発生する。ａｊは、ＲＯＭ２７からＭ
ブロックの番号ｊに応じて出力される乗算係数である（
ステップ９８）。この加算回路２８からの値は、Ｓフラ
グ及びＰフラグの合計の情報量である。

次に、前出の（８）式で示されるＡＣ係数の情報量の演
算がなされる。このため、アドレスの２ビツトＡ１３、
Ａ１４がｊとされ（ステップ９９）、その４ビツトＡ９
〜Ａ１２がＶｚ（ｌｊとされる（ステップ１００）、ま
た、（ｋ−１）とされ（ステップ１０１）、レジスタ３
５がゼロクリアされる（ステップ１０２）。

第１１図に示されるような表現ビット長の変わる最小値
ｍｊｋと対応して、アドレスの下位９ピツ）ＡＯ−ＡＯ
がｍ　ｊ　ｋとされる（ステップ１０３）。

前出の（８）式のｍｏｋ、　ｍｌｋ、　ｍ２に、　ｍ３
ｋが夫々ｍｊｋと対応している。このアドレスＡＯ−Ａ
１４のメモリ２２のデータが読み出され、加算回路３３
に供給され、加算回路３３の出力がレジスタ３５に取り
込まれる（ステップ１０４）、次に、ｋの値が（＋１）
され（ステップ１０５）、判定ステップ１０６で（ｋ−
９）かどうかが調べられる。

（ｋ≠９）の時には、ステップ１０３に戻る。この（ｋ
＝１）から（ｋ＝８）までの繰り返し処理は、 の演算を行う処理である。（ｋ＝９）の時には、この加
算回路３７の出力がレジスタ３８に取り込まれる（ステ
ップ１０７）。そして、（ｊ−ｊ＋１）（ステップ１０
８）とされ、次の判定ステップ１０９で（ｊ−４）かど
うかが調べられる。

（ｊ≠４）の場合には、ステップ９５に戻り、次のＭブ
ロックに関して上述と同様の処理がなされる。（ｊ＝４
）の時には、レジスタ３８の出力に得られる発生情報量
Ｑと目標値Ｐとがステップ１１０で比較される。

ステップ１１０において、（Ｐ＞Ｑ）が成立しない場合
、即ち、目標値Ｐより発生情報量Ｑが多い場合には、制
御信号ｉの番号が（＋１）される（ステップ１１１）。

そして、新たな制御信号に対応する再量子化ステップ幅
を設定して、上述と同様に発生情報量が演算される。若
し、（ｐ＞Ｑ）が成立する時では、レジスタ４３にこの
制御信号ｉが取り込まれる（ステップ１１２）、これに
より、最適な再量子化ステップ幅の決定が終了する。レ
ジスタ４３に取り込まれた制御信号ｉがＲＯＭ４５に供
給され、再量子化ステップ幅の逆数の重み付は係数がＲ
ＯＭ４５から発生する。

ｅ、変形例 送信ビット数を制御するために、上述の一実施例のよう
に、（１／２’　）倍の重み付は係数を乗じるのに限ら
ず、（１，Ｉ’２）（１，Ｉ’２）”　　・・・の重み
付は係数を乗じるようにしても良い。

上述の実施例では、ｌフレーム内のデータを（８Ｘ８）
等のしブロックに分割している。しかし、フィールド内
のデータを分割しても良い。また、圧縮率の向上のため
に、２フレームの画像データからブロックを形成しても
良い。

また、フォーマット化回路９において、エラー訂正符号
化、同期パターンの付加等の処理を行っても良い、これ
らの処理で増加する送信ビット数は、固定の量である。

２次元ブロックに限らず、３次元ブロックに適用される
変換符号化に対しても、この発明は、適用できる。

入力画像信号がテレビジラン信号の輝度信号の場合に限
らず、コンポーネントカラー映像信号であっても良い。

コンポーネントを同時化して処理しても良く、また、コ
ンポーネントを別個に処理しても良い。

変換符号としては、コサイン変換に限らず、直交変換等
を使用しても良い。

〔発明の効果〕

この発明は、フィードフォワード制御で送信の必要なデ
ータ量を目標値より小に制御できるので、フィードバッ
ク制御と異なり、発振等の問題が生じない、また、この
発明は、フィールド或いはフレーム等の単位でデータ量
を正確に制御でき、ディジタルＶＴＲに適用して好適で
ある。更に、この発明は、ソーティング回路等の複雑な
回路を必要としないので、回路規模が大きくならない利
点がある。更に、この発明では、Ｍブロック毎に発生情
報量を求めているので、Ｍブロック毎に独立の再量子化
ステップ幅によって発生情報量をきめ細かく制御するこ
とができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体システムを示すブロ
ック図、第２図はＤＣＴ用のブロックの一例を示す路線
図、第３図は画像領域の分割及びフラグの説明に用いる
路線図、第４図及び第５図は送信データの一例の構成を
示す路線図、第６図は送信データへのコード変換の説明
に用いる路線図、第７図、第８図、第９図及び第１Ｏ図
は度数分布表及び累積度数分布表の作成の説明に用いる
路線図、第１１図は表現ビット数変化点の説明に用いる
路線図、第１２図は発生情報量の演算及び再量子化ステ
ップ幅の決定のための構成を示すブロック図、第１３図
、第１４図及び第１５図は度数分布表の作成と発生情報
量の演算処理の動作の説明に用いるフローチャート、第
１６図は従来技術の説明に用いるブロック図である。 図面における主要な符号の説明 ２ニブロック化回路、 ３：コサイン変換回路、 ４：バッファメモリ、 ５：再量子化回路、 ９：フォーマット化回路、 １０：出力端子、 １１：Ｍブロック毎にＡＣ係数値データの最大値ＭＡＸ
Ｉを検出し、３ビツトのアドレスを発生する回路、 １４：Ｓブロック毎にＡＣ係数値データの最大値ＭＡＸ
２を検出し、３ビツトのアドレスを発生する回路、 １３．１６．２２：度数分布表作成用メモリ、４１：制
御信号発生回路。

Claims (1)

1. 【特許請求の範囲】 （ｎ×ｎ）の画素からなるブロックに対し、変換符号化
   を行い、得られた係数情報のうち、直流成分は、所定の
   ビット数で伝送するようになし、（ｎ＾２−１）個の交
   流成分をｍ個のサブブロックに分割し、各サブブロック
   中の係数データを再量子化して伝送するようにした画像
   データの伝送装置において、 上記各サブブロック中の上記再量子化された係数データ
   のうちの最大値を検出し、上記最大値のレベルに応じた
   ビット数で同一サブブロック内の係数データを符号化す
   るようにしたことを特徴とする画像データ伝送装置。