JPH02226723A - 改良された平坦さを持つウェーハからの集積回路 - Google Patents
改良された平坦さを持つウェーハからの集積回路Info
- Publication number
- JPH02226723A JPH02226723A JP1331425A JP33142589A JPH02226723A JP H02226723 A JPH02226723 A JP H02226723A JP 1331425 A JP1331425 A JP 1331425A JP 33142589 A JP33142589 A JP 33142589A JP H02226723 A JPH02226723 A JP H02226723A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- etch
- resistant coating
- polishing
- coating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000000576 coating method Methods 0.000 claims abstract description 41
- 239000011248 coating agent Substances 0.000 claims abstract description 38
- 238000005498 polishing Methods 0.000 claims abstract description 26
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 16
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 2
- 238000007373 indentation Methods 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 63
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000011253 protective coating Substances 0.000 description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000010432 diamond Substances 0.000 description 3
- 229910003460 diamond Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000008187 granular material Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000008119 colloidal silica Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000005350 fused silica glass Substances 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- FOKWMWSOTUZOPN-UHFFFAOYSA-N octamagnesium;iron(2+);pentasilicate Chemical compound [Mg+2].[Mg+2].[Mg+2].[Mg+2].[Mg+2].[Mg+2].[Mg+2].[Mg+2].[Fe+2].[Fe+2].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-].[O-][Si]([O-])([O-])[O-] FOKWMWSOTUZOPN-UHFFFAOYSA-N 0.000 description 1
- 239000011025 peridot Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
- H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１肌（９）方１
本発明は改良された平坦さを持つウェーハから集積回路
を製造するための方法に関する。
を製造するための方法に関する。
ｋ来まｌ
集積回路は半導体ウェーハから当分野において周知の様
々な技術によって製造される。但し、一つの普遍のプロ
セスとして、ウェーハ上に回路の形状を定義する一つあ
るいは複数のリソグラフィー ステップがある。典型的
なリソグラフィツク プロセスにおいては、光学放射が
要求される形状を含む“マスク”を通じてウェーハのレ
ジストがコーティングされた表面上に投影される。これ
ら形状が、最小の歪にて定義されることが非常に重要で
あるが、これら歪は、焦点かずれた状態を含む様々な光
学収差に起因する。現在の技術の状態においては、シリ
コン半導体ウェーハは約１２５から１５０ミリメートル
（５から６インチ）の直径を持ち、ヒ化ガリウムウェー
ハは、恐らく、５０から１００ミリメーター（２から４
インチ）の直径を持つ、これに対して、各々の集積回路
上に光学的に再生されるべき形状は、典型的には、１マ
イクロメーターあるいはこれ以下の寸法を持つ、比較的
大きなウェーハ上の全てのサイドを通じてこのような小
さな形状を均一に再生する能力における制約要因には、
ウェーハ表面の平坦さ及び平行度が含まれる。これらは
リソグラフィツク装置が、必然的に、最も小さなリソグ
ラフィツク形状のオーダーの焦点の深さを持つために制
約となる。ウェーハの表面を横断しての複数のサイド上
に複数のイメージを生成するリソグラフィツク”ステッ
パー”のために通常使用される自動再フォーカシングで
さえも、任意の露出野内の偏差を補償することはない、
従って、ウェーハの平坦さ及び平行度に対する仕様はま
すます厳しいものとなってきており、典型的には、例え
ば、０．６マイクロメーターあるいはそれ以下の裏側基
準サイド平坦さ（ｂａｃｋｓｉｄｅ ｒｅｆｅｒｅｎｃ
ｅｄ ５ｉｔｅ ｆｌａｔｎｅｓｓ）を要求する。
々な技術によって製造される。但し、一つの普遍のプロ
セスとして、ウェーハ上に回路の形状を定義する一つあ
るいは複数のリソグラフィー ステップがある。典型的
なリソグラフィツク プロセスにおいては、光学放射が
要求される形状を含む“マスク”を通じてウェーハのレ
ジストがコーティングされた表面上に投影される。これ
ら形状が、最小の歪にて定義されることが非常に重要で
あるが、これら歪は、焦点かずれた状態を含む様々な光
学収差に起因する。現在の技術の状態においては、シリ
コン半導体ウェーハは約１２５から１５０ミリメートル
（５から６インチ）の直径を持ち、ヒ化ガリウムウェー
ハは、恐らく、５０から１００ミリメーター（２から４
インチ）の直径を持つ、これに対して、各々の集積回路
上に光学的に再生されるべき形状は、典型的には、１マ
イクロメーターあるいはこれ以下の寸法を持つ、比較的
大きなウェーハ上の全てのサイドを通じてこのような小
さな形状を均一に再生する能力における制約要因には、
ウェーハ表面の平坦さ及び平行度が含まれる。これらは
リソグラフィツク装置が、必然的に、最も小さなリソグ
ラフィツク形状のオーダーの焦点の深さを持つために制
約となる。ウェーハの表面を横断しての複数のサイド上
に複数のイメージを生成するリソグラフィツク”ステッ
パー”のために通常使用される自動再フォーカシングで
さえも、任意の露出野内の偏差を補償することはない、
従って、ウェーハの平坦さ及び平行度に対する仕様はま
すます厳しいものとなってきており、典型的には、例え
ば、０．６マイクロメーターあるいはそれ以下の裏側基
準サイド平坦さ（ｂａｃｋｓｉｄｅ ｒｅｆｅｒｅｎｃ
ｅｄ ５ｉｔｅ ｆｌａｔｎｅｓｓ）を要求する。
然し、平坦なウェーハを製造するための能力は、ウェー
ハを製造するために要求される様々な成形及び表面調整
作業によって制限される。つまり、シリコン ウェーハ
に対するプロセスの典型的なシーケンスにおいては、ウ
ェーハが最初に、周知の技術によって成長された円筒状
のインゴットからダイヤモンド鋸などによってカットさ
れる。このウェーハは、Ｊ ／Ｃ、典型的にはＡ１．Ｏ
，スラリー内において鋸による損傷を除去し、平坦さを
得るためにラッピングされる。これは次に水酸化カリウ
ム（ＫＯＨ）の溶液内においてラッピング作業によって
与えられた表面の損傷及び破片を除去するためにエツチ
ングされる。この時点において、ウェーハの正面及び背
面の両方とも比較的平坦ではあるが、但し、このラッピ
ング及びエツチング プロセスに起因する溝及びビット
を持つ、つまり、ラッピング プロセスは表面内に微細
な溝を形成する傾向を持ち、これは、エツチング プロ
セスによって深く、広くされる。
ハを製造するために要求される様々な成形及び表面調整
作業によって制限される。つまり、シリコン ウェーハ
に対するプロセスの典型的なシーケンスにおいては、ウ
ェーハが最初に、周知の技術によって成長された円筒状
のインゴットからダイヤモンド鋸などによってカットさ
れる。このウェーハは、Ｊ ／Ｃ、典型的にはＡ１．Ｏ
，スラリー内において鋸による損傷を除去し、平坦さを
得るためにラッピングされる。これは次に水酸化カリウ
ム（ＫＯＨ）の溶液内においてラッピング作業によって
与えられた表面の損傷及び破片を除去するためにエツチ
ングされる。この時点において、ウェーハの正面及び背
面の両方とも比較的平坦ではあるが、但し、このラッピ
ング及びエツチング プロセスに起因する溝及びビット
を持つ、つまり、ラッピング プロセスは表面内に微細
な溝を形成する傾向を持ち、これは、エツチング プロ
セスによって深く、広くされる。
ウェーハの表側か、次に、これらビットな除去するため
にポリッシングされる。このポリッシングは、典型的に
は、ウェーハをパラキンク パットＥに搭載し、表側を
柔らかなポリマー バットに対してこすりなからこの上
にコロイド状のシソ力 スラリーを流すことによって達
成される。但し、このポリッシング プロセスは、実際
には、主にウェーハを横断しての少しの圧力の偏差、及
びシリカ スラリーの流れの変動のために表面の平坦さ
を低下させる。
にポリッシングされる。このポリッシングは、典型的に
は、ウェーハをパラキンク パットＥに搭載し、表側を
柔らかなポリマー バットに対してこすりなからこの上
にコロイド状のシソ力 スラリーを流すことによって達
成される。但し、このポリッシング プロセスは、実際
には、主にウェーハを横断しての少しの圧力の偏差、及
びシリカ スラリーの流れの変動のために表面の平坦さ
を低下させる。
従って、ウェーハの表（つまり、ポリッシュされた）面
は、平坦さ及び平行度の点で少し平でなくなる。従って
、要求される滑らかさ及び改良された平坦さ及び平行度
を持つウェーハを得ることが９まれる。
は、平坦さ及び平行度の点で少し平でなくなる。従って
、要求される滑らかさ及び改良された平坦さ及び平行度
を持つウェーハを得ることが９まれる。
発ＪＲとｌ宜
我々は集積回路を製造するために使用されるウェーハを
成形するための改良された方法を発見した。
成形するための改良された方法を発見した。
ウェーハが耐エツチング材料、例えば、シリコンウェー
ハのケースにおいては、窒化シリコンにてコーティング
される。このコーティングがウェーハの高い所に位置す
る表面から除去され、ウェーハの低い所に位置する部分
（例えば、ビットなどのへこみ）の側壁との耐エツチン
グ コーティングが残される０等方性エツチング プロ
セス、典型的には、ＫＯＨ内での湿式エツチングによっ
てウェーハのコーティングされてない部分から材料か除
去され、これによって、ビットの側壁上の耐エツチング
コーティングかアンターカットされる。オプションと
して、エツチング プロセスの後に残された小さな突起
を除去するためにポリッシング プロセスが使用される
。
ハのケースにおいては、窒化シリコンにてコーティング
される。このコーティングがウェーハの高い所に位置す
る表面から除去され、ウェーハの低い所に位置する部分
（例えば、ビットなどのへこみ）の側壁との耐エツチン
グ コーティングが残される０等方性エツチング プロ
セス、典型的には、ＫＯＨ内での湿式エツチングによっ
てウェーハのコーティングされてない部分から材料か除
去され、これによって、ビットの側壁上の耐エツチング
コーティングかアンターカットされる。オプションと
して、エツチング プロセスの後に残された小さな突起
を除去するためにポリッシング プロセスが使用される
。
１凰呈盈ｊ
以下の詳細な説明はウェーハを集積回路の製造に対して
調整するための向上された方法に関する。第１図に示さ
れるように、半導体ウェーハ１０の表面１１内にはへこ
み、例えば、ピット１２が存在する。表面ｔｉは、通常
、“上側（ｔｏｐ）”或は“表側（ｆｒｏｎｔ ） ”
と呼ばれ、この中にアクティブ デバイス（トランジス
タ、光学デバイス、等）が形成される。このピットは、
最も一般的には、丘に説明のラッピング作業による研磨
の結果として形成されるが、他のソースによることもあ
り、典型的には、ウェーハの表面全体に分布する。
調整するための向上された方法に関する。第１図に示さ
れるように、半導体ウェーハ１０の表面１１内にはへこ
み、例えば、ピット１２が存在する。表面ｔｉは、通常
、“上側（ｔｏｐ）”或は“表側（ｆｒｏｎｔ ） ”
と呼ばれ、この中にアクティブ デバイス（トランジス
タ、光学デバイス、等）が形成される。このピットは、
最も一般的には、丘に説明のラッピング作業による研磨
の結果として形成されるが、他のソースによることもあ
り、典型的には、ウェーハの表面全体に分布する。
第２図においては、耐エツチング コーティング２１か
ウェーハの表面上に形成される。用語“エツチング（ｅ
ｔｃｈ ｒｅｓｉｓｔａｎｔ）″は、以下に説明される
その後の等方性エツチング作業においてウェーハ１０の
材料と比較して除去速度が遅いことを意味する。この目
的に対しては、コーティング２１は、典型的には５ウエ
ーハ１０かシリコンの場合は窒化シリコンから成る。但
し、他の材料も可能である。窒化シリコンの形成は当分
野において周知の様々な方法による。一つの適当な方法
は、ウェーハを窒素雰囲気を含む炉の中で加熱する方法
である。例えば、ＮＨ３を３００立方センチ／分、そし
て５ｉＨ２Ｃ１２を３０立方センチ／分の速度にて７７
５℃の炉内に導入すると、２９０ミリトルの圧力におい
て約２．９ナノメ一ター／分の堆積速度で窒化シリコン
が得られる。１７分の堆積時間で５０ナノメーターの厚
さの窒化シリコンか形成される。一般に、１０から１０
０ナノメーターのレンジの厚さの窒化シリコンか本発明
の実現に対して適当であると推測される。コーティング
２１内に他の材料を含むことも可能である０例えば、最
初に二酸化シリコンを表面１１上に形成し、その後、窒
化シリコンを形成することもできる。
ウェーハの表面上に形成される。用語“エツチング（ｅ
ｔｃｈ ｒｅｓｉｓｔａｎｔ）″は、以下に説明される
その後の等方性エツチング作業においてウェーハ１０の
材料と比較して除去速度が遅いことを意味する。この目
的に対しては、コーティング２１は、典型的には５ウエ
ーハ１０かシリコンの場合は窒化シリコンから成る。但
し、他の材料も可能である。窒化シリコンの形成は当分
野において周知の様々な方法による。一つの適当な方法
は、ウェーハを窒素雰囲気を含む炉の中で加熱する方法
である。例えば、ＮＨ３を３００立方センチ／分、そし
て５ｉＨ２Ｃ１２を３０立方センチ／分の速度にて７７
５℃の炉内に導入すると、２９０ミリトルの圧力におい
て約２．９ナノメ一ター／分の堆積速度で窒化シリコン
が得られる。１７分の堆積時間で５０ナノメーターの厚
さの窒化シリコンか形成される。一般に、１０から１０
０ナノメーターのレンジの厚さの窒化シリコンか本発明
の実現に対して適当であると推測される。コーティング
２１内に他の材料を含むことも可能である０例えば、最
初に二酸化シリコンを表面１１上に形成し、その後、窒
化シリコンを形成することもできる。
窒化シリコンはまたウェーハの裏側にその後の表側への
半導体材料のエピタキシャル堆積の準備のために形成さ
れることもある。この窒化シリコンは、ウェーハの裏側
からのドーパントのアウト拡散（ｏｕｔｄｉｆｆｕｓｉ
ｎｇ）による表側のオートド−ピンク（ａｕｔｄｏｐｉ
ｎｇ ）を阻止するための裏側の“キャップ（ｃａｐ
）”として機能する。二酸化シリ−コン／窒化シリコン
キャップを形成するための一つの便利な方法が本発明
と同一の譲渡人の合衆国特許第４，６８７．６８２号に
おいて開示されているか、他の方法を使用することも可
能である。先行技術による窒化物キャップの形成におい
ては、二つのウェーハか（正面がコンタクトするように
）ウェーハ ボート内に対面して入れられ、これによっ
て、露出された裏側のみに窒化物か沈殿することが許さ
れる。別の方法として、エピタキシャル堆積か遂行され
ない場合は、ウェーハは裏側が対面するように入れ、窒
化シリコンが正面側のみに堆積するようにすることも、
あるいは両側をコートし、ポリッシングの後に表側から
コーティングを剥すこともできる。
半導体材料のエピタキシャル堆積の準備のために形成さ
れることもある。この窒化シリコンは、ウェーハの裏側
からのドーパントのアウト拡散（ｏｕｔｄｉｆｆｕｓｉ
ｎｇ）による表側のオートド−ピンク（ａｕｔｄｏｐｉ
ｎｇ ）を阻止するための裏側の“キャップ（ｃａｐ
）”として機能する。二酸化シリ−コン／窒化シリコン
キャップを形成するための一つの便利な方法が本発明
と同一の譲渡人の合衆国特許第４，６８７．６８２号に
おいて開示されているか、他の方法を使用することも可
能である。先行技術による窒化物キャップの形成におい
ては、二つのウェーハか（正面がコンタクトするように
）ウェーハ ボート内に対面して入れられ、これによっ
て、露出された裏側のみに窒化物か沈殿することが許さ
れる。別の方法として、エピタキシャル堆積か遂行され
ない場合は、ウェーハは裏側が対面するように入れ、窒
化シリコンが正面側のみに堆積するようにすることも、
あるいは両側をコートし、ポリッシングの後に表側から
コーティングを剥すこともできる。
第３図に移り、除去作業によってウェーハの高い所に横
たわる水平の表面から耐エツチング コーティングか除
去され、と・ントの側壁上の部分３２．３３、及びピッ
トの底の所の部分３４か残される。この除去作業は好ま
しい実施態様においては貨来のポリッシング技術を使用
して遂行することができる。
たわる水平の表面から耐エツチング コーティングか除
去され、と・ントの側壁上の部分３２．３３、及びピッ
トの底の所の部分３４か残される。この除去作業は好ま
しい実施態様においては貨来のポリッシング技術を使用
して遂行することができる。
−例としての実施態様においては、ｐＨ８，５のコロイ
ド状のシリカ スラリーな用いての約１から５分の機械
的ポリッシングかこれら高い所に位置する表面から約５
０ナノメーターの厚さの窒化シリコンを除去するために
適当である。これに加えて、この除去作業な′ｒ！！成
するために使用されるポリッシングは、又、少しの厚さ
のウェーハ材料、典型的には、第２図に示されるコート
されたと・ントの深さｄｌの約１０％を除去する。これ
はウェーハ上の小さな表面の偏差（つまり、山及び谷）
を除去するのにかなりの効果を持つ、別の方法として、
この除去は、当分野において周知の原理に従って、ダイ
ヤモンドラッピングによって達成することもてきる。さ
らに別の除去技術も可能である。
ド状のシリカ スラリーな用いての約１から５分の機械
的ポリッシングかこれら高い所に位置する表面から約５
０ナノメーターの厚さの窒化シリコンを除去するために
適当である。これに加えて、この除去作業な′ｒ！！成
するために使用されるポリッシングは、又、少しの厚さ
のウェーハ材料、典型的には、第２図に示されるコート
されたと・ントの深さｄｌの約１０％を除去する。これ
はウェーハ上の小さな表面の偏差（つまり、山及び谷）
を除去するのにかなりの効果を持つ、別の方法として、
この除去は、当分野において周知の原理に従って、ダイ
ヤモンドラッピングによって達成することもてきる。さ
らに別の除去技術も可能である。
耐エツチング コーティングの除去に続いて、表面１１
をおおよそピットの深さ益２まで除去するために等方性
エツチング プロセスが使用される。典型的なケースに
おいては、ｄ２は５か６２０ミクロンメーターのレンジ
にある。−例としての実施態様においては、９０℃の温
度においてのＫＯＨ内での約１０から２０分のエツチン
グによつて１０から２０マイクロメーターのレンジの厚
さを持つシリコン層か除去される。第４図に示されるご
とく、この等方性エツチングは側壁上の保護コーティン
グをアンダーカットし、断面図に見られるように領域３
２．３３及び３４のみか残される。残される保護コーテ
ィングの形状は、と・ントの形状によって決定されるこ
とに注意する。ピットの基本形状は、ウェーハの結晶方
位によって影響される。多くのケースにおいて、ピット
は正方形あるいは長方形であり、領域３２−３４はこの
ような形状を持つ、保護コーティングの残りの部分は、
ピットの回りのウェーハ材料が除去されるに従ってエツ
チングの間に幾分支持されない状態になる。従って、領
域３２−３４を単純なポリッシング作業によって簡単に
除去することが可能である。
をおおよそピットの深さ益２まで除去するために等方性
エツチング プロセスが使用される。典型的なケースに
おいては、ｄ２は５か６２０ミクロンメーターのレンジ
にある。−例としての実施態様においては、９０℃の温
度においてのＫＯＨ内での約１０から２０分のエツチン
グによつて１０から２０マイクロメーターのレンジの厚
さを持つシリコン層か除去される。第４図に示されるご
とく、この等方性エツチングは側壁上の保護コーティン
グをアンダーカットし、断面図に見られるように領域３
２．３３及び３４のみか残される。残される保護コーテ
ィングの形状は、と・ントの形状によって決定されるこ
とに注意する。ピットの基本形状は、ウェーハの結晶方
位によって影響される。多くのケースにおいて、ピット
は正方形あるいは長方形であり、領域３２−３４はこの
ような形状を持つ、保護コーティングの残りの部分は、
ピットの回りのウェーハ材料が除去されるに従ってエツ
チングの間に幾分支持されない状態になる。従って、領
域３２−３４を単純なポリッシング作業によって簡単に
除去することが可能である。
第４図から、この等方性エッチングがピットの深さを越
えて進行した場合は、保護コーティングの下の領域はあ
まりエツチングされないことがわかる。
えて進行した場合は、保護コーティングの下の領域はあ
まりエツチングされないことがわかる。
つまり、領域３５はエツチング剤からコーティング３４
によって保護される。従って、ウェーハ材料の突起か第
５図内の５１によって示されるように、保護コーティン
グが除去された後に残る。この突起はその後のポリッシ
ング作業によって除去される。このその後のポリッシン
グ作業においては、除去されるのは主に、最初のポリッ
シングにおいては主に窒化シリコンが除去されたのに対
して、シリンコである。当分野において周知のごとく、
高いｐ）ｌはシリコンに対する化学機械作用を高め、従
って、速い除去速度及び滑らかな表面を提供する。従っ
て、９゜５から１１．５のレンジの値のｐＨ値を持つコ
ロイド状のシリコン スラリーがこのその後のポリッシ
ング作業に対して適当である。例えば、ｐＨ１ｏのスラ
リーによる約８から１０分のポリッシングは、約７マイ
クロメーターの厚さのシリコンを除去する。又、短期間
（例えば、１から２分間）低いｐＨ値（例えば、８から
９）にてポリッシングし１次に、同期的に高いｐＨ値（
例えば、１１）にスイッチするとよい結果か得られる。
によって保護される。従って、ウェーハ材料の突起か第
５図内の５１によって示されるように、保護コーティン
グが除去された後に残る。この突起はその後のポリッシ
ング作業によって除去される。このその後のポリッシン
グ作業においては、除去されるのは主に、最初のポリッ
シングにおいては主に窒化シリコンが除去されたのに対
して、シリンコである。当分野において周知のごとく、
高いｐ）ｌはシリコンに対する化学機械作用を高め、従
って、速い除去速度及び滑らかな表面を提供する。従っ
て、９゜５から１１．５のレンジの値のｐＨ値を持つコ
ロイド状のシリコン スラリーがこのその後のポリッシ
ング作業に対して適当である。例えば、ｐＨ１ｏのスラ
リーによる約８から１０分のポリッシングは、約７マイ
クロメーターの厚さのシリコンを除去する。又、短期間
（例えば、１から２分間）低いｐＨ値（例えば、８から
９）にてポリッシングし１次に、同期的に高いｐＨ値（
例えば、１１）にスイッチするとよい結果か得られる。
この低いＰＨでの短期間のポリッシングは、等方性エツ
チングによって残された保護コーティングの残りの領域
３２−３４をより速く除去することを助ける。このその
後のポリッシング動作は、任意の高さの突起か相当する
深さのピットよりも筒単に除去できるため、先行技術に
よるポリッシング作業と比較してかなり短いことに注意
する。現実的には、ウェーハ上のピットの深さは様々で
あるためエッチングが最も深いピットの深さを越えて進
行した場合は、幾らかの突起が存在する可能性を持つ。
チングによって残された保護コーティングの残りの領域
３２−３４をより速く除去することを助ける。このその
後のポリッシング動作は、任意の高さの突起か相当する
深さのピットよりも筒単に除去できるため、先行技術に
よるポリッシング作業と比較してかなり短いことに注意
する。現実的には、ウェーハ上のピットの深さは様々で
あるためエッチングが最も深いピットの深さを越えて進
行した場合は、幾らかの突起が存在する可能性を持つ。
本発明の有効性を知るために、直径１２５ミリメートル
のシリコン ウェーハの厚さの偏差か平坦さの指標を得
るために測定された。先行技術によるラッピング ステ
ップの後、ポリッシングの前の“ＴＴＶ″測定によるこ
の偏差は約１マイクロメーターであった。従来の先行技
術によるポリッシングの後、この偏差は約８マイクロメ
ーターに増加した。
のシリコン ウェーハの厚さの偏差か平坦さの指標を得
るために測定された。先行技術によるラッピング ステ
ップの後、ポリッシングの前の“ＴＴＶ″測定によるこ
の偏差は約１マイクロメーターであった。従来の先行技
術によるポリッシングの後、この偏差は約８マイクロメ
ーターに増加した。
これに対して、本発明による技術を使用した場合は、ポ
リッシング時間がかなり短縮され、厚さの偏差は最大で
もたった２マイクロメートルであった。
リッシング時間がかなり短縮され、厚さの偏差は最大で
もたった２マイクロメートルであった。
上の一例としての値は１２マイクロメーターの公称顆粒
サイズを持つアルミニウム酸化物研磨スラリーに対する
ものである。但し、本発明は、他の研磨剤及び顆粒サイ
ズに対しても使用できるものであり、これらとともにＬ
の値が多少変動する０本発明はまたラッピング以外の機
械的調整技術から得られた表面に対しても使用できる０
例えば、両側がラッピングされるかわりに、ウェーハは
両側を研磨（例えば、結合ダイヤモンド ホイールを使
用）、あるいは鋸でカットすることもてきる。別の方法
においては、ウェーハか片側をラッピングされ、反対側
を鋸でカットされ、あるいは片側が研磨され、反対側か
鋸にてカットされる１、これら技術の全てにおいて、上
に説明されたように、化学的なエツチングの後に、オプ
ションとして機械的な調整か行なわれる０本発明はまた
両側かポリッシュされたウェー八に対しても適用できる
。この場合は１両側が耐エツチング剤にてコーティング
され、両側が上に説明のようにポリッシュあるいはエツ
チングされる０両側の本発明による処理は、同時に行う
ことも、逐次的に行なうこともできる。
サイズを持つアルミニウム酸化物研磨スラリーに対する
ものである。但し、本発明は、他の研磨剤及び顆粒サイ
ズに対しても使用できるものであり、これらとともにＬ
の値が多少変動する０本発明はまたラッピング以外の機
械的調整技術から得られた表面に対しても使用できる０
例えば、両側がラッピングされるかわりに、ウェーハは
両側を研磨（例えば、結合ダイヤモンド ホイールを使
用）、あるいは鋸でカットすることもてきる。別の方法
においては、ウェーハか片側をラッピングされ、反対側
を鋸でカットされ、あるいは片側が研磨され、反対側か
鋸にてカットされる１、これら技術の全てにおいて、上
に説明されたように、化学的なエツチングの後に、オプ
ションとして機械的な調整か行なわれる０本発明はまた
両側かポリッシュされたウェー八に対しても適用できる
。この場合は１両側が耐エツチング剤にてコーティング
され、両側が上に説明のようにポリッシュあるいはエツ
チングされる０両側の本発明による処理は、同時に行う
ことも、逐次的に行なうこともできる。
様々な他の材料及びプロセスも本発明の実施に可能であ
る０例えば、二酸化シリコンを耐エツチング材料として
使用することもできる。ポリマー コーティング（例え
ば、リソグラフィツク レジスト）もこの目的のために
使用することができる。但し。
る０例えば、二酸化シリコンを耐エツチング材料として
使用することもできる。ポリマー コーティング（例え
ば、リソグラフィツク レジスト）もこの目的のために
使用することができる。但し。
これらの使用は、その後のＫＯＨエツチング プロセス
の温度によって制約を受ける。他の等方性エツチング剤
、例えば、水酸化ナトリウムの溶液を、第４図に示され
るステップにおいてシリコンを除去するために使用する
ことができる。ゲルマニウム及び■−ｖ族の半導体ウェ
ーハも適当な耐エツチング材料及びウェーハ エツチン
グ技術の選択にて本発明の技術を活用できる。同様に、
石英（つまり、雫結晶あるいは石英ガラス）及びガラス
ウェーハも本発明の技術を使用できる。この場合、ア
ルミニウム酸化物か耐エツチング保護コーティングとし
て使用でき、フッ化水素酸（ＨＦ）、あるいはその他の
フッ素含有溶液が等方性エツチング剤として使用できる
。一般に、本発明による方法は、任意の脆性材料のウェ
ーハとともに使用てきる。最後に、タイヤモント チッ
プ ブレートによる切断がインゴットからウェーハを切
り離すための好ましい技術であるが、例えば、高圧水噴
射、ワイヤー鋸、レーザーカット等を含む他の技術もｏ
ｆ崗である。
の温度によって制約を受ける。他の等方性エツチング剤
、例えば、水酸化ナトリウムの溶液を、第４図に示され
るステップにおいてシリコンを除去するために使用する
ことができる。ゲルマニウム及び■−ｖ族の半導体ウェ
ーハも適当な耐エツチング材料及びウェーハ エツチン
グ技術の選択にて本発明の技術を活用できる。同様に、
石英（つまり、雫結晶あるいは石英ガラス）及びガラス
ウェーハも本発明の技術を使用できる。この場合、ア
ルミニウム酸化物か耐エツチング保護コーティングとし
て使用でき、フッ化水素酸（ＨＦ）、あるいはその他の
フッ素含有溶液が等方性エツチング剤として使用できる
。一般に、本発明による方法は、任意の脆性材料のウェ
ーハとともに使用てきる。最後に、タイヤモント チッ
プ ブレートによる切断がインゴットからウェーハを切
り離すための好ましい技術であるが、例えば、高圧水噴
射、ワイヤー鋸、レーザーカット等を含む他の技術もｏ
ｆ崗である。
本発明の作業の後に、集積回路が、典型的には、このウ
ェーハ上に、これによって得られた改良された平坦さを
使用してリソグラフィー技術を使用して形成される。こ
うして、本発明の価値は、ウェーハ製造プロセス自体に
制限されるものでなく、集積回路製造プロセスにも拡張
される。これら様々なリソグラフィー プロセスは当分
野において周知であり、ここで言及するには及ばない。
ェーハ上に、これによって得られた改良された平坦さを
使用してリソグラフィー技術を使用して形成される。こ
うして、本発明の価値は、ウェーハ製造プロセス自体に
制限されるものでなく、集積回路製造プロセスにも拡張
される。これら様々なリソグラフィー プロセスは当分
野において周知であり、ここで言及するには及ばない。
集積回路製造プロセスにおけるこれ以外のプロセス、例
えば、堆積、エツチング、及び平坦化技術も、本発明に
よる方法から利益を得る。
えば、堆積、エツチング、及び平坦化技術も、本発明に
よる方法から利益を得る。
第１図は表面内にピットを持つウェーハを示す図；
第２図は耐エツチング コーティングを堆積した後のこ
のウェーハを示す図； 第３図は表面の高い所に位置する水平の部分からこの耐
エツチング コーティングを除去した後のウェーハを示
す図； 第４図はビットの深さを越°えて表面の等方性除去を行
なった後の耐エツチング コーティングを示す図：そし
て 第５図はピットの深さを越えるエツチングの結果として
のウェー八表面上の突起を示す図である。 〈主要部分の符号の説明〉 １０−−−一半導体ウェーハ １２ −−−−ビット ２１ −−−一耐エッチング コーティンク
のウェーハを示す図； 第３図は表面の高い所に位置する水平の部分からこの耐
エツチング コーティングを除去した後のウェーハを示
す図； 第４図はビットの深さを越°えて表面の等方性除去を行
なった後の耐エツチング コーティングを示す図：そし
て 第５図はピットの深さを越えるエツチングの結果として
のウェー八表面上の突起を示す図である。 〈主要部分の符号の説明〉 １０−−−一半導体ウェーハ １２ −−−−ビット ２１ −−−一耐エッチング コーティンク
Claims (1)
- 【特許請求の範囲】 １、ウェーハ（１０）の任意のサイド上に形成される集
積回路を製造するための方法において、該ウェーハが： （１）へこみ（１２）のある表面（１１）を持つ該ウェ
ーハの該任意のサイド上に耐エッチングコーティング（
２１）を形成するステップ；（２）該任意のサイドの表
面から該耐エッチングコーティング（２１）を除去する
一方において、該表面のへこみの側壁上に該コーティン
グ（３２、３３）をとどめるステップ； （３）該任意のサイドを該任意のサイドからある深さだ
け材料が除去されるように、また該側壁上の該耐エッチ
ングコーティング（３３、３４）の少なくとも一部分を
アンダーカットするように等方性エッチングするステッ
プ； （４）該ウェーハの該任意のサイドから該耐エッチング
コーティング（３２、３３、３４）の残りの部分を除去
するステップによって準備され、 これによって向上された平坦さを持つウェーハが得られ
ることを特徴とする方法。 ２、請求項１記載の方法において、該エッチングが該表
面内の少なくとも幾つかのへこみの深さを越えて継続さ
れ、その結果該耐エッチングコーティングの除去の後に
突起（５１）が残り、該突起を除去するステップが更に
含まれることを特徴とする方法。 ３、請求項１に記載の方法において、該エッチングが材
料を該ウェーハの該任意のサイドから少なくとも１０マ
イクロメーターの深さたけ除去することを特徴とする方
法。 ４、請求項１に記載の方法において、該耐エッチングコ
ーティングが窒化シリコンから成ることを特徴とする方
法。 ５、請求項１に記載の方法において、該等方性エッチン
グがＫＯＨにて達成されることを特徴とする方法。 ６、請求項１に記載の方法において、該耐エッチングコ
ーティングの除去がポリッシングによって達成されるこ
とを特徴とする方法。 ７、請求項６に記載の方法において、該ポリッシングが
シリカスラリーの助けによって達成されることを特徴と
する方法。 ８、請求項１に記載の方法において、該耐エッチングコ
ーティングの残りの部分の除去がポリッシングによって
達成されることを特徴とする方法。 ９、請求項８に記載の方法において、該ポリッシングが
シリカスラリーの助けによって達成されることを特徴と
する方法。 １０、請求項９に記載の方法において、該ポリッシング
が初めの期間は低いｐＨのシリカスラリーにて行なわれ
、その後、高いｐＨのシリカスラリーにて行なわれるこ
とを特徴とする方法。 １１、請求項１に記載の方法において、該ウェーハが円
筒状のインゴットから鋸でカットすることによって得ら
れることを特徴とする方法。 １２、請求項１に記載の方法において、該ウェーハが研
磨剤にてラッピングされ、該へこみが該ウェーハの該任
意のサイド上に形成されることを特徴とする方法。 １３、請求項１に記載の方法において、該ウェーハ上で
少なくとも一度のリソグラフイックプロセスを遂行し、
これによって、該集積回路の形状が定義されることを特
徴とする方法。 １４、請求項１に記載の方法において、 （１）該ウェーハの該任意のサイドの反対サイド上に耐
エッチングコーティングを形成するステップ； （２）該反対サイドの表面から該耐エッチングコーティ
ングを除去する一方において、該表面内のへこみの該側
壁上の該コーティングをとどめるステップ； （３）該反対サイドを該反対サイドから材料がある深さ
だけ除去され、また該側壁上の該耐エッチングコーティ
ングの少なくとも一部分がアンダーカットされるように
等方性エッチングするステップ；及び （４）該ウェーハの該反対サイドから該耐エッチングコ
ーティングの該残りの部分を除去するステップが更に含
まれることを特徴とする方法。 １５、請求項１４に記載の方法において、該ステップ及
び該対応する追加のステップが該任意のサイド及び該反
対サイド上で逐次的に遂行されることを特徴とする方法
。 １６、請求項１４に記載の方法において、該ステップの
少なくとも幾つか及び該対応する追加のステップが該任
意のサイド及び該反対サイド上で同時に達成されること
を特徴とする方法。 １７、半導体材料のインゴットから該ウェーハを切り離
すステップを含む複数のステップによって半導体ウェー
ハを製造するための方法において、該方法が更に （１）該ウェーハの任意のサイド上に耐エッチングコー
ティング（２１）を形成するステップ； （２）該任意のサイドの高い所に横たわる表面から該耐
エッチングコーティングを除去する一方で、該表面内の
へこみの該側壁上のコーティング（３２、３３）をとど
めるステップ； （３）該任意のサイドを該ウェーハからある深さの材料
か除去され、また該側壁上の該耐エッチングコーティン
グ（３２、３３）の少なくとも一部がアンダーカットさ
れるように等方性エッチングするステップ； （４）該任意のサイドの表面から該耐エッチングコーテ
ィング（３２、３３、３４）の残りの部分を除去するス
テップ；及び （５）該任意のサイドをポリッシングするステップを更
に含み、 これによって、改良された平坦さを持つウェーハが得ら
れることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/290,653 US4874463A (en) | 1988-12-23 | 1988-12-23 | Integrated circuits from wafers having improved flatness |
| US290,653 | 1988-12-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02226723A true JPH02226723A (ja) | 1990-09-10 |
| JPH069194B2 JPH069194B2 (ja) | 1994-02-02 |
Family
ID=23116985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1331425A Expired - Lifetime JPH069194B2 (ja) | 1988-12-23 | 1989-12-22 | 改良された平坦さを持つウェーハからの集積回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4874463A (ja) |
| EP (1) | EP0375258B1 (ja) |
| JP (1) | JPH069194B2 (ja) |
| DE (1) | DE68916393T2 (ja) |
| ES (1) | ES2056232T3 (ja) |
| HK (1) | HK135295A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6391798B1 (en) | 1987-02-27 | 2002-05-21 | Agere Systems Guardian Corp. | Process for planarization a semiconductor substrate |
| EP0368584B1 (en) * | 1988-11-09 | 1997-03-19 | Sony Corporation | Method of manufacturing a semiconductor wafer |
| GB2227362B (en) * | 1989-01-18 | 1992-11-04 | Gen Electric Co Plc | Electronic devices |
| US5142828A (en) * | 1990-06-25 | 1992-09-01 | Microelectronics And Computer Technology Corporation | Correcting a defective metallization layer on an electronic component by polishing |
| US5137597A (en) * | 1991-04-11 | 1992-08-11 | Microelectronics And Computer Technology Corporation | Fabrication of metal pillars in an electronic component using polishing |
| EP0529888A1 (en) * | 1991-08-22 | 1993-03-03 | AT&T Corp. | Removal of substrate perimeter material |
| EP0619495B1 (de) * | 1993-04-05 | 1997-05-21 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von Tunneleffekt-Sensoren |
| US5356513A (en) * | 1993-04-22 | 1994-10-18 | International Business Machines Corporation | Polishstop planarization method and structure |
| US5473433A (en) * | 1993-12-07 | 1995-12-05 | At&T Corp. | Method of high yield manufacture of VLSI type integrated circuit devices by determining critical surface characteristics of mounting films |
| US5733175A (en) * | 1994-04-25 | 1998-03-31 | Leach; Michael A. | Polishing a workpiece using equal velocity at all points overlapping a polisher |
| US5607341A (en) | 1994-08-08 | 1997-03-04 | Leach; Michael A. | Method and structure for polishing a wafer during manufacture of integrated circuits |
| US5885900A (en) * | 1995-11-07 | 1999-03-23 | Lucent Technologies Inc. | Method of global planarization in fabricating integrated circuit devices |
| US5766971A (en) * | 1996-12-13 | 1998-06-16 | International Business Machines Corporation | Oxide strip that improves planarity |
| US6514875B1 (en) | 1997-04-28 | 2003-02-04 | The Regents Of The University Of California | Chemical method for producing smooth surfaces on silicon wafers |
| US6019806A (en) * | 1998-01-08 | 2000-02-01 | Sees; Jennifer A. | High selectivity slurry for shallow trench isolation processing |
| CN1347566A (zh) * | 1999-04-16 | 2002-05-01 | 东京电子株式会社 | 半导体器件的制造方法及其制造生产线 |
| US6600557B1 (en) * | 1999-05-21 | 2003-07-29 | Memc Electronic Materials, Inc. | Method for the detection of processing-induced defects in a silicon wafer |
| US6416391B1 (en) | 2000-02-28 | 2002-07-09 | Seh America, Inc. | Method of demounting silicon wafers after polishing |
| US6446948B1 (en) | 2000-03-27 | 2002-09-10 | International Business Machines Corporation | Vacuum chuck for reducing distortion of semiconductor and GMR head wafers during processing |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4278987A (en) * | 1977-10-17 | 1981-07-14 | Hitachi, Ltd. | Junction isolated IC with thick EPI portion having sides at least 20 degrees from (110) orientations |
| US4331546A (en) * | 1979-01-31 | 1982-05-25 | Mobil Oil Corporation | Lubricant composition containing phosphite-diarylamine-carbonyl compound reaction product |
| US4251300A (en) * | 1979-05-14 | 1981-02-17 | Fairchild Camera And Instrument Corporation | Method for forming shaped buried layers in semiconductor devices utilizing etching, epitaxial deposition and oxide formation |
| US4588421A (en) * | 1984-10-15 | 1986-05-13 | Nalco Chemical Company | Aqueous silica compositions for polishing silicon wafers |
| US4671851A (en) * | 1985-10-28 | 1987-06-09 | International Business Machines Corporation | Method for removing protuberances at the surface of a semiconductor wafer using a chem-mech polishing technique |
| US4735679A (en) * | 1987-03-30 | 1988-04-05 | International Business Machines Corporation | Method of improving silicon-on-insulator uniformity |
-
1988
- 1988-12-23 US US07/290,653 patent/US4874463A/en not_active Expired - Lifetime
-
1989
- 1989-12-13 EP EP89313008A patent/EP0375258B1/en not_active Expired - Lifetime
- 1989-12-13 DE DE68916393T patent/DE68916393T2/de not_active Expired - Lifetime
- 1989-12-13 ES ES89313008T patent/ES2056232T3/es not_active Expired - Lifetime
- 1989-12-22 JP JP1331425A patent/JPH069194B2/ja not_active Expired - Lifetime
-
1995
- 1995-08-24 HK HK135295A patent/HK135295A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2056232T3 (es) | 1994-10-01 |
| DE68916393D1 (de) | 1994-07-28 |
| EP0375258B1 (en) | 1994-06-22 |
| EP0375258A2 (en) | 1990-06-27 |
| DE68916393T2 (de) | 1994-12-22 |
| US4874463A (en) | 1989-10-17 |
| HK135295A (en) | 1995-09-01 |
| JPH069194B2 (ja) | 1994-02-02 |
| EP0375258A3 (en) | 1991-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02226723A (ja) | 改良された平坦さを持つウェーハからの集積回路 | |
| KR100360979B1 (ko) | 반도체기판과 그 제조방법 | |
| JP4678039B2 (ja) | ＳｉＣ基板 | |
| US6376335B1 (en) | Semiconductor wafer manufacturing process | |
| KR20000017512A (ko) | 웨이퍼 기판 재생방법 및 웨이퍼 기판 재생을 위한 연마액 조성물 | |
| JPH07314324A (ja) | 表面粗さを減少させるための半導体ウエハの粗研磨法 | |
| JPH05211140A (ja) | 基板周辺材料の除去方法 | |
| JPH10223497A (ja) | 貼り合わせ基板の作製方法 | |
| JP4202826B2 (ja) | 有機膜の化学的機械的研磨方法および半導体装置の製造方法 | |
| WO1999059194A1 (en) | A method of planarizing a semiconductor device using a high density plasma system | |
| US6743694B2 (en) | Method of wafer marking for multi-layer metal processes | |
| JP2009147104A (ja) | 使用済み半導体ウエハ又は基板の再生方法 | |
| JP3099002B1 (ja) | ２段階化学機械研磨方法 | |
| JPS59136943A (ja) | 半導体装置の素子分離方法 | |
| JP2000286173A (ja) | ハードレーザマーキングウェーハおよびその製造方法 | |
| KR100300876B1 (ko) | 화학적 기계적 평탄화를 이용한 소자분리막제조방법 | |
| US7109117B2 (en) | Method for chemical mechanical polishing of a shallow trench isolation structure | |
| US6703270B2 (en) | Method of manufacturing a semiconductor device | |
| JP2005268409A (ja) | 有機膜用化学的機械的研磨スラリー、および有機膜の化学的機械的研磨方法 | |
| JPH07263537A (ja) | トレンチ素子分離の形成方法 | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| KR100398704B1 (ko) | 실리콘 웨이퍼 제조 방법 | |
| JP3097630B2 (ja) | 半導体装置の製造方法 | |
| JP2006032846A (ja) | Ｃｍｐを用いた半導体装置の製造方法 | |
| JPH0864672A (ja) | 半導体装置の製造方法 |