JPH0222389B2

JPH0222389B2 -

Info

Publication number: JPH0222389B2
Application number: JP54031132A
Authority: JP
Inventors: Yoshiki Kobayashi; Nagaharu Hamada; Masao Takato; Norikuni Sato
Original assignee: Hitachi Engineering Co Ltd; Hitachi Ltd
Current assignee: Hitachi Engineering Co Ltd; Hitachi Ltd
Priority date: 1979-03-19
Filing date: 1979-03-19
Publication date: 1990-05-18
Also published as: JPS55124187A

Description

【発明の詳細な説明】

本発明はカラー・グラフイクス表示装置に関
し、更に詳しく言えば、外部からの情報のやりと
りを少なくして表示されるべき情報に対する種々
の操作を可能にするカラー・グラフイクス表示装
置に関する。グラフイクス（graphics）を表示するものとし
てこれまで種々のものが知られている。これらの
代表的なものには、陰極線管（CRT）を用いた
ものとして、(1)ランダム・ストローク・リフレツ
シユ表示装置、(2)走査変換メモリ型表示装置、(3)
直列ラスター表示装置、(4)ランダムアクセス・ラ
スター表示装置などがある。また、特殊なデータ
蓄積管を用いて表示する、(5)直視型蓄積管表示装
置や、(6)プラズマ等のパネルを用いたパネル表示
装置なども知られている。以上あげた種類の表示
装置についての詳細は、米国特許第3396337号、
3836902号、3906480号などに明らかである。以上に記載した以外の表示装置として標準ラス
タ・スキヤン・タイプの表示装置がある。この装
置に用いられるCRTは、ラスターの数の大小を
除いて、本質的には通常のテレビジヨンと同様の
ものであり、大量生産に適する。しかし、反面、
走査の方向が一様であり、それ故に表示させるた
めの制御部分が複雑になるという問題を生ずる。
このラスタ・スキヤン・タイプの表示装置の一種
に、ラスタ・スキヤン・タイプ・セミ・グラフイ
クス表示装置がある。この表示装置は、予め表示
すべき文字、あるいは図形等をパターン化してお
き、このパターンに対応したデータ（アスキー・
コードなどのコードとして記憶される）をパター
ン・ジエネレーター（文字、図形信号発生器）に
CRTの標準走査に同期して与えることにより、
文字、図形表示信号（ビデオ信号）を発生させ、
これをCRTのカソードに加えることによつて表
示するものである。この標準スキヤン型、セミ・
グラフイクス表示装置では、この種装置の問題点
であつた制御部分の複雑さが解消できるという利
点があり、それ故、現在最も多く使用されてい
る。しかし、ラスタ・スキヤン・タイプ・セミ・グ
ラフイクス表示装置は、パターン・ジエネレータ
ーが発生する表示信号の種類は限られており、例
えばアルフアベツト、数字、カタカナなどの文字
と簡単な図形要素（縦、横、斜めの直線など）で
あり、その他の任意の図形、あるいは任意の大き
さの任意の形状をした文字等を表示させることは
できない。つまり、グラフイクス表示装置に最も
大切と思われる機能、すなわち全く任意のグラフ
イクスを表示させることは不可能であるというこ
とである。このような問題点に対し、ラスタ・スキヤニン
グを用いるものであつて、しかも全く任意の２次
元のグラフイクスを表示させる試みがなされてい
る。この試みは、従来の制御部分の複雑さを内部
にコントローラー（具体的にはマイクロ・コンピ
ユーターを使用）を備え、このコントローラーに
より各種データの授受、メモリの編集、表示に関
する制御を行なわせ、それによつて制御部分の複
雑さを解消し、同時にホスト・コンピユーターの
負担を軽減させようとするものである。そして、
この試みはある程度成功し、サイクル・スチール
の技術を採用することにより１台のホスト・コン
ピユーターが同時に10台前後のグラフイクス表示
装置を取扱うことを可能にした。しかしながら、現在までのところ、オペレータ
ーがホスト・コンピユーターに表示を指令してか
ら、実際に表示器のビユーアに表示されるまでに
かなりの時間を要している。しかも、これらは白
黒表示に関してであり、カラー表示に関しては成
功していない。本質的には、白黒表示もカラー表
示も同様の思想に基づきグラフイクス表示を行な
うことが可能である。しかし、カラー表示を行な
うには、カラーに関する情報（例えばカラーの種
類、夫々のカラーについての輝度情報など）の
他、すぐに表示のためにメモリに記憶されている
データの修正、変更、消去などの編集操作が必要
であり、これら情報を入力し、処理するには更に
多くの時間を要する。したがつて、外部からの表
示指令情報を解読し、表示データを作成して実際
にビユーアに映出するまでの時間（応答時間）の
遅れが非常に大きく、それ故実用化されない。例
え、実用化されたとしても応答の遅れが全く問題
にされないような分野でしか採用できず、プロセ
スをオンラインで監視するような分野などには採
用できない。最近のプロセス制御においては、計算機が積極
的に導入されており、計算機とオペレーターとの
コミユニケーシヨン（マン・マシン・コミユニケ
ーシヨン）は増々必要となつている。そして、こ
れらコミユニケーシヨンをより適切に行なうため
に、より高応答のカラーでの表示が強く要求され
ている。したがつて、本発明の目的は、応答性の良いカ
ラー・グラフイクス表示装置を提供することであ
る。本発明の他の目的は、全く任意の図形を表示で
きるラスタ・スキヤン・タイプのカラー・グラフ
イクス表示装置を提供することである。本発明は、上記の目的を達成するためになさ
れ、その特徴とするところは、ラスタ・スキヤ
ン・タイプの表示器を用いてカラー・グラフイク
スを表示する表示装置において、カラー表示の基礎となる表示器のドツト単位の
入出力データをレジストする入出力レジスタ、前
記データに対する操作を行なうための操作データ
をレジストする操作レジスタ、アドレスを指定す
るためのアドレスデータをレジストするアドレス
レジスタを含む入出力制御部と、読出しデータ及び書き込みデータからなる前記
入出力データ及び、前記操作データの一部である
前記読出しデータ又は書き込みデータを編集する
編集データを用いて前記各データのうち２以上の
データを比較する比較器と、前記比較器の比較結
果に基づいて前記各データの中から１つを優先し
て選択する第１のセレクタとを備え、前記入出力
データの各種フアンクシヨン操作を行なうフアン
クシヨン操作回路と、前記入出力データ及び操作
データの一部を用いて３次元以上のフアンクシヨ
ン操作を実行する特別フアンクシヨン操作回路
と、前記操作データの残りの部分を取り込み、前
記残りの操作データにより前記操作回路の出力の
中から１つを選択する第２のセレクタとを備え、
前記操作回路によつて操作されたデータを前記ア
ドレスデータに従つてメモリへ記憶させるメモリ
制御部と、前記操作後のデータを記憶するメモリ部と、前記メモリ部の内容をラスタ・スキヤンに同期
して読み出し、それをドツト単位のビデオ信号に
変換して順次出力する表示制御部と、前記表示制
御部から出力されるビデオ信号よりカラー・グラ
フイクスを表示する表示器を含む表示部と、前記各制御部の動作に必要なタイミング信号を
前記制御部に供給するタイミング制御部と、で構成されることにある。この他の本発明の目的、および特徴は以下の説
明により明らかとなろう。以下、本発明を本発明の好ましい実施例により
詳細に説明する。第１図は、本発明の基本的な構成を示すブロツ
ク図である。この図において、１は外部情報源を
示し、例えばコンピユーターである。１０はグラ
フイクス表示装置を示し、本発明の構成要素をす
べて含む。表示装置１０は、外部情報源１から表
示に必要なデータを受取り、表示器７にグラフイ
クスを表示させる。また、表示装置１０は、外部
情報源１からの要求により、内部のメモリ４に記
憶されているデータを外部情報源１に読出させ
る。後述することから理解できるように、外部情
報源１と表示装置１０との間のデータは、任意の
カラー表示を行なうために必要な最低のレベルの
データであり、任意のカラー・グラフイクスを表
示するために編集された表示データ等とは区別さ
れる。本発明においては、各種のデータ編集は表
示装置内部で行なわせ、それによつて応答性を良
くする。表示装置１０は、上述した如き機能を達
成するために、入出力制御部２とメモリ制御部３
とメモリ部４と表示制御部６と表示部７とそれら
を駆動させるためのタイミング信号を発生するタ
イミング制御部で構成される。入出力制御部２の
主な機能は、外部情報源１（この例ではコンピユ
ーターとする。）からのデータを読込んでレジス
トする機能と、表示装置１０からコンピユーター
１へデータを読出すためにその読出されるべきデ
ータを一時レジストする機能である。これらの機
能を達成する具体的な構成は後述する。メモリ制
御部３の主な機能は、入出力制御部２とメモリ部
４との中間にあつて、入出力制御部２にレジスト
されたデータに基づき、新たな表示データを作成
し、メモリ部４に書き込むことである。一般に、
外部情報源からのデータと表示データとが異なる
ものであることは上述した通りである。メモリ部
４は、少なくとも表示部７の最小の表示単位（一
般にドツトという。）に対応する情報を記憶する
だけの容量を有する。好ましくは、種々の表示を
可能にするため、あるいは表示の応答性を高める
ために、各ドツトの数以上のデータを記憶する容
量を有する。また、１ドツトに対し複数のデータ
を有する場合もある。このメモリ部４の主な機能
は、表示データを記憶することである。表示のた
めのメモリ部への書込みはメモリ制御部３が行な
い、表示のための表示部７へのデータ読出しは表
示制御部６が行なう。メモリ部４は、制御部分を
簡単にするためと応答をよくするために、1μs以
下でアクセス可能な高速メモリ（例えばコアメモ
リ、ICメモリ等）の使用が好ましい。表示制御
部６は、表示のためにメモリ部４に記憶されたデ
ータ（表示データ）を読出し、標準のラスタ・ス
キヤン型のビデオ信号に変換してそれを表示部７
に出力する機能を有する。表示部７はラスタ・ス
キヤン・タイプの表示器であり、この例では
CRTを用いている。この表示部７は、CRTの
他、ラスタ・スキヤン方式で駆動されるパネル・
デイスプレイ装置（例えばELとか液晶を用いた
もの）であつても良い。タイミング制御部５は、
表示装置１０を駆動するための各種タイミング信
号を発生し、それらを対応する制御部に出力す
る。このタイミング制御部５で発生されるタイミ
ングは、具体的には基本となるクロツクパルスを
発生する発振器と、この発振器の出力を分周する
各種カウンタ群とで構成される。各種カウンタの
出力であるタイミング信号は、ラスタ・スキヤン
のタイミングに関連する。以上の説明により本発明の概念は理解できよ
う。さて、ではこの第１図に示した如き表示装置
が具体的にどのように構成されるのかについて以
下説明する。第２図は、第１図における入出力制御部２の具
体的な構成例を示す。図では、入出力制御部２の
理解を容易にするため、メモリ制御部３を併記す
る。この図において、入出力制御部２は、アドレ
スを指定するアドレス・データをレジストするア
ドレス・レジスタ２０と、メモリ部４から読出さ
れたデータをレジストする機能（２１１による）
および外部情報源１から書込みのために送られて
きたデータをレジストする機能（２１２による）
を併せ持つた入出力データ・レジスタ２１と、書
込み用のあるいはすでに書込まれているデータを
編集するためのデータ（第３のデータ）等をレジ
ストする操作レジスタ２２とで構成される。そし
て、入出力データ・レジスタ２１は、読出しデー
タをレジストするリード・レジスタ２１１と、書
込みデータをレジストするライト・レジスタ２１
２とで構成される。また、操作レジスタ２２は、
第３のデータをレジストする編集用データ・レジ
スタ２２１と、書込みデータあるいはすでに書込
まれているデータについて種々のフアンクシヨン
操作を与えるためのデータ（フアンクシヨン・デ
ータ）をレジストするフアンクシヨン・レジスタ
２２２と、表示されるグラフイクスについて３次
元的操作等を行なわせるためのデータ（特殊デー
タ）をレジストする特別レジスタ２２３とで構成
される。なお、説明の都合上、入出力制御部２を
２０，２１，２２と区別して示したが、この実施
例においては２０，２１１，２１２，２２１，２
２２，２２３の各レジスタは独立したレジスタで
あり、これらを駆動するタイミング信号は６個の
独立レジスタの夫々に供給される。この図におい
ては、説明を簡単にするためタイミング信号線は
省略してある。次に、この６個のレジスタには具体的にどのよ
うなデータがどのようにレジストされるのかにつ
いて、説明する。まず、アドレス・レジスタ２０
には、アドレスデータがレジストされるが、この
データは例えば第３図ａに示す如きものである。
第３図ａにおいて、ＸとＹの部分がレジスタ２０
にレジストされる。DAの部分は、デバイスを選
択するためにバスに乗せられる信号である。この
第２図の例では、レジスタが６個用意されている
ので、これらを区別するために３ビツトを割当て
ている。第３図ａにおいて、Ｘはｘ方向のアドレ
スを示し、Ｙはｙ方向のアドレスを示す。つま
り、レジスタ２０には、メモリ部にデータを２次
元的に記憶させるため、Ｘ，Ｙがレジストされ
る。この実施例の場合、横方向（ｘ方向）および
縦方向（ｙ方向）が夫々1024（＝2¹⁰）なので、
Ｘ，Ｙは夫々10ビツトとなる。ライト・レジスタ２１２には、第３図ｂのよう
なデータがレジストされる。第３図ｂにおいて、
DAはレジスタ２１２を指定するためのデバイス
アドレスであり、これはレジストされない。第４
ビツト以降がレジスタ２１２にレジストされる。
Ｒ，Ｇ，Ｂは色の三原色の赤、緑、青を示す。そ
して、BRTは、赤色についての輝度（この例
では32（＝2⁵）階調）を示すデータである。
BRTは緑色についての輝度、BRTは青色につ
いての輝度を示すデータである。第３図ｂのデー
タ・ストラクチヤーでは、各原色について夫々独
立に輝度を指定できるので多色表示を可能にす
る。しかし、反面ビツト数が多くなるデメリツト
もある。第３図ｃには、三原色CLRについて共
通に輝度を指定するデータ・ストラクチヤーを示
す。この方法だと、ビツト数は少なくなるが、多
色表示を行なう上で大きな制限がある。この実施
例では第３図ｂの如きデータ・ストラクチヤーを
採用する。リード・レジスタ２１１も第３図ｂの
如きデータがレジストされる。編集用データ・レジスタ２２１には、やはり第
３図ｂの如きデータがレジストされる。このレジ
スタの内容は、編集のために用いられるというこ
とを除き、書込みあるいは読出しデータと本質的
な違いはない。もちろん、デバイス指定ビツト
DAはレジストされない。フアンクシヨン・レジスタ２２２には、第３図
ｄの如きデータがレジスタされる。ここで、DA
はデバイス・アドレス（レジストされない。）、
FUNCは各種フアンクシヨン操作を行なうため
のデータである。レジスタ２２２にはFUNCの
みがレジストされる。特別レジスタ２２３には、第３図ｅに示す如き
データがレジストされる。ここで、DAはデバイ
ス・アドレス（レジストされない。）、SPは特殊
な表示機能（例えば３次元的処理）を行なうため
のデータである。なお、デバイス・アドレスDAは、例えば次表
の通りである。〔第１表〕アドレス・レジスタ２０のDA …“000” ライト・レジスタ２１２のDA …“010” 編集用データ・レジスタ２２１のDA
…“011” フアンクシヨン・レジスタ２２２のDA
…“100” 特別レジスタ２２３のDA …“101” 上述したデータ・ストラクチヤー（第３図ａ〜
ｅ）はいずれも１回のアクセスでレジスト完了す
るものであつたが、例えばビツト数が多くなり１
回のアクセスで全部のビツトのデータがレジスト
できない場合がある。特に、信号線の少ないバス
を用いるような場合には、バスの制限のため２回
以上のアクセスが必要となる。また、マイクロ・
コンピユーターで、現在市販されているものはほ
とんどが８ビツト・マシンであり、１回のアクセ
スでデータ転送のできる量は限られており、２回
以上のアクセスが必要である。このような場合に
は、第３図ｆ〜ｈに示す如く、２回以上のアクセ
スによつて必要なデータをレジストすることがで
きる。この場合、１回目のアクセスか２回目のア
クセスかを区別するために１ビツト以上のアクセ
ス回数識別ビツト（CB）を設ける。第３図ｆは
アドレス・レジスタ２０にレジストされるデータ
のストラクチヤーを示すものである。第３図ｇは
レジスタ２１１，２１２，２２１にレジストされ
るデータのストラクチヤーを示すものである。第
３図ｈはレジスタ２２２にレジストされるデータ
のストラクチヤーを示すものである。第３図ｈは
FUNCの数の関係で１回のアクセスで必要なデ
ータがレジストされた例を示す。本発明では、上述した如き入出力制御部２にレ
ジストされたデータを有効に使用してデータ操作
を行なう。この操作は、メモリ制御部３によつて
行なわれる。このメモリ制御部３の具体的な構成
例を第４図に示す。第４図において、３０は操作
論理部（操作手段）を示し、ここで各種の操作を
実行する。３１はセレクタ（SEL）を示し、多数
の操作されたデータの中からフアンクシヨン・レ
ジスタ２２２の出力に応じて１つだけセレクトし
て出力する。操作論理部３０は、この例では大き
く分けて４つの操作部分を含む。３０１は基本論
理演算回路（BROC）であり、書込みデータと読
出しデータの基本的な論理演算処理を行なう。ま
た、３０２は応用論理演算回路（AROC）であ
り、書込みデータと読出しデータを用いて基本的
な論理演算を組合わせた、すなわち応用論理演算
処理を行なう。３０３はフアンクシヨン操作回路
（FOC）であり、ここでは入力されるデータに関
してカラー、輝度についての各種フアンクシヨン
処理を行なう。このFOC３０３では、主として
２次元的な処理を行なう。３０４は特別フアンク
シヨン操作回路（SFOC）であり、ここでは主と
してデータの３次元的な処理を行なう。セレクタ
３１は、これら各回路３０１，３０２，３０３，
３０４の出力のうちから唯一つの出力のみを選択
し、これをメモリ部４に新たな表示データとして
書込む。このデータの書込まれるアドレスは、ア
ドレス・レジスタ２０（第２図参照）にレジスト
された内容により決定される。第４図においては、操作手段３０内に４つの回
路を含めたが、本発明においてはこれらすべての
回路を必要とはしない。しかし、カラー・グラフ
イクスの表示を適切に行なうためには、これらの
回路を含む方が良い。もちろん、これら４つの回
路のうちのいつくかを１つの集積回路内に組込む
こともできるし、これら全体をLSI化することも
できる。これらLSI化等に際しては、種々の操作
機能のうち最も使用される頻度の高いもののグル
ープとそうでない特殊な用途に使用されるグルー
プとに分け、これらのグループ毎にLSI化するの
が良い。この例は、４つのグループに分けたもの
である。これら各回路３０１，３０２，３０３，３０４
の更に具体的な構成例を夫々第５図、第６図、第
７図、第８図および第９図に示す。次にこれらの
詳細について説明する。まず、基本論理演算回路（BROC）３０１の例
を第５図を用いて説明する。第５図において、３
０１１は読出しデータと書込みデータとの論理積
を演算し出力するアンド回路（AND）である。
３０１２は入力される２つのデータの論理和を演
算し出力するオア回路（OR）である。３０１３
は入力される２つのデータの排他的論理和を演算
し出力する排他論理和回路（EOR）である。３
０１４は読出しデータの反転信号を出力するノツ
ト回路（N_R）である。３０１５は書込みデータ
の反転信号を出力するノツト回路（Nw）であ
る。３０１６は差データを出力する減算回路
（−）であり、３０１７は和データを出力する加
算回路（＋）である。３０１８は１／２回路であるが、加算回路３０１７の出力を１／２倍するので２つの入力データの平均値を出力することになる。
したがつて、３０１８はここでは平均回路と呼
ぶ。応用論理演算回路（AROC）３０２の具体的
構成例を第６図を用いて説明する。第６図におい
て、３２１〜３２ｎは各応用論理回路である。
AROC３０２は一般にはｎ個の応用論理（基本
論理の組合せ論理）回路を含んでいる。この一例
を応用論理回路３２１に示す。この回路３２１は
読出し画像情報を指定の割合で減じた値に書込み
情報を加えるというデータ編集を行なうものであ
る。そのため、３２１は、割合（率）設定器３２
１１と、３２１１の出力と読出しデータとの乗算
を行なう乗算器３２１２と、３２１２の出力と書
込みデータとの加算を行なう加算器３２１３とを
含む。このように、AROC３０２は、本質的に
は基本論理を組合せた応用論理を行なうためのも
のである。したがつて、本発明では、ここに記載
されない応用論理操作をも含むことは当然であ
る。次に、フアンクシヨン操作回路（FOC）３０
３の具体的構成例を第７図を用いて説明する。
FOC３０３は、フアンクシヨン・セレクタ３３
１と、補助フアンクシヨン回路（AFC）３３２
とで構成される。そして、AFC３３２は、更に
比較器３３２１と、エンコーダー３３２２とで構
成される。比較器３３２１には読出しデータ（２
１１の内容）と書込みデータ（２１２の内容）と
が入力され、ここで比較がなされる。この比較は
いろいろな比較があつて、例えば色の比較、輝度
の比較がある。もちろん、すべてのデータを比較
してもよい。読出しと書込みの２つのデータの比
較において、この例では３つの状態（すなわちＲ
＞Ｗ，Ｒ＝Ｗ、そしてＲ＜Ｗ）に区分けされる。
比較器３３２１の出力はエンコーダー３３２２に
出力され、このエンコーダー３３２２ではフアン
クシヨン・レジスタ２２２からのデータ（このデ
ータはレジスタ２２２のデータのうちの一部分で
あり、この実施例では３ビツト分のデータであ
る。）によつて２ビツトのコード信号を出力する。
エンコーダー３３２２の出力、すなわち補助フア
ンクシヨン回路３３２の出力はフアンクシヨン・
セレクタ３３１に出力される。このセレクタ３３
１では、エンコーダーからの２ビツトの信号によ
つて入力される３つのデータ（２２１の内容、２
１１の内容、および２１２の内容）のうちの１つ
のデータを選択して出力する。このような操作
は、具体的には指定色優先の表示、指定輝度優先
の表示などを実現するほかいろいろな状況に応じ
た表示を実現する。第７図に示すフアンクシヨン操作回路は、次に
示す真理値表に従つて動作する。例えば、色優先表示の場合、フアンクシヨンデ
ータ“000”を指定すると、これから書き込む色
（書込みデータ（Ｗ））がメモリ部４中に既に書き
込まれている色（読出しデータ（Ｒ））より優先
順位が高い場合にのみ書込みデータ（Ｗ）がメモ
リ部４に書き込まれる。なお、編集データ（Ｅ）
は書込みデータ（Ｗ）と同一にセツトしてある。
ここで仮りに、既にメモリ部４に緑の木が描かれ
ており、赤い自動車をこの木の上にオーバーラツ
プさせて描く場合を例にとると、もし、赤が緑よ
りも優先順位が高いとすると、赤い自動車は緑の
木の前を走つている状態で描かれる。また、逆の
フアンクシヨンを指定すると、この逆に赤い自動
車は緑の木の後を走つている状態で描かれる。
尚、上述のやり方で色情報を輝度情報に置き換え
ると、輝度の高い物体を輝度の低い物体の前面に
描くことも容易に行えるものである。また、画面中のある物体のみを背景色に戻す場
合、編集データ（Ｅ）と書込みデータ（Ｗ）を活
用すると容易に行える。例えば、赤い自動車が緑
の木の前を走つており、木だけを消して背景の青
い空に書き換えること考える。この場合、フアン
クシヨンデータを“010”、書込みデータ（Ｗ）を
“黄”、編集データ（Ｅ）を“青”とし、空に戻す
べきエリアに対し書込み操作を行えば良い。尚、
ここで色の優先順位は“赤”、“黄”、“緑”、“青”
の順とする。こうすると、読み出した色が黄（書込みデータ
（Ｗ））以下の緑の木は背景の空の青（編集データ
（Ｅ））に置き換えられ、黄（書込みデータ（Ｗ））
以上の赤い自動車はそのまま残ることになる。

【表】

【表】第７図の実施例では、比較器３３２１の入力デ
ータを書込みデータと読出しデータの２データと
したが、多少の回路の複雑さをがまんするなら
ば、編集用データ（Ｅ）を含めた３データ入力と
し、これらの組合せについて夫々比較して出力さ
せることもできる。このようにすれば、更に多く
の各状態における選択を可能とし、より複雑なグ
ラフイクス表示を実現する。また、第７図の例で
は、フアンクシヨン・レジスタ２２２のデータを
用いて補助フアンクシヨン回路３３２のとりうる
動作モードを選択可能にしたが、動作モードをか
える必要がない場合には回路３３２全体を専用の
リード・オンリー・メモリ（ROM）で構成でき
る。回路３３２をROMで構成すれば構造は簡単
になり、よりコンパクトな装置を実現できる。な
お、フアンクシヨン操作回路３０３の一部または
全部をマイクロ・コンピユーターで代用できるこ
とは上述した通りである。次に、特別フアンクシヨン操作回路（SFOC）
３０４の具体的構成例を第８図を用いて説明す
る。SFOC３０４は、１個以上の特別な操作機能
手段を含む。ここで、「特別」という語は、いま
まで説明してきたBROC３０１，AROC３０２，
FOC３０３がいずれも２次元的なデータの編集
であつたのに対して用いるものである。つまり、
２次元的なデータの編集に対して、３０４では３
次元的（立体的）空間を想起させるグラフイクス
表示を実現するための編集を行なう。また、３０
４は、時間的要素を入力データとして、４次元的
なグラフイクス表示を実現する機能をも含む。し
たがつて、SFOC３０４は、１つ以上の機能回路
３４１，３４２……３４ｍで構成される。これら
機能回路は、本質的には書込みデータと読出しデ
ータのうちのいずれかと、特別なフアンクシヨ
ン・データとを用いて各種の信号を出力する。例
えば、機能回路３４１は、デプス・キユーイング
と呼ばれる３次元的な深さ処理を、特別レジスタ
２２３にレジストされたデータと書込みデータ・
レジスタ２１２にレジストされたデータとを用い
て実現する。この回路、すなわちデプス・キユー
イング回路３４１は、具体的には関数発生器
（DF）３４１１と、乗算器３４１２とで構成され
る。ここで、DF３４１１は、書込みデータの色
または輝度またはその双方をそのアドレス（ｘ方
向、ｙ方向）に応じて徐々にあるいは急激に変化
させるための信号を出力する。これは、例えばｘ
方向に対し、ビユーア上の１ドツト毎に輝度をフ
エードーイン、フエードーアウトさせるための関
数を発生させる。したがつて、このDF３４１１
は、実際には１以上の関数発生器を含む。これら
関数発生器のいくつかの出力例を第１０図ａ〜ｉ
に示す。この図では、判りやすくするためアナロ
グ的な表示にしたが、実際の関数発生器はデイジ
タル信号を出力する。これら関数発生器は、当業
者はもちろん、当業者でなくとも多少の電気的あ
るいは電子的な知識を有する技術者であれば、容
易に作ることができる。DF３４１１は、特別レ
ジスタ２２３からこれら関数のうちからどの関数
を選択するかという１ビツト以上のデータを受取
り、このデータにより必要な関数を出力する。乗
算器３４１２は、この関数と書込みデータを乗算
し出力する。これにより、立体感のあるグラフイ
クス表示を実現できる。SFOC３０４は、このよ
うな機能回路の集合体である。例えば、SFOC３
０４は、第９図に示す如き機能回路３４３を含
む。この回路３４３は上述した回路３４１に更に
隠面消去機能を付加したものである。隠面消去と
は、表示されているグラフイクスに対し、新たな
グラフイクスとを重ねて表示する場合、その重な
り部分について隠れる部分を消去することを言
う。したがつて、２次元的な隠面消去は、データ
の優先表示を意味する。３次元的には単なる優先
ではなく、その奥行に関する情報によつて、いず
れかを優先させるのでこの語を用いることにす
る。さて、隠面消去回路３４３は、乗算器３４１
２の出力と読出しデータとの比較を行なう比較器
３４３１と、この３４３１の出力により２つの入
力データのうちのいずれかを選択して出力するア
ービタ３４３２とを付加する。比較器３４３１で
は、デプス・キユーイング処理された書込みデー
タ（３４１２の出力）と読出しデータの深さに関
するデータを比較し、前者が後者よりもより深い
場合“１”、その反対の場合“０”信号を出力す
る。アービタ３４３２は、入力される信号が
“１”のとき３４１２の出力を選択し、また“０”
のとき読出しデータを選択する。これによつて、
隠面が消去されたグラフイクスが表示されること
になる。なお、第８図の例では、時間的要素を含めた４
次元的編集機能を達成する具体的な回路を図示し
なかつたが、これは具体的には書込み、読出しの
データあるいは操作データに時間を示す情報ビツ
トを持たせ、この情報によつて書込み、読出しの
データの輝度あるいは色を変更させることにより
実現できる。また、それら時間を示す情報により
デプス・キユーイングなどを行なわせることもで
きる。これらは、本発明の思想を用いれば、容易
に構成することができる。もちろも、第８図の実
施例は各機能毎に独立させた構成としたが、第７
図で説明したFOC３０３のように外部のフアン
クシヨンデータ（１ビツト以上）を取込み、これ
によつて多くの出力の中から１つのデータを選択
して出力させることもできる。この部分も一部ま
たは全部をマイクロ・コンピユーターで行なわせ
ることが可能である。さて、ここまで入出力部２と、メモリ制御部３
について詳細に説明した。次に、メモリ制御部３
の出力データ（表示のためのデータ）が記憶され
るメモリ部４、メモリ部４の内容をラスタ走査し
て読出してビデオ信号に変換する表示制御部６に
ついて詳細に説明する。まず、メモリ部４への記
憶は、入出力制御部２が指定するアドレス（ｘ，
ｙの２次元アドレス）に対し、メモリ制御部３の
出力（表示データ）を書込むことによりなされ
る。記憶のタイミングは、メモリ制御部３の表示
データと共に出力される書込みイネーブル信号
（WES）の出力タイミングである。この書込みイ
ネーブル信号WESは、タイミング制御部５で発
生させ、メモリ制御部３に出力する。そして、メ
モリ制御部３がメモリ書込み時に出力する。ここ
で注意しなければならないことは、WESの出力
タイミングと表示のための読出しのタイミングと
がラツプしないように調整することである。これ
らのタイミングの調整は、すべてタイミング制御
部５が行なう。書込みイネーブル信号をメモリ制
御部で発生させずタイミング制御部で発生させて
いる理由は、このタイミング調整を容易に行なわ
せるためである。このようにして、メモリ部４に
は表示されるべきデータ（表示データ）が記憶さ
れる。記憶された表示データは、表示タイミング
に同期して表示制御部６に読出される。次に、表示制御部６の具体的な構成および動作
を第１１図を用いて説明する。この例の場合、表
示制御部６は、64進カウンター６１と、表示デー
タを同時に64組（ビユーアの64ドツト分）記憶可
能なレジスタを含むパラレルーシリアル変換器６
２とで構成される。この例で64進のカウンター、
64組のレジスト容量を持つ変換器とした理由につ
いては後述する。まず、メモリ部４からの表示の
ための読出し（上述した入出力制御部２への読出
しとは異なる。）は次のようになされる。すなわ
ち、カウンター６１は入力される周期的なパルス
信号をカウント・アツプし、このカウンターが64
進したとき、オーバー・フロー信号を出力する。
このオーバー・フロー信号が読出しイネーブル信
号（RES）となり、これによつてメモリ部４の
内容が読出される。このイネーブル信号RESは
同時にカウンター６１をクリアするクリア信号と
なる。メモリ部４からのデータは、アドレス順に
64組単位で読出される。読出された64組のデータ
は、変換器６２に一担レジストされ、タイミン
グ・パルスに同期して順次アドレス順に出力され
る。このタイミング・パルスの周期は、表示器の
ビユーアのラスタ・スキヤニングにおいて、１ド
ツト・スキヤニング・タイムに一致する。したが
つて、ラスタ・スキヤニングに同期して１ドツト
分のデータ（１組のデータ）が変換器６２から出
力される。この出力信号をビデオ信号という。こ
のようにして、表示制御部４はメモリ部の内容を
順次読出し、ビデオ変換を行なつた後、そのビデ
オ信号を出力する。なお、この例で64進のカウン
ター、64組のデータをレジストする変換器を用い
た理由は次の通りである。すなわち、この実施例
の場合、1024ドツト×1024ドツトの表示部を有す
るCRTを用いている。この場合、１ドツトをス
キヤニングするに要する時間は、約15ns程度とな
る。したがつて、表示制御部６は、15ns毎にビデ
オ信号を出力せねばならない。しかし、一般に普
及しているコア・メモリのアクセス・タイムは約
0.8μs程度であり、これでは全然間に合わない。
したがつて、このままでは表示ができない。その
ため、表示制御部６は、１回のアクセスで多くの
データを一度に読出し、これを直列的に順次読出
すという方法をとる。１回のアクセスで約0.8μs
必要であるから、15nsでビデオ信号を出力するに
は、15ns／組×Ｋ＞0.8μsとなるＫを並列的に読
出さなければならない。一方、ビユーアの１ラス
タが1024（＝2¹⁰）ドツトであるからＫは２のべき
乗の値を採れば制御は簡単になる。このような条
件を満たす数Ｋは、64である。したがつて、この
実施例では、Ｋ＝64を用いる。もちろん、使用す
るメモリの種類、使用するビユーアの種類によつ
てＫは変わるべきであり、本発明はＫ＝64に限定
されないのは当然である。このようにして、表示制御部６はビデオ信号を
ラスタに同期して出力する。表示部７は、このビ
デオ信号を受取り、グラフイクスを表示する。こ
の表示部は、よく知られているラスタ・スキヤ
ン・タイプの表示器を用いることができる。次に、本発明に使用するラスタ・スキヤン・タ
イプの表示部７の一例を第１２図により説明す
る。図において、７０は偏向コイルを含めたCRT
本体、７１は水平、垂直の偏向回路である。この
７０と７１とでラスタ・スキヤン・タイプの
CRTを構成する。偏向回路７１の偏向タイミン
グ・パルスは、タイミング制御部５で発生され、
表示制御部６を介して偏向回路に入力される。偏
向回路７１は、このパルスにより、鋸歯状の偏向
信号を偏向コイルに出力する。一方、表示制御部
６から出力されたビデオ信号は、映像制御回路７
２とデイジタルーアナログ変換器（Ｄ／Ａ）７３
に取込まれる。ビデオ信号のうち、３ビツトのカ
ラー信号（Ｒ，Ｇ，Ｂに対応）は回路７２に入力
され、輝度信号はＤ／Ａ７３に入力される。Ｄ／
Ａ７３に入力されたＲ，Ｇ，Ｂ夫々に対応する輝
度信号は、夫々アナログ量に変換され、それらは
映像制御回路７２の夫々のアンプ７２１，７２
２，７２３のゲイン信号となる。映像制御回路７
２の３つの出力は、CRTの３つのカソードの
夫々に与えられ、かくしてCRTの画面にはメモ
リ部４に記憶されたグラフイクスが表示される。
グラフイクスの形状、色、輝度などは、メモリ制
御部によつて、各種操作がなされるので全く任意
のクラフイクス表示が可能である。以上詳細に説明したように本発明によれば、外
部情報源からカラー表示に必要な情報と操作のた
めの情報とを受取り、内部の入出力制御部とメモ
リ制御部でこれらの情報を適宜編集操作を行なう
如くしたので、従来技術に比し、応答時間が短か
いカラーグラフイクス表示が実現できる。また、本発明によれば書込みデータ、読出しデ
ータの他に編集データを導入することにより色の
優先制御、特に背景色制御を容易にできる。さら
に、本発明によれば色の優先制御及び３次元表示
の面でのグラフイツク機能の拡張が可能となるも
のである。さらに本発明によれば、時間情報を含む読みだ
しデータと書き込みデータとを演算してメモリへ
書き込むことにより、古くなつた図形を消去した
り、徐々に図形を消去するなどの時間的要素を加
味した制御をすることができるという効果があ
る。また、本発明は、ラスタ・スキヤン・タイプで
応答性の良いカラー・グラフイクス表示を実現で
きる。

【図面の簡単な説明】

第１図は本発明のグラフイクス表示装置の全体
構成を示すブロツク図、第２図は本発明の構成要
素の１つである入出力制御部の具体的構成を示す
図、第３図ａ〜ｈは本発明の実施例で使用するデ
ータのデータ・ストラクチヤーを示す図、第４図
は本発明の構成要素の１つであるメモリ制御部の
具体的構成例を示す図、第５図は第４図の構成の
一部分である基本論理操作回路を詳細に示す図、
第６図は第４図の構成の一部分である応用論理操
作回路を詳細に示す図、第７図は第４図の構成の
一部分であるフアンクシヨン操作回路を詳細に示
す図、第８図は第４図の構成の一部分である特別
フアンクシヨン操作回路を詳細に示す図、第９図
は第８図の一部分を詳細に示す図、第１０図ａ〜
ｉは関数発生器の出力例を示す図、第１１図は本
発明の構成要素の１つである表示制御部の具体的
構成例を示す図、第１２図は本発明の構成要素の
１つである表示部の具体的構成例を示す図であ
る。１……外部情報源、２……入出力制御部、３…
…メモリ制御部、４……メモリ部、５……タイミ
ング制御部、６……表示制御部、７……表示部、
１０……グラフイクス表示装置。

Claims

【特許請求の範囲】１ラスタ・スキヤン・タイプの表示器を用いて
カラー・グラフイクスを表示する表示装置におい
て、カラー表示の基礎となる表示器のドツト単位の
入出力データをレジストする入出力レジスタ、前
記データに対する操作を行なうための操作データ
をレジストする操作レジスタ、アドレスを指定す
るためのアドレスデータをレジストするアドレス
レジスタを含む入出力制御部と、読出しデータ及び書き込みデータからなる前記
入出力データ及び、前記操作データの一部である
前記読出しデータ又は書き込みデータを編集する
編集データを用いて前記各データのうち２以上の
データを比較する比較器と、前記比較器の比較結
果に基づいて前記各データの中から１つを優先し
て選択する第１のセレクタとを備え、前記入出力
データの各種フアンクシヨン操作を行なうフアン
クシヨン操作回路と、前記入出力データ及び操作
データの一部を用いて３次元以上のフアンクシヨ
ン操作を実行する特別フアンクシヨン操作回路
と、前記操作データの残りの部分を取り込み、前
記残りの操作データにより前記操作回路の出力の
中から１つを選択する第２のセレクタとを備え、
前記操作回路によつて操作されたデータを前記ア
ドレスデータに従つてメモリへ記憶させるメモリ
制御部と、前記操作後のデータを記憶するメモリ部と、前記メモリ部の内容をラスタ・スキヤンに同期
して読み出し、それをドツト単位のビデオ信号に
変換して順次出力する表示制御部と、前記表示制御部から出力されるビデオ信号より
カラー・グラフイクスを表示する表示器を含む表
示部と、前記各制御部の動作に必要なタイミング信号を
前記制御部に供給するタイミング制御部と、で構
成されることを特徴とするカラー・グラフイクス
表示装置。２特許請求の範囲第１項記載の表示装置におい
て、前記優先して選択されたデータは指定された色
に関するデータであることを特徴とするカラー・
グラフイクス表示装置。３特許請求の範囲第１項記載の表示装置におい
て、前期優先して選択されたデータは指定された輝
度に関するデータであることを特徴とするカラ
ー・グラフイクス表示装置。４特許請求の範囲第１項において、前記特別フアンクシヨン操作回路は３次元的な
深さ処理を行うデプス・キユーイング回路を備え
ることを特徴とするカラー・グラフイクス表示装
置。５特許請求の範囲第１項又は第４項記載の前記
特別フアンクシヨン操作回路は、距離に相当する
前記メモリ部からの読みだしデータと距離に相当
する前記メモリ部からの書き込みデータとを比較
する比較回路と、前記比較回路による比較結果に
基づき前記２つのデータから一方を選択して前記
メモリ部に書き込む制御回路とを有することを特
徴とするカラー・グラフイクス表示装置。６特許請求の範囲第１項において、前記メモリ制御部を前記表示器の各ドツト以上
の記憶容量を有する高速メモリで構成することを
特徴とするカラー・グラフイクス表示装置。７特許請求の範囲第１項において、前記表示制御部を、前記タイミイング制御部か
らのタイミングをカウントし、オーバーフロー時
に前記メモリ部へ読出しイネーブル信号を出力す
るカウンタと、前記メモリ部から読出された複数
組のデータをレジストし、このデータをラスタ・
スキヤンに同期して順次ビデオ信号に変換して出
力するパラレルーシリアル変換器とで構成するこ
とを特徴とするカラー・グラフイクス表示装置。８特許請求の範囲第１項記載の表示装置におい
て、前記タイミング制御部は、前記メモリ部への書
き込みと、前記メモリ部から前記表示制御部から
の読出しのタイミングがラツプしないようにタイ
ミング信号を制御する手段を内蔵することを特徴
とするカラー・グラフイクス表示装置。９特許請求の範囲第１項記載の表示装置におい
て、前記入出力制御部、前記メモリ制御部、前記表
示制御部の全部または一部を半導体チツプ上に一
体形成することを特徴とするカラー・グラフイク
ス表示装置。１０特許請求の範囲第１項記載の表示装置にお
いて、前記入出力部、前記タイミング制御部、前記メ
モリ制御部、前記表示制御部の全部または一部を
マイクロコンピユータで構成したことを特徴とす
るカラー・グラフイクス表示装置。１１特許請求の範囲第１項記載の表示装置にお
いて、前記操作レジスタは編集データ、フアンクシヨ
ンデータをレジストするレジスタを含むことを特
徴とするカラー・グラフイクス表示装置。１２特許請求の範囲第４項記載の表示装置にお
いて、前記デプスキユーイング回路により処理された
前記書込みデータの深さに関する情報と、前記メ
モリ部から読み出された読出しデータの深さに関
する情報とを比較し、この比較結果に基づいて前
記各データのうちの一方を選択することを特徴と
するカラー・グラフイクス表示装置。