JPH02220491A - 半導体光学デバイスのためのシリコンベース搭載構造 - Google Patents
半導体光学デバイスのためのシリコンベース搭載構造Info
- Publication number
- JPH02220491A JPH02220491A JP1329792A JP32979289A JPH02220491A JP H02220491 A JPH02220491 A JP H02220491A JP 1329792 A JP1329792 A JP 1329792A JP 32979289 A JP32979289 A JP 32979289A JP H02220491 A JPH02220491 A JP H02220491A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- optical device
- semiconductor optical
- laser
- strip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 29
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 29
- 239000010703 silicon Substances 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 26
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 230000005540 biological transmission Effects 0.000 claims description 21
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 10
- 238000001465 metallisation Methods 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 8
- 238000010168 coupling process Methods 0.000 claims description 8
- 238000005859 coupling reaction Methods 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 230000035699 permeability Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 claims description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 2
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- 239000010410 layer Substances 0.000 description 38
- 238000004519 manufacturing process Methods 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000001939 inductive effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910004479 Ta2N Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0427—Electrical excitation ; Circuits therefor for applying modulation to the laser
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
- H01S5/062—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium by varying the potential of the electrodes
- H01S5/06226—Modulation at ultra-high frequencies
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
挟ｌａ上
本発明は半導体光学デバイス搭載構造、より詳細には、
半導体光学デバイスと高周波数変調電流源との間に相互
接続を提供するためのシリコン ベース ストリップラ
イン構造に関する。
半導体光学デバイスと高周波数変調電流源との間に相互
接続を提供するためのシリコン ベース ストリップラ
イン構造に関する。
ｋ未孜庸
半導体光学デバイス、例えば、レーザー及び発光ダイオ
ード（ＬＥＤ）は、これらかコンパクトであること、比
較的周波数が高いこと、及びよく制御された出力が得ら
れることから様々な用途に使用される．但し、これらデ
バイスに対して多くの要件が課せられる．耐久性のため
、長期間の高温での動作はデバイスを極度に損傷し、更
には、破壊することかあるため光学デバイスの冷却か必
要である．更に。
ード（ＬＥＤ）は、これらかコンパクトであること、比
較的周波数が高いこと、及びよく制御された出力が得ら
れることから様々な用途に使用される．但し、これらデ
バイスに対して多くの要件が課せられる．耐久性のため
、長期間の高温での動作はデバイスを極度に損傷し、更
には、破壊することかあるため光学デバイスの冷却か必
要である．更に。
デバイスからの出力光線の強度はこの接合温度の関数で
あるため、支持構造は動作状態においてデバイス内の高
電流密度によって生成される非常に多着の熱を散逸でき
なければらない。
あるため、支持構造は動作状態においてデバイス内の高
電流密度によって生成される非常に多着の熱を散逸でき
なければらない。
これら温度に関連する問題は（例えば、熱電気冷却器の
使用によって）比較的簡単に解決することができるが、
半導体光学デバイスが極度に高いビット速度，例えば、
ＩＧｂ／ｓ以上で動作されると、他の問題が発生する。
使用によって）比較的簡単に解決することができるが、
半導体光学デバイスが極度に高いビット速度，例えば、
ＩＧｂ／ｓ以上で動作されると、他の問題が発生する。
つまり、これら速度においては、変調電流源のインピー
ダンスと比較してのレーザーの低いインピーダンス、並
びに接続網と関連する寄生か致命的な要因となる．許容
できる性能を達成するためには、広いバンド幅を通じて
、網のインピータンスを光学デバイスのインピーダンス
にマツチングすることによって、これら寄生を最小にす
ることが必要となる．半導体デバイス、例えば、レーザ
ーは、２−８Ωのレンジのインピーダンスを示すか、一
方、殆どの高周波数変調電流源は比較的高い（典型的に
は５０Ωよりかなり高い）出力インピーダンスを持つ。
ダンスと比較してのレーザーの低いインピーダンス、並
びに接続網と関連する寄生か致命的な要因となる．許容
できる性能を達成するためには、広いバンド幅を通じて
、網のインピータンスを光学デバイスのインピーダンス
にマツチングすることによって、これら寄生を最小にす
ることが必要となる．半導体デバイス、例えば、レーザ
ーは、２−８Ωのレンジのインピーダンスを示すか、一
方、殆どの高周波数変調電流源は比較的高い（典型的に
は５０Ωよりかなり高い）出力インピーダンスを持つ。
レーザーと変調電流源との間のインピーダンスの不一致
はレーザーからの信号の多重反射（ｍｕｌｔｉｐｌｅ
ｒｅｆｌｅｃｔｉｏｎｓ）を起こし、結果として，レー
ザーに加えられた信号の波形に重大な歪を与える．そし
て、この歪は、このレーザーを組み込むシステムのビッ
ト エラー率（ＢＥＲ）を悪化させる。この問題に対す
る一つのアプローチか１９７８年６月２７日付でＰ．Ｒ
．セルウェー（Ｐ．Ｒ。
はレーザーからの信号の多重反射（ｍｕｌｔｉｐｌｅ
ｒｅｆｌｅｃｔｉｏｎｓ）を起こし、結果として，レー
ザーに加えられた信号の波形に重大な歪を与える．そし
て、この歪は、このレーザーを組み込むシステムのビッ
ト エラー率（ＢＥＲ）を悪化させる。この問題に対す
る一つのアプローチか１９７８年６月２７日付でＰ．Ｒ
．セルウェー（Ｐ．Ｒ。
Ｓｃｌｗａｙ）らに交付された合衆国特許第４，０９７
。
。
８９１号において開示されている．セルウェー（Ｓｅ１
冑ａｙ）らはストリ・ノブライン（ベアのセラミック金
環の間に保持された導電性ストリップ）をレーザーに対
する一つの端子接続として使用する特定のレーザー ス
タット マウント設計を開示する．このストリップライ
ンが次に信号ソースとレーザーとの間のインピータンス
マツチングを提供するための（厚さ及び幅の点におい
て）適当なサイスにされる。
冑ａｙ）らはストリ・ノブライン（ベアのセラミック金
環の間に保持された導電性ストリップ）をレーザーに対
する一つの端子接続として使用する特定のレーザー ス
タット マウント設計を開示する．このストリップライ
ンが次に信号ソースとレーザーとの間のインピータンス
マツチングを提供するための（厚さ及び幅の点におい
て）適当なサイスにされる。
このアプローチの一つの問題点は、各々のレーザーか（
製造のバラツキと関連する）少し異なるインピータンス
を示すため、セルウェーらの設計の各々のストリップラ
インは個別に結合される特定のレーザーにマツチするよ
うに設計されなければならないことである。さらに、レ
ーザーのインピーダンスを変調電流源に直接にマツチン
グするためにストリ・ンプラインを使用することによる
別の問題が発生する。つまり、−射的に、インピーダン
ス マツチングを提供するためには、理想的な解決方法
は、（ソースかレーザーにとって等価の負荷に見えるよ
うに）レーザーからソースを振り返ってインピーダンス
を減少させるか、或は、電源から見たレーザーの抵抗を
増加することである。但し、多くの理由から、これらの
方法は、不可能ではないとしても実用的てはない、より
具体的には、レーザーから見たソース インピーダンス
を低減するためには、極端に薄いス］へリップラインの
使用か必深となり、このため実際の使用にはデバイスか
あまりにも脆くなり過きる。これに対して、レーザーの
インピータンスを増加させるストリップラインを提供す
る場合は、同一の電流をレーサーに配るために要求され
る変調電流源の必要とされる電圧スイングを大きく増加
しなければならない。これに加えて、これら構成は、こ
れらの設計の本質から、相互接続網内に寄生誘導性要素
を導入する。高ビツト速度、例えば、ｌＧｂ／Ｓにおい
ては、これら寄生かレーザーに加えられる信号に大きな
負荷を与え、システムの性能を極端に低下させる。
製造のバラツキと関連する）少し異なるインピータンス
を示すため、セルウェーらの設計の各々のストリップラ
インは個別に結合される特定のレーザーにマツチするよ
うに設計されなければならないことである。さらに、レ
ーザーのインピーダンスを変調電流源に直接にマツチン
グするためにストリ・ンプラインを使用することによる
別の問題が発生する。つまり、−射的に、インピーダン
ス マツチングを提供するためには、理想的な解決方法
は、（ソースかレーザーにとって等価の負荷に見えるよ
うに）レーザーからソースを振り返ってインピーダンス
を減少させるか、或は、電源から見たレーザーの抵抗を
増加することである。但し、多くの理由から、これらの
方法は、不可能ではないとしても実用的てはない、より
具体的には、レーザーから見たソース インピーダンス
を低減するためには、極端に薄いス］へリップラインの
使用か必深となり、このため実際の使用にはデバイスか
あまりにも脆くなり過きる。これに対して、レーザーの
インピータンスを増加させるストリップラインを提供す
る場合は、同一の電流をレーサーに配るために要求され
る変調電流源の必要とされる電圧スイングを大きく増加
しなければならない。これに加えて、これら構成は、こ
れらの設計の本質から、相互接続網内に寄生誘導性要素
を導入する。高ビツト速度、例えば、ｌＧｂ／Ｓにおい
ては、これら寄生かレーザーに加えられる信号に大きな
負荷を与え、システムの性能を極端に低下させる。
従って、先行技術においては、過多の寄生誘導性要素か
相互接続網に導入されることなくレーザーが高ビツト速
度、例えば、Ｉ Ｇ ｂ ／ ｓを越える速度にて動作
することを許す半導体光学デバイスを高周波数変調電流
源に相互接続するための手段を提供する問題か残されて
いる。
相互接続網に導入されることなくレーザーが高ビツト速
度、例えば、Ｉ Ｇ ｂ ／ ｓを越える速度にて動作
することを許す半導体光学デバイスを高周波数変調電流
源に相互接続するための手段を提供する問題か残されて
いる。
免眠■１盾
この先行技術において残されている問題か、本発明によ
って対応されるか、本発明は、半導体光学デバイスのた
めの搭載構造、より詳細には、光学デバイスと高周波数
電流源との間の改良されたインピータンス マツチング
を持つ相互接続を提供するためのシリコン ベースのス
トリップライン構造に関する。
って対応されるか、本発明は、半導体光学デバイスのた
めの搭載構造、より詳細には、光学デバイスと高周波数
電流源との間の改良されたインピータンス マツチング
を持つ相互接続を提供するためのシリコン ベースのス
トリップライン構造に関する。
本発明の一面においては、シリコン基板を誘電体として
持つ少ない寄生要素を持つストリップライン相互接続が
提供されるか、ここで、このシリコンの上側及びド側面
かストリップラインの信号及びグランド導体を形成する
ために金属化される。シリコン基板の厚さ及び信号導体
の幅は後に詳細に説明されるように、要求される特性イ
ンピーダンスを持つストリップラインか得られるように
選択される。堆積された抵抗要素１例えば、薄膜堆積か
シリコン表面上にレーザーに隣接して形成されるか、こ
こで、この抵抗要素の値は、この抵抗Ｒとレーザーのイ
ンピータンスＺＬとの組合わせが、本質的に、ストリッ
プラインの特性インピーダンスとマツチするように選択
される（Ｒ＋ＺＬ＝ＺＳ ）。堆積されたＦｈ膜の抵抗
体の値は、レーザーの固有抵抗と無関係に、マツチング
か得られるように個別に調節される。レーザーに隣接し
て抵抗体を形成することによって、これら二つの要素の
間の間隔と関連する寄生誘導体の値が大きく低減される
。
持つ少ない寄生要素を持つストリップライン相互接続が
提供されるか、ここで、このシリコンの上側及びド側面
かストリップラインの信号及びグランド導体を形成する
ために金属化される。シリコン基板の厚さ及び信号導体
の幅は後に詳細に説明されるように、要求される特性イ
ンピーダンスを持つストリップラインか得られるように
選択される。堆積された抵抗要素１例えば、薄膜堆積か
シリコン表面上にレーザーに隣接して形成されるか、こ
こで、この抵抗要素の値は、この抵抗Ｒとレーザーのイ
ンピータンスＺＬとの組合わせが、本質的に、ストリッ
プラインの特性インピーダンスとマツチするように選択
される（Ｒ＋ＺＬ＝ＺＳ ）。堆積されたＦｈ膜の抵抗
体の値は、レーザーの固有抵抗と無関係に、マツチング
か得られるように個別に調節される。レーザーに隣接し
て抵抗体を形成することによって、これら二つの要素の
間の間隔と関連する寄生誘導体の値が大きく低減される
。
本発明の長所は、相互接続かシリコンをベースとするも
のであり、よく知られたシリコン処理技術をレーザー／
変調ソース相互接続の形成に使用できることである。よ
り具体的には、シリコン基板を通じて金属化バイア（ｍ
ｅｔａｌｌｉｚｅｄ ｖｉａ）か形成され、この助けに
よって、ストリップラインの底面側の導体のレーザー
チップの上側への相互接続か行なわれる。このバイア技
術を使用すると（別の方法による場合は複数のワイヤー
ボンドによって形成される）この相ＴＬ接続を非常に短
くできることか発見された。このワイヤーボンド相互接
続の長さは、この相互接続の寄生インダクタンスを増加
させ、従って。
のであり、よく知られたシリコン処理技術をレーザー／
変調ソース相互接続の形成に使用できることである。よ
り具体的には、シリコン基板を通じて金属化バイア（ｍ
ｅｔａｌｌｉｚｅｄ ｖｉａ）か形成され、この助けに
よって、ストリップラインの底面側の導体のレーザー
チップの上側への相互接続か行なわれる。このバイア技
術を使用すると（別の方法による場合は複数のワイヤー
ボンドによって形成される）この相ＴＬ接続を非常に短
くできることか発見された。このワイヤーボンド相互接
続の長さは、この相互接続の寄生インダクタンスを増加
させ、従って。
高ビツト速度において重大な問題となる０本発明の方法
に従ってこれら相互接続経路を短くすると、上に述べた
寄生要素か低減され、このため、ハンド輻の点において
、搭載されたレーザーの改良された性能か得られる。こ
れに加えて、このシリコン製造技術は、インピータンス
マッチンク抵抗体をレーザーに隣接して形成すること
を許す。こうして隣接して置くと、抵抗体とレーザーと
の間の間隔か低減され、これによって寄生か低減される
。更に、シリコン ベースのストリップライン マウン
トは、単一のウェーハ上に数千も形成でき多量生産を可
能にする。これは、セラミック或は他の材料を使用し、
また、個別の製造を必要とする以前の構成と比較して製
造効率を何倍にもし、結果として、経費を大きく削減す
る。
に従ってこれら相互接続経路を短くすると、上に述べた
寄生要素か低減され、このため、ハンド輻の点において
、搭載されたレーザーの改良された性能か得られる。こ
れに加えて、このシリコン製造技術は、インピータンス
マッチンク抵抗体をレーザーに隣接して形成すること
を許す。こうして隣接して置くと、抵抗体とレーザーと
の間の間隔か低減され、これによって寄生か低減される
。更に、シリコン ベースのストリップライン マウン
トは、単一のウェーハ上に数千も形成でき多量生産を可
能にする。これは、セラミック或は他の材料を使用し、
また、個別の製造を必要とする以前の構成と比較して製
造効率を何倍にもし、結果として、経費を大きく削減す
る。
本発明のその他の長所が図面を参照にしての以下の説明
から明らかになる。
から明らかになる。
１鼠ム五朋
第１図には半導体光学デバイスと高周波数変調型’ｆｉ
ｔ＠との間の相互接続を提供するための本発明によるシ
リコン′をベースとするストリップライン マウント（
ｓｔｒｉｐｌｉｎｅ ５ｏｕｎＬ ） Ｉ Ｏが示され
る。図示されるごとく、−例としての半導体光学デバイ
ス、例えば、レーザー１２及びインピータンス マッチ
ンク抵抗体１４かシリコン基板１６の最も上の而１７Ｆ
に位置する。以下ては半導体レーザー用のマウントか説
明されるが、本発明に従って形成される類似のマウント
が他の半導体光学デバイス、例えば、エツジ発光ＬＥＤ
と共に使用できることに注意する。
ｔ＠との間の相互接続を提供するための本発明によるシ
リコン′をベースとするストリップライン マウント（
ｓｔｒｉｐｌｉｎｅ ５ｏｕｎＬ ） Ｉ Ｏが示され
る。図示されるごとく、−例としての半導体光学デバイ
ス、例えば、レーザー１２及びインピータンス マッチ
ンク抵抗体１４かシリコン基板１６の最も上の而１７Ｆ
に位置する。以下ては半導体レーザー用のマウントか説
明されるが、本発明に従って形成される類似のマウント
が他の半導体光学デバイス、例えば、エツジ発光ＬＥＤ
と共に使用できることに注意する。
後に更に詳細に説明されるように、基板１６の厚さｔは
伝送ラインの要求される特性インピーダンスＺＳを提供
するように選択される。第一の導体１８及び第二の導体
２４は、基板１６と共に、マウントｌＯのエツジから抵
抗体１４への第一の伝送ラインセクションＡを提供し、
ここで、導体１８及び２４は外部変調電流源（図示無し
）の別個の端子接続に結合される。第一の導体１８の輻
ＷもストリップラインのインピータンスＺＳを決定する
要因である。
伝送ラインの要求される特性インピーダンスＺＳを提供
するように選択される。第一の導体１８及び第二の導体
２４は、基板１６と共に、マウントｌＯのエツジから抵
抗体１４への第一の伝送ラインセクションＡを提供し、
ここで、導体１８及び２４は外部変調電流源（図示無し
）の別個の端子接続に結合される。第一の導体１８の輻
ＷもストリップラインのインピータンスＺＳを決定する
要因である。
用語“リップライン”及び“伝送ライン”はＷ換的′に
使用され、また、本発明に従って形成されたストリップ
ラインは伝送ラインとして分類されるタイプの通信リン
クである。
使用され、また、本発明に従って形成されたストリップ
ラインは伝送ラインとして分類されるタイプの通信リン
クである。
第二の比較的小さな伝送ライン セクションＢは抵抗体
１４とレーザー１２の第一のサイト（例えば、ｎ−サイ
ト）の間の接続を提供する。第二のセクションＢは金属
層２６．基板１６、及び第二の導体２４の組合わせによ
って形成される。上に説明され、また下により詳細に述
べられるように、抵抗体１４はレーザー１２に隣接して
、伝送ライン セクションＢの長さを最小にすることに
よって抵抗体１４とレーザー１２の間の誘導性要素によ
って導入されるインピーダンス ミスマツチの影響を最
小にするように位置される。金属化されたバイア（ｓｅ
ｔａｌｌｉｚｅｄ ｖｉａ） ２０は金属コンタクト２
２と共にレーザー１２の最も上の層（例えば、ｐ−サイ
ド）と第二の導体２４との間の電気的接続を提供するた
めに使用される。レーザー１２への電気接続を提供する
ために金属化されたバイア２０を使用することと関連す
る長所は、レーザー１２に加えられた入力信号のストリ
ウプライン伝送品質か維持されることである。＄実、レ
ーザー１２の上側を金属コンタクト層２２にワイヤー
ボンディングすることによって。
１４とレーザー１２の第一のサイト（例えば、ｎ−サイ
ト）の間の接続を提供する。第二のセクションＢは金属
層２６．基板１６、及び第二の導体２４の組合わせによ
って形成される。上に説明され、また下により詳細に述
べられるように、抵抗体１４はレーザー１２に隣接して
、伝送ライン セクションＢの長さを最小にすることに
よって抵抗体１４とレーザー１２の間の誘導性要素によ
って導入されるインピーダンス ミスマツチの影響を最
小にするように位置される。金属化されたバイア（ｓｅ
ｔａｌｌｉｚｅｄ ｖｉａ） ２０は金属コンタクト２
２と共にレーザー１２の最も上の層（例えば、ｐ−サイ
ド）と第二の導体２４との間の電気的接続を提供するた
めに使用される。レーザー１２への電気接続を提供する
ために金属化されたバイア２０を使用することと関連す
る長所は、レーザー１２に加えられた入力信号のストリ
ウプライン伝送品質か維持されることである。＄実、レ
ーザー１２の上側を金属コンタクト層２２にワイヤー
ボンディングすることによって。
上に説明されるようにセクションＡ及びＢによって形成
されるストリップラインか実際にレーザーの回りを包囲
し、レーザー１２の上側を第二の導体２４に接続するこ
とが想像できる。これに加えて、導電性のバイアの使用
はレーザー１２の上側への接続の寄生インダクタンスを
、レーザー１２の上側から第二の導体２４に伸びる比較
的長いワイヤー ボンド接続を形成することを要求する
ことなく基板１６の上側にボンディング バット サイ
ト（金属導体２２）を提供することによって更に低減す
る。
されるストリップラインか実際にレーザーの回りを包囲
し、レーザー１２の上側を第二の導体２４に接続するこ
とが想像できる。これに加えて、導電性のバイアの使用
はレーザー１２の上側への接続の寄生インダクタンスを
、レーザー１２の上側から第二の導体２４に伸びる比較
的長いワイヤー ボンド接続を形成することを要求する
ことなく基板１６の上側にボンディング バット サイ
ト（金属導体２２）を提供することによって更に低減す
る。
間知のごとく、物理的な寸法１及び丘は既知の透虱率鉢
及び誘電率εの基板１６に対する要求されるストリップ
ライン インピーダンスＺＳを提供するように制御され
る０例えば、要求インピーダンスｚｓ＝２ｓΩに対して
は、ｅ＝１２及びμ＝１の場合、０．０１０インチのシ
リコンの厚さ１．及び０．０３０インチの第一の導体の
幅！か適当である。
及び誘電率εの基板１６に対する要求されるストリップ
ライン インピーダンスＺＳを提供するように制御され
る０例えば、要求インピーダンスｚｓ＝２ｓΩに対して
は、ｅ＝１２及びμ＝１の場合、０．０１０インチのシ
リコンの厚さ１．及び０．０３０インチの第一の導体の
幅！か適当である。
マウント１０の等価の回路表現が第２図に示される。上
に説明のように、広いバンド輻（例えば、数ｋＨから数
ＧＨｚ）を通じてレーザー１２（ＺＬ、＝５Ω）から外
部変調電流源（Ｚ、：１１＞５０Ω）への直接インピー
タンス マツチングを提供するためにストリップライン
を使用することは事実上不可能である。従って、一つの
可能な妥協として、これら両極端の間のレンジ内の特性
インピーダンスＺＳ、つまり、ＺＬ＜Ｚ、ｉ ＜ｚ、、
を持つストリップラインを使用し、一方において、最小
寄生にて、ｚｔ、＋Ｒ＝２５となることを保証すること
か考えられる。第２図に示されるように、ＺＳに対する
典型的な値は２５Ωである。外部変調電流源のインピー
ダンスはストリップラインにマツチングすることはでき
ないため、ストリップラインとレーザーが上に説明のよ
うに多重信号反射及び結果としての波形の歪か回避でき
るようにできるたけよくマツチングされることか重要で
ある。第２図においては、レーザー１２は、５Ω（典型
的な値）のインピータンスＺｔ、を持つものとして示さ
れる。従って、ストリップラインへのインピータンス
マツチングを提供するために、抵抗体１４のサイズかイ
ンピーダンスＲ＝２０Ωを持つようにされる。Ｒ＋Ｚｔ
の直列の組合わせは、こうして、２５Ωのインピーダン
スを提供し、ストリップライン セクションＡの特性イ
ンピータンスＺＳとマツチする。
に説明のように、広いバンド輻（例えば、数ｋＨから数
ＧＨｚ）を通じてレーザー１２（ＺＬ、＝５Ω）から外
部変調電流源（Ｚ、：１１＞５０Ω）への直接インピー
タンス マツチングを提供するためにストリップライン
を使用することは事実上不可能である。従って、一つの
可能な妥協として、これら両極端の間のレンジ内の特性
インピーダンスＺＳ、つまり、ＺＬ＜Ｚ、ｉ ＜ｚ、、
を持つストリップラインを使用し、一方において、最小
寄生にて、ｚｔ、＋Ｒ＝２５となることを保証すること
か考えられる。第２図に示されるように、ＺＳに対する
典型的な値は２５Ωである。外部変調電流源のインピー
ダンスはストリップラインにマツチングすることはでき
ないため、ストリップラインとレーザーが上に説明のよ
うに多重信号反射及び結果としての波形の歪か回避でき
るようにできるたけよくマツチングされることか重要で
ある。第２図においては、レーザー１２は、５Ω（典型
的な値）のインピータンスＺｔ、を持つものとして示さ
れる。従って、ストリップラインへのインピータンス
マツチングを提供するために、抵抗体１４のサイズかイ
ンピーダンスＲ＝２０Ωを持つようにされる。Ｒ＋Ｚｔ
の直列の組合わせは、こうして、２５Ωのインピーダン
スを提供し、ストリップライン セクションＡの特性イ
ンピータンスＺＳとマツチする。
シリコン ベースのストリップライン レーザーマウン
トを形成するための一例としての製造プロセスか以下に
第３−１１図との関連て説明される。
トを形成するための一例としての製造プロセスか以下に
第３−１１図との関連て説明される。
このプロセスは単に一例てあり、第１図に示されるスト
リップライン マウント構造を形成するために様々な他
の方法か存在することは勿論である。更に、以下の図面
においては、このようなマウントの一つのみか示される
か、実際には、一つのシリコン ウェーハ上に数千もの
このようなマウントか同時に製造される。
リップライン マウント構造を形成するために様々な他
の方法か存在することは勿論である。更に、以下の図面
においては、このようなマウントの一つのみか示される
か、実際には、一つのシリコン ウェーハ上に数千もの
このようなマウントか同時に製造される。
製造プロセスの早い段階におけるマウント１０か第３図
に示される。（ｉｏｏ）シリコン基板１６かリソグラフ
ィツク基準として、製造プロセスの後のステップを助け
るために、＜１１０＞配向を持つように形成される。基
板１６の上側表面１７Ｊ：、に比較的厚い酸化物層３０
かＩ＆長（或は堆積）される。同様に、厚い酸化物層３
２か基板１６の底面１５の上に形成される。酸化物層３
０及び３２は同時に形成してもよい。抵抗性材料、例え
ば、窒化タンタルの層３４か次に酸化物層３０を覆うよ
うに堆積される。層３４は約６００人の厚さになるよう
にプラズマ促進化学蒸着（ＰＥＣＶＤ）法を用いて堆積
される。層３４の厚さは、レーザーのストリップライン
へのインピーダンス マ・ンチングを遂行するために要
求される抵抗率の相対レンジとの関係で決定され、ここ
て、Ｔａ２Ｎは６４Ω／口の抵抗率を持つことが知られ
ている。フォトレジスト層３５が次に薄膜マツチング抵
抗体の最終位置を区画するために抵抗層３４の上に堆積
される。
に示される。（ｉｏｏ）シリコン基板１６かリソグラフ
ィツク基準として、製造プロセスの後のステップを助け
るために、＜１１０＞配向を持つように形成される。基
板１６の上側表面１７Ｊ：、に比較的厚い酸化物層３０
かＩ＆長（或は堆積）される。同様に、厚い酸化物層３
２か基板１６の底面１５の上に形成される。酸化物層３
０及び３２は同時に形成してもよい。抵抗性材料、例え
ば、窒化タンタルの層３４か次に酸化物層３０を覆うよ
うに堆積される。層３４は約６００人の厚さになるよう
にプラズマ促進化学蒸着（ＰＥＣＶＤ）法を用いて堆積
される。層３４の厚さは、レーザーのストリップライン
へのインピーダンス マ・ンチングを遂行するために要
求される抵抗率の相対レンジとの関係で決定され、ここ
て、Ｔａ２Ｎは６４Ω／口の抵抗率を持つことが知られ
ている。フォトレジスト層３５が次に薄膜マツチング抵
抗体の最終位置を区画するために抵抗層３４の上に堆積
される。
第３図の構造が次に照射され、抵抗層３４の露出された
部分か除去される。フォトレジスト３５がその後除去さ
れ、第４図に示されるように、インピータンス マツチ
ング抵抗体１４が露出される。金属導体領域１８．２６
及び２２が次に形成されるが、ここて、これら領域はチ
タン、窒化チタン、及びプラチナの３レベル構造から成
り、窒化チタンは比較的薄い層であり、これは化合物Ｔ
ｉＰｔが形成されるのを防とするために使用される。金
の層か次に金属領域１８．２６及び２２の最も上側の層
として堆積されるか、これは、ワイヤーボンド パット
サイトとして機能する。より具体的には、領域１８は
、第一の導体１８とも呼ばれ、外部変調電流源（図示無
し）と伝送ラインのセクションＡとの間のワイヤーボン
ド！！ｉ続サイトとして使用される。金属領域２６はレ
ーザー１２の位置を定義し、レーザー１２へのｒ側（例
えば、ｎ−サイド）コンタクトを提供する。レーザー１
２の上側（例えば、ｐ−サイト）への接続はレーザー１
２の上側と金属コンタクト２２の間のワイヤーボンドに
よって提供され、ここで、金属コンタクト２２は金属化
されたバイア２０を通じてマウント１０の下側の導電層
２４に結合される（第１図参照）、ここでの背景におい
て述べられる全てのワイヤーボンド接続は、実際には、
複数の並列のワイヤーボンド或はリボン ボンドから成
ることに注意する。複数のボンドを使用することによっ
て、並列に加えられる各々の別個のボンドの寄生インダ
クタンスが、結果として更に全体としての寄生インダク
タンスを減少させる。これは相互接続網の寄生インタフ
タンスを低減するためのもう一つの重要な手段である。
部分か除去される。フォトレジスト３５がその後除去さ
れ、第４図に示されるように、インピータンス マツチ
ング抵抗体１４が露出される。金属導体領域１８．２６
及び２２が次に形成されるが、ここて、これら領域はチ
タン、窒化チタン、及びプラチナの３レベル構造から成
り、窒化チタンは比較的薄い層であり、これは化合物Ｔ
ｉＰｔが形成されるのを防とするために使用される。金
の層か次に金属領域１８．２６及び２２の最も上側の層
として堆積されるか、これは、ワイヤーボンド パット
サイトとして機能する。より具体的には、領域１８は
、第一の導体１８とも呼ばれ、外部変調電流源（図示無
し）と伝送ラインのセクションＡとの間のワイヤーボン
ド！！ｉ続サイトとして使用される。金属領域２６はレ
ーザー１２の位置を定義し、レーザー１２へのｒ側（例
えば、ｎ−サイド）コンタクトを提供する。レーザー１
２の上側（例えば、ｐ−サイト）への接続はレーザー１
２の上側と金属コンタクト２２の間のワイヤーボンドに
よって提供され、ここで、金属コンタクト２２は金属化
されたバイア２０を通じてマウント１０の下側の導電層
２４に結合される（第１図参照）、ここでの背景におい
て述べられる全てのワイヤーボンド接続は、実際には、
複数の並列のワイヤーボンド或はリボン ボンドから成
ることに注意する。複数のボンドを使用することによっ
て、並列に加えられる各々の別個のボンドの寄生インダ
クタンスが、結果として更に全体としての寄生インダク
タンスを減少させる。これは相互接続網の寄生インタフ
タンスを低減するためのもう一つの重要な手段である。
この技術は示されるワイヤーボンドの全てに適用するも
のである。
のである。
金属化されたバイア２０を形成するための一例としての
方法を次に説明する。フォトレジスト４０の層か酸化物
層３２を覆うように堆積されるか、第５図に示されるよ
うに、開口４２かバイア２０の位置を定、洩する。フォ
トレジスト４０によって露出された酸化物３２の部分か
その後適当なエツチング剤によって除去される。シリコ
ン基板１６の露出された表面か次に、基板の（１００）
平面に対して第６図に示されるように逆Ｖ−溝構造を形
成する物質にてエツチングされる。つまり、このエツチ
ングＴｈｅは、基板をこの＜１１１＞軸に沿ってよりも
＜１００〉軸に添って速くエツチングし、結果として、
平面（１１１）によって境界されるピラミッド構造を与
える。エツチング剤、エチレンシアミン プロカテコー
ル（ＥＤＰ）はこの逆Ｖ溝構造を形成する一つの知られ
た化合物である。基板かいったんエツチングされたら、
酸化物層３０のバイア２０によって露出された部分３０
′、並びに酸化物層３２か適当なエツチング剤によって
除去される。酸化物層３０の部分３０′の除去は、こう
して、第７図に示されるように、金属コタンクト領域２
２をバイア２０に露出する。
方法を次に説明する。フォトレジスト４０の層か酸化物
層３２を覆うように堆積されるか、第５図に示されるよ
うに、開口４２かバイア２０の位置を定、洩する。フォ
トレジスト４０によって露出された酸化物３２の部分か
その後適当なエツチング剤によって除去される。シリコ
ン基板１６の露出された表面か次に、基板の（１００）
平面に対して第６図に示されるように逆Ｖ−溝構造を形
成する物質にてエツチングされる。つまり、このエツチ
ングＴｈｅは、基板をこの＜１１１＞軸に沿ってよりも
＜１００〉軸に添って速くエツチングし、結果として、
平面（１１１）によって境界されるピラミッド構造を与
える。エツチング剤、エチレンシアミン プロカテコー
ル（ＥＤＰ）はこの逆Ｖ溝構造を形成する一つの知られ
た化合物である。基板かいったんエツチングされたら、
酸化物層３０のバイア２０によって露出された部分３０
′、並びに酸化物層３２か適当なエツチング剤によって
除去される。酸化物層３０の部分３０′の除去は、こう
して、第７図に示されるように、金属コタンクト領域２
２をバイア２０に露出する。
製造プロセスの次のステップはバイア２０１−に金属内
側壁を形成することである。説明の特定のプロセスにお
いては、この金属化は二つの別個のプロセス シーケン
スによって達成される。第一のシーケンスにおいては、
金属コンタクト４４が基板１６の露出された下側面１６
をｍうため、並びにバイア２０の露出された側壁を覆う
ために形成される。例えば、金属コンタクト４４はチタ
ンの第一の層及びプラチナ４３の第二の層から成り、各
々の層は、第８図に示されるように、この構造の下側面
上に逐次的にスパッターされる。この場合、この層の組
合わせはさらにエツチングを必要としないため窒化チタ
ンの中間層は要求されない、第８図に示されるように、
金属コンタクト４４か、コンタクト４４の一部（このケ
ースにおいては、チタン層４１の一部）か金属コンタク
ト２２と直接コンタクトするようにバイア２０の内側壁
をカバーするように３かれる。
側壁を形成することである。説明の特定のプロセスにお
いては、この金属化は二つの別個のプロセス シーケン
スによって達成される。第一のシーケンスにおいては、
金属コンタクト４４が基板１６の露出された下側面１６
をｍうため、並びにバイア２０の露出された側壁を覆う
ために形成される。例えば、金属コンタクト４４はチタ
ンの第一の層及びプラチナ４３の第二の層から成り、各
々の層は、第８図に示されるように、この構造の下側面
上に逐次的にスパッターされる。この場合、この層の組
合わせはさらにエツチングを必要としないため窒化チタ
ンの中間層は要求されない、第８図に示されるように、
金属コンタクト４４か、コンタクト４４の一部（このケ
ースにおいては、チタン層４１の一部）か金属コンタク
ト２２と直接コンタクトするようにバイア２０の内側壁
をカバーするように３かれる。
この二つの層かコンタクトすることは１層４４及び２２
の電気結合がレーザー１２の上側への電気接続を提供す
ることを要求されるために非常に重要である。好ましい
構成においては、金属コンタクト２２の最も下側の層も
チタンから形成されることに注意する。
の電気結合がレーザー１２の上側への電気接続を提供す
ることを要求されるために非常に重要である。好ましい
構成においては、金属コンタクト２２の最も下側の層も
チタンから形成されることに注意する。
この金属化の後に、基板の全体の厚さを減らすために研
磨（或はポリッシング）プロセスか遂行される（実際に
は、測定厚さが基板１６と上に横たわる酸化物層３０の
仕上がった誘電体の厚さを定義する）、ヒに述べたよう
に、約０．０１０インチ（±ｏ、ｏｏｏＢの厚さ圭が好
ましく、これは、約２５Ωのインピーダンスを持つスト
リップラインを提供する。但し、基板か最初からこの厚
さを持つように形成された場合は、上に説明のように製
造シーケンス内の多くのステップに耐えるのには弱過ぎ
る。
磨（或はポリッシング）プロセスか遂行される（実際に
は、測定厚さが基板１６と上に横たわる酸化物層３０の
仕上がった誘電体の厚さを定義する）、ヒに述べたよう
に、約０．０１０インチ（±ｏ、ｏｏｏＢの厚さ圭が好
ましく、これは、約２５Ωのインピーダンスを持つスト
リップラインを提供する。但し、基板か最初からこの厚
さを持つように形成された場合は、上に説明のように製
造シーケンス内の多くのステップに耐えるのには弱過ぎ
る。
このため、基板１６は、最初０．０２０インチの従来の
厚さを持つように形成され、全てのステップかこの厚さ
のウェーハに対して遂行される。バイア２０か金属化さ
れた後に、基板が適当な値に薄くされる。第９図はこの
薄くする作業の後のマウント１０を示す０図示されるご
とく、金属コンタクト４４の水平部分は完全に除去され
るが、第９図において４４′にて示されるように、バイ
ア２０の壁の部分は金属化された状態にとどまる。
厚さを持つように形成され、全てのステップかこの厚さ
のウェーハに対して遂行される。バイア２０か金属化さ
れた後に、基板が適当な値に薄くされる。第９図はこの
薄くする作業の後のマウント１０を示す０図示されるご
とく、金属コンタクト４４の水平部分は完全に除去され
るが、第９図において４４′にて示されるように、バイ
ア２０の壁の部分は金属化された状態にとどまる。
この薄くする作業の後に、＆板１６の露出された下側面
４６がマウント１０の導体２４を形成するために金属化
される。一つの特定の構成においては、導体２４はチタ
ンの第一の層４８、プラチナの第二の層５０及び金の第
三の層５２を含む３−レベルの構造から成る。これら層
か従来のスパッタリング技術によって堆積される場合は
、層４８．５ｏ及び５２は、露出された下側面４６をカ
バーするのみでなく、幾らかバイア２０内にも入り込む
。
４６がマウント１０の導体２４を形成するために金属化
される。一つの特定の構成においては、導体２４はチタ
ンの第一の層４８、プラチナの第二の層５０及び金の第
三の層５２を含む３−レベルの構造から成る。これら層
か従来のスパッタリング技術によって堆積される場合は
、層４８．５ｏ及び５２は、露出された下側面４６をカ
バーするのみでなく、幾らかバイア２０内にも入り込む
。
この金属化層が完結したら、ウェーハかこうして形成さ
れた数千のマウントを分離するためにダイスにカットさ
れる。各々のレーザー チップ１２か次に金属コンタク
ト２６）：に搭載され、第１１図に示されるように、必
要なワイヤーホント接続か形成される。
れた数千のマウントを分離するためにダイスにカットさ
れる。各々のレーザー チップ１２か次に金属コンタク
ト２６）：に搭載され、第１１図に示されるように、必
要なワイヤーホント接続か形成される。
第１図は本発明に従って形成された一例としてのシリコ
ン ベースのストリップライン マウントを図解する図
； 第２図は第１図と等価の電気回路を示す図；そして 第３図−第１１図は１本発明のシリコン ベースのスト
リップライン レーザー マウントを形成するために使
用される一連の一例としての製造ステップを示す図であ
る。 〈主要部分の符号の説明〉 １０・・・ストリップライン マウント１２・・・レー
ザ １４・・・インピーダンスマツチング 抵抗体 １６・・・シリコン基板 １８・・・第１の導体 ２０・・・金属バイア
ン ベースのストリップライン マウントを図解する図
； 第２図は第１図と等価の電気回路を示す図；そして 第３図−第１１図は１本発明のシリコン ベースのスト
リップライン レーザー マウントを形成するために使
用される一連の一例としての製造ステップを示す図であ
る。 〈主要部分の符号の説明〉 １０・・・ストリップライン マウント１２・・・レー
ザ １４・・・インピーダンスマツチング 抵抗体 １６・・・シリコン基板 １８・・・第１の導体 ２０・・・金属バイア
Claims (1)
- 【特許請求の範囲】 １、所定のインピーダンスＺ＿Ｌを持つ半導体光学デバ
イス；及び 該半導体光学デバイスのための搭載手段を含む光学伝送
装置において、該搭載手段が 所定の厚さ￥ｔ￥及び固有誘電率ε及び透磁率μを持つ
と定義されるシリコン基板： 該基板の第一の主面の一部にコンタクトするように位置
された第一の端が外部変調電流源に接続が可能な所定の
幅ｗの第一の金属導体ストリップ；及び 該基板の第二の主面の一部に該第一の導体ストリップと
並列にコンタクトするように位置された第二の金属導体
ストリップを含み、該第二のストリップの第一の端が該
外部変調電流源に結合でき、該基板と該第一及び第二の
導体ストリップの組合わせが所定の特性インピーダンス
Ｚ＿Ｓのストリップライン伝送経路を形成し； 該搭載手段が更に 該基板上に該半導体光学デバイスと隣接して堆積され、
該ストリップラインと該半導体光学デバイスとの間に直
列に電気的に接続された抵抗性要素を含み、該要素が所
定の抵抗値Ｒを持ち、該抵抗Ｒと光学デバイスの特性イ
ンピーダンスＺ＿Ｌとの組合わせが本質的に該ストリッ
プラインの特性インピーダンスＺ＿Ｓと等しくなるよう
にされ；そして 該基板が該第二の金属導体ストリップと該半導体光学デ
バイスとの間の電気的接続を提供するための金属化され
たバイアを含むことを特徴とする光学伝送システム。 請求項１に記載の光学伝送システムにおいて、該抵抗性
要素が該シリコン基板の第一の表面上に堆積された窒化
タンタルのストリップを含むことを特徴とする光学伝送
システム。 ３、請求項１に記載の光学伝送システムにおいて、該基
板が厚さ￥ｔ￥を持ち、そして該第一の金属導体ストリ
ップが幅￥ｗ￥を持ち、これによって約２５Ωの特性イ
ンピーダンスＺ＿Ｓを持つストリップラインが形成され
ることを特徴とする光学伝送システム。 ４、請求項３に記載の光学伝送システムにおいて、該基
板の厚さ￥ｔ￥が概ね０．０１０インチに等しく、該第
一の金属導体ストリップの幅￥ｗ￥が概ね０．０３０イ
ンチであることを特徴とする光学伝送システム。 ５、請求項１に記載の光学伝送システムにおいて、該基
板が＜１１０＞のリソグラフイック配向の（１００）シ
リンコから成ることを特徴とする光学伝送システム。 ６、請求項１に記載の光学伝送システムにおいて、該第
一及び第二の金属導体ストリップか各々チタン、プラチ
ナ及び金の３層構造から成ることを特徴とする光学伝送
システム。 ７、請求項１に記載の光学伝送システムにおいて、該半
導体光学デバイスが半導体レーザーから成ることを特徴
とする光学伝送システム。 ８、半導体光学デバイスと高周波数変調電流源との間に
結合を提供するための構成において、該構成がシリコン
ベースストリップラインを含み、該ストリップラインが 所定の厚さ￥ｔ￥及び固有誘電率ε及び透磁率共を持つ
と定義されるシリコン基板； 該基板の第一の主面の一部にコンタクトするように位置
された第一の端が該高周波数変調電流源に接続が可能な
所定の幅ｗの第一の金属導体ストリップ：及び 該基板の第二の主面の一部に該第一の導体ストリップと
並列にコンタクトするように位置された第二の金属導体
ストリップを含み、該第二のストリップの第一の端が該
高周波数変調電流源に結合でき、該基板と該第一及び第
二の導体ストリップの組合わせが所定の特性インピーダ
ンスＺ＿Ｓのストリップライン伝送経路を形成し； 該ストリップラインが更に 該基板上に該半導体光学デバイスと隣接して堆積され、
該ストリップラインと該半導体光学デバイスとの間に直
列に電気的に接続された抵抗性要素を含み、該要素が所
定の抵抗値Ｒを持ち、該抵抗Ｒと光学デバイスの特性イ
ンピーダンスＺ＿Ｌとの組合わせが本質的に該ストリッ
プラインの特性インピーダンスＺ＿Ｓと等しくなるよう
にされ；そして 該基板が該第二の金属導体ストリップと該半導体光学デ
バイスとの間の電気的接続を提供するための金属化され
たバイアを含むことを特徴とする結合装置。 ９、請求項８に記載の結合装置において、該抵抗性要素
がシリコン基板の上側表面上に堆積された窒化タンタル
のストリップから成ることを特徴とする結合装置。 １０、請求項８に記載の結合装置において、該基板が厚
さ￥ｔ￥を持ち、そして該第一の金属導体ストリップか
幅￥ｗ￥を持ち、これによって約２５Ωの特性インピー
ダンスＺ＿Ｓを持つストリップラインが形成されること
を特徴とする結合装置。 １１、請求項１０に記載の結合装置において、該基板の
厚さ￥ｔ￥が概ね０．０１０インチに等しく、該第一の
金属導体ストリップの幅￥ｗ￥が概ね０．０３０インチ
であることを特徴とする結合装置。 １２、請求項８に記載の結合装置において、基板が＜１
１０＞のリソグラフイック配向の（１００）シリンコか
ら成ることを特徴とする結合装置。 １３、半導体光学デバイスと高周波数変調電流源との間
の相互接続を提供するためのシリコンベースストリップ
ラインを形成するための方法において、該方法が： ａ）シリコン基板を提供するステップ； ｂ）該基板の上側表面上に薄膜抵抗体を堆積するステッ
プ； ｃ）該薄膜抵抗体から離れた位置に該シリコン基板を通
じてバイアを形成するステップ；及びｄ）該基板の第一
及び第二の主面の縦長の部分、並びに該バイアを金属化
するステップを含み、該第一の金属化層が所定の幅￥ｗ
￥を持ち、該第一及び第二の金属化層と該基板の組合わ
せがこれによって特性インピーダンスＺ＿Ｓを持つスト
リップライン伝送ラインを形成し、該バイアが該第二の
金属化層と該半導体光学デバイスとの間の電気接続を提
供するために使用されることを特徴とする方法。 １４、請求項１３に記載の方法において、ステップｂ）
の遂行において、窒化タンタルが該薄膜抵抗体として堆
積されることを特徴とする方法。 １５、請求項１４に記載の方法において、ステップｂ）
の遂行において、プラズマ促進化学蒸着技術が使用され
ることを特徴とする方法。 １６、請求項１３に記載の方法において、ステップａ）
の遂行において、＜１１０＞リソグラフイック配向を持
つ（１００）シリコン基板が提供されることを特徴とす
る方法。 １７、請求項１６記載の方法において、ステップｃ）の
遂行において、エッチング剤エチレンジアミンピロカテ
コール（ｅｔｈｙｉｅｎｄｉａｍｉｎｅ ｐｙｒｏｃａ
ｔｅｃｈｏｌ，ＥＤＰ）か該基板の第一の主面に対して
反転されたＶ−形状のバイアを形成するために使用され
ることを特徴とする方法。 １８、請求項１３に記載の方法において、ステップｄ）
の遂行において、該金属化層が該基板上に逐次的に堆積
されたチタン、プラチナ及び金の３−レベル金属化層か
らなることを特徴とする方法。 １９、請求項１３に記載の方法において、ステップｄ）
の遂行において、スパッタリングプロセスが該金属化層
を堆積するために使用されることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/287,778 US4937660A (en) | 1988-12-21 | 1988-12-21 | Silicon-based mounting structure for semiconductor optical devices |
| US287,778 | 1988-12-21 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02220491A true JPH02220491A (ja) | 1990-09-03 |
| JPH07114304B2 JPH07114304B2 (ja) | 1995-12-06 |
Family
ID=23104310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1329792A Expired - Lifetime JPH07114304B2 (ja) | 1988-12-21 | 1989-12-21 | 半導体光学デバイスのためのシリコンベース搭載構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4937660A (ja) |
| EP (1) | EP0375231B1 (ja) |
| JP (1) | JPH07114304B2 (ja) |
| CA (1) | CA2005788C (ja) |
| DE (1) | DE68918824T2 (ja) |
| ES (1) | ES2060793T3 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041234A (ja) * | 2004-07-28 | 2006-02-09 | Mitsubishi Electric Corp | 光送信モジュールおよび光受信モジュール |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5151776A (en) * | 1989-03-28 | 1992-09-29 | General Electric Company | Die attachment method for use in high density interconnected assemblies |
| US5061987A (en) * | 1990-01-09 | 1991-10-29 | Northrop Corporation | Silicon substrate multichip assembly |
| DE4110378A1 (de) * | 1991-03-28 | 1992-10-01 | Standard Elektrik Lorenz Ag | Einrichtung mit einem traegerteil, einem halbleiterlaser und kontaktierungen |
| US5230145A (en) * | 1992-07-15 | 1993-07-27 | At&T Bell Laboratories | Assembly including patterned diamond film submount with self-aligned laser device |
| US5652460A (en) * | 1995-10-06 | 1997-07-29 | California Micro Devices Corporation | Integrated resistor networks having reduced cross talk |
| US5706163A (en) * | 1995-11-28 | 1998-01-06 | California Micro Devices Corporation | ESD-protected thin film capacitor structures |
| US5760662A (en) * | 1996-02-28 | 1998-06-02 | California Micro Devices Corporation | Methods and apparatus for improving frequency response of integrated RC filters with additional ground pins |
| US5706303A (en) * | 1996-04-09 | 1998-01-06 | Lawrence; Zachary Andrew | Laser diode coupling and bias circuit and method |
| US5982793A (en) * | 1996-05-20 | 1999-11-09 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser module with internal matching circuit |
| DE19719853A1 (de) * | 1997-05-12 | 1998-11-19 | Bosch Gmbh Robert | Hochfrequenz-Halbleitermodul |
| DE19823691A1 (de) * | 1998-05-27 | 1999-12-02 | Siemens Ag | Gehäuseanordnung für Lasermodul |
| US6320706B1 (en) | 2000-02-24 | 2001-11-20 | Lightwave Electronics | Method and apparatus for positioning and fixating an optical element |
| US7151036B1 (en) * | 2002-07-29 | 2006-12-19 | Vishay-Siliconix | Precision high-frequency capacitor formed on semiconductor substrate |
| US6538300B1 (en) * | 2000-09-14 | 2003-03-25 | Vishay Intertechnology, Inc. | Precision high-frequency capacitor formed on semiconductor substrate |
| US7049759B2 (en) * | 2001-12-06 | 2006-05-23 | Linear Technology Corporation | Circuitry and methods for improving the performance of a light emitting element |
| US7061949B1 (en) * | 2002-08-16 | 2006-06-13 | Jds Uniphase Corporation | Methods, apparatus, and systems with semiconductor laser packaging for high modulation bandwidth |
| CN114792928A (zh) * | 2021-01-25 | 2022-07-26 | 华为技术有限公司 | 激光器载体及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172787A (ja) * | 1983-03-22 | 1984-09-29 | Sharp Corp | 半導体レ−ザのサブマウント装置 |
| JPS6154674A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 超高周波集積回路装置 |
| JPS63501187A (ja) * | 1985-10-28 | 1988-04-28 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体レ−ザのストリップラインマウント |
| JPS63104453A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS63110001U (ja) * | 1987-01-08 | 1988-07-15 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3757259A (en) * | 1972-04-28 | 1973-09-04 | Us Army | Novel mounting technique for glass package diodes |
| JPS5137548A (en) * | 1974-09-26 | 1976-03-29 | Daiichi Denshi Kogyo | Dojikugatainpiidansuhenkanpatsudoyokaadoatsuteneeta narabini dojikugatainpiidansuhenkanpatsudo |
| GB1487010A (en) * | 1975-04-01 | 1977-09-28 | Standard Telephones Cables Ltd | Laser stud mounts |
| US4301429A (en) * | 1979-06-07 | 1981-11-17 | Raytheon Company | Microwave diode with high resistance layer |
| US4379273A (en) * | 1981-06-25 | 1983-04-05 | Mcdonnell Douglas Corporation | Pulse transformer laser diode package |
| JPS594175A (ja) * | 1982-06-30 | 1984-01-10 | Fujitsu Ltd | 電界効果半導体装置 |
| US4485361A (en) * | 1982-12-23 | 1984-11-27 | The United States Of America As Represented By The Secretary Of The Air Force | Pulse transformer package for impedance matching a laser diode to a transmission line |
-
1988
- 1988-12-21 US US07/287,778 patent/US4937660A/en not_active Expired - Lifetime
-
1989
- 1989-12-11 EP EP89312877A patent/EP0375231B1/en not_active Expired - Lifetime
- 1989-12-11 DE DE68918824T patent/DE68918824T2/de not_active Expired - Fee Related
- 1989-12-11 ES ES89312877T patent/ES2060793T3/es not_active Expired - Lifetime
- 1989-12-18 CA CA002005788A patent/CA2005788C/en not_active Expired - Fee Related
- 1989-12-21 JP JP1329792A patent/JPH07114304B2/ja not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59172787A (ja) * | 1983-03-22 | 1984-09-29 | Sharp Corp | 半導体レ−ザのサブマウント装置 |
| JPS6154674A (ja) * | 1984-08-25 | 1986-03-18 | Fujitsu Ltd | 超高周波集積回路装置 |
| JPS63501187A (ja) * | 1985-10-28 | 1988-04-28 | アメリカン テレフオン アンド テレグラフ カムパニ− | 半導体レ−ザのストリップラインマウント |
| JPS63104453A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS63110001U (ja) * | 1987-01-08 | 1988-07-15 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006041234A (ja) * | 2004-07-28 | 2006-02-09 | Mitsubishi Electric Corp | 光送信モジュールおよび光受信モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0375231A3 (en) | 1990-12-27 |
| CA2005788A1 (en) | 1990-06-21 |
| DE68918824D1 (de) | 1994-11-17 |
| ES2060793T3 (es) | 1994-12-01 |
| DE68918824T2 (de) | 1995-03-02 |
| US4937660A (en) | 1990-06-26 |
| EP0375231A2 (en) | 1990-06-27 |
| JPH07114304B2 (ja) | 1995-12-06 |
| EP0375231B1 (en) | 1994-10-12 |
| CA2005788C (en) | 1993-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5024966A (en) | Method of forming a silicon-based semiconductor optical device mount | |
| JPH02220491A (ja) | 半導体光学デバイスのためのシリコンベース搭載構造 | |
| US4802178A (en) | High speed fiberoptic laser module | |
| US5138436A (en) | Interconnect package having means for waveguide transmission of rf signals | |
| KR930002811B1 (ko) | 동시 접합 작업에 적합한 집적회로 리드 프레임 | |
| US5583468A (en) | High frequency transition from a microstrip transmission line to an MMIC coplanar waveguide | |
| US5451818A (en) | Millimeter wave ceramic package | |
| JPH0645850A (ja) | 固体マイクロ波パワー増幅器モジュール | |
| KR20040060919A (ko) | 관통 바이어형 수직 상호접속부, 관통 바이어형 히트 싱크및 관련 제작 방법 | |
| JPH0519986B2 (ja) | ||
| JP2000012948A (ja) | 高周波レ―ザモジュ―ル、光電子素子および高周波レ―ザモジュ―ルの製造方法 | |
| JPH01132151A (ja) | 集積回路を相互接続するためのモジユ−ル | |
| CN109449754B (zh) | 一种垂直腔面发射激光器及其制作方法 | |
| WO2017000130A1 (zh) | 四通道集成可调谐阵列激光器芯片的封装结构 | |
| JP2004356233A (ja) | 半導体レーザモジュールおよび半導体レーザ装置 | |
| TW201030933A (en) | High power semiconductor device for wireless applications and method of forming a high power semiconductor device | |
| JPH0685510A (ja) | マルチチップモジュール | |
| US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
| JP2020500430A (ja) | マルチビーム光電子アレイ用の整合性ドライブデバイス | |
| JPH09172221A (ja) | 光半導体素子の実装構造 | |
| JP2002374028A (ja) | 配線基板 | |
| JPH04113648A (ja) | 半導体装置及びその評価方法 | |
| US5148124A (en) | Monolithic microwave integrated circuit noise generator and variable resistance device | |
| JP3434473B2 (ja) | 光モジュール用シリコンプラットフォーム | |
| JP2003078196A (ja) | 光モジュール |