JPH02211097A - ステップモータの制御回路 - Google Patents
ステップモータの制御回路Info
- Publication number
- JPH02211097A JPH02211097A JP2901289A JP2901289A JPH02211097A JP H02211097 A JPH02211097 A JP H02211097A JP 2901289 A JP2901289 A JP 2901289A JP 2901289 A JP2901289 A JP 2901289A JP H02211097 A JPH02211097 A JP H02211097A
- Authority
- JP
- Japan
- Prior art keywords
- register
- outputs
- timer counter
- cpu
- step motor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001133 acceleration Effects 0.000 abstract description 2
- 230000010363 phase shift Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はステップモータの制御回路に関し、特にプリン
タの印字ヘッドを移動させるステップモータの制御回路
に関する。
タの印字ヘッドを移動させるステップモータの制御回路
に関する。
従来のステップモータの制御回路は、ステップモータ電
源に入力する相切換信号と速度(PWM)制御信号とを
出力するそれぞれのタイマカウンタに与えるデータをC
PU内部で生成している。
源に入力する相切換信号と速度(PWM)制御信号とを
出力するそれぞれのタイマカウンタに与えるデータをC
PU内部で生成している。
上述した従来のステップモータの制御回路は、ステップ
モータの相データの出力及びPWM制御信号を、CPU
自身で、モータの動作と同期した制御を行っているので
、モータの駆動速度が速くなれば、CPUの処理負荷が
増大するという欠点がある。
モータの相データの出力及びPWM制御信号を、CPU
自身で、モータの動作と同期した制御を行っているので
、モータの駆動速度が速くなれば、CPUの処理負荷が
増大するという欠点がある。
本発明のステップモータの制御回路は、第1のカウント
データに従って外部からのクロックパルスを計数し生成
した相切換信号を出力する第1のタイマカウンタと、第
2のカウントデータに従つて外部からの制御クロックと
前記クロックパルスとによって生成した速度制御信号を
出力する第2のタイマカウンタと、前記第1と第2のカ
ウントデータを記憶する第1と第2のレジスタと、空き
ができた前記第1と第2のレジスタに相切換と速度制御
の設定データを書込み読み出すレジスタ制御回路とを有
している。
データに従って外部からのクロックパルスを計数し生成
した相切換信号を出力する第1のタイマカウンタと、第
2のカウントデータに従つて外部からの制御クロックと
前記クロックパルスとによって生成した速度制御信号を
出力する第2のタイマカウンタと、前記第1と第2のカ
ウントデータを記憶する第1と第2のレジスタと、空き
ができた前記第1と第2のレジスタに相切換と速度制御
の設定データを書込み読み出すレジスタ制御回路とを有
している。
次に、本発明について図面を参照して説明する。第1図
は本発明の一実施例のブロック図である。
は本発明の一実施例のブロック図である。
本実施例は、FIFOの第1のレジスタ1から読み出さ
れた第1のデータに従って外部から入力のクロックパル
ス10を計数し生成した相切換信号を出力する第1のタ
イマカウンタ2と、FIFOの第2のレジスタ3から読
み出された第2のカウントデータに従って外部から入力
のPWM制御クロック12とクロックパルス10とによ
ってモータを駆動させる信号のP W M $制御信号
を出力する第2のタイマカウンタ4と、レジスタに空き
ができなときレディ信号14によって出力される制御C
PU6からの設定データを第1と第2のレジスタ1.3
に書き込み又は読み出すアドレスを選択するレジスタ制
御回路5とを有して構成する。
れた第1のデータに従って外部から入力のクロックパル
ス10を計数し生成した相切換信号を出力する第1のタ
イマカウンタ2と、FIFOの第2のレジスタ3から読
み出された第2のカウントデータに従って外部から入力
のPWM制御クロック12とクロックパルス10とによ
ってモータを駆動させる信号のP W M $制御信号
を出力する第2のタイマカウンタ4と、レジスタに空き
ができなときレディ信号14によって出力される制御C
PU6からの設定データを第1と第2のレジスタ1.3
に書き込み又は読み出すアドレスを選択するレジスタ制
御回路5とを有して構成する。
以上説明したように本発明は、ステップモータの加減速
中において、モーターが1ステツプする間に次のステッ
プをさせる設定データをレディ信号によってCPUから
レジスタに転送することによって、制御用CPUの処理
負荷を軽減できるという効果がある。
中において、モーターが1ステツプする間に次のステッ
プをさせる設定データをレディ信号によってCPUから
レジスタに転送することによって、制御用CPUの処理
負荷を軽減できるという効果がある。
第1図は、本発明の一実施例のブロック図である。
1.3・・・第1と第2のレジスタ、2.4・・・第1
と第2のタイマカウンタ、5・・・レジスタ制御回路、
6・・・制御CPU。
と第2のタイマカウンタ、5・・・レジスタ制御回路、
6・・・制御CPU。
Claims (1)
- 第1のカウントデータに従つて外部からのクロックパ
ルスを計数し生成した相切換信号を出力する第1のタイ
マカウンタと、第2のカウントデータに従って外部から
の制御クロックと前記クロックパルスとによって生成し
た速度制御信号を出力する第2のタイマカウンタと、前
記第1と第2のカウントデータを記憶する第1と第2の
レジスタと、空きができた前記第1と第2のレジスタに
相切換と速度制御の設定データを書込み読み出すレジス
タ制御回路とを有することを特徴とするステップモータ
の制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2901289A JPH02211097A (ja) | 1989-02-07 | 1989-02-07 | ステップモータの制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2901289A JPH02211097A (ja) | 1989-02-07 | 1989-02-07 | ステップモータの制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02211097A true JPH02211097A (ja) | 1990-08-22 |
Family
ID=12264496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2901289A Pending JPH02211097A (ja) | 1989-02-07 | 1989-02-07 | ステップモータの制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02211097A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252797A (ja) * | 1992-03-04 | 1993-09-28 | Sharp Corp | ステッピングモータ制御装置 |
KR100653659B1 (ko) * | 2003-09-30 | 2006-12-05 | 가부시끼가이샤 도시바 | 정전 작동기, 정전 작동기 구동 방법, 전기 기계 변환기,파형 출력 장치, 및 전기 소자 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55109194A (en) * | 1979-02-14 | 1980-08-22 | Nippon Telegr & Teleph Corp <Ntt> | System for driving pulse motor |
JPS55109195A (en) * | 1979-02-14 | 1980-08-22 | Nec Corp | Pulse motor drive control system |
JPS5879499A (ja) * | 1981-10-30 | 1983-05-13 | Sharp Corp | パルスモ−タの駆動方法 |
JPS6033604A (ja) * | 1983-08-04 | 1985-02-21 | Nec Corp | 出力制御装置 |
JPS6248296A (ja) * | 1985-08-27 | 1987-03-02 | Matsushita Electric Works Ltd | ステツプモ−タ用ドライブ回路 |
-
1989
- 1989-02-07 JP JP2901289A patent/JPH02211097A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55109194A (en) * | 1979-02-14 | 1980-08-22 | Nippon Telegr & Teleph Corp <Ntt> | System for driving pulse motor |
JPS55109195A (en) * | 1979-02-14 | 1980-08-22 | Nec Corp | Pulse motor drive control system |
JPS5879499A (ja) * | 1981-10-30 | 1983-05-13 | Sharp Corp | パルスモ−タの駆動方法 |
JPS6033604A (ja) * | 1983-08-04 | 1985-02-21 | Nec Corp | 出力制御装置 |
JPS6248296A (ja) * | 1985-08-27 | 1987-03-02 | Matsushita Electric Works Ltd | ステツプモ−タ用ドライブ回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05252797A (ja) * | 1992-03-04 | 1993-09-28 | Sharp Corp | ステッピングモータ制御装置 |
KR100653659B1 (ko) * | 2003-09-30 | 2006-12-05 | 가부시끼가이샤 도시바 | 정전 작동기, 정전 작동기 구동 방법, 전기 기계 변환기,파형 출력 장치, 및 전기 소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6243744A (ja) | マイクロコンピユ−タ | |
JPH02211097A (ja) | ステップモータの制御回路 | |
JPH0479011B2 (ja) | ||
JPH0222748A (ja) | 不揮発生メモリ制御回路 | |
JPH0198017A (ja) | プリンタ制御装置 | |
JPS62170057A (ja) | 磁気テ−プの走行制御回路 | |
JPH0457589A (ja) | 時分割スイッチメモリ書込装置 | |
JPH0442090A (ja) | 電子時計 | |
JP2625573B2 (ja) | ダイレクトメモリアクセス制御装置 | |
JP2956077B2 (ja) | 制御記憶回路 | |
JPH0637470Y2 (ja) | グラフィックス制御装置 | |
JPH05146196A (ja) | ステツピングモータ駆動回路 | |
JPH01287767A (ja) | Ramの制御回路 | |
JP3450667B2 (ja) | データプロセッサ | |
JPH04287421A (ja) | A/d若しくはd/a変換器の起動回路 | |
JPH0522363A (ja) | データ受信回路 | |
JPH05101016A (ja) | キヤツシユスヌーピング制御装置 | |
JP2000076079A (ja) | マイクロコンピュータ | |
JPH0991193A (ja) | メモリ制御装置 | |
JPH1173167A (ja) | 表示制御装置 | |
JPS5850368B2 (ja) | リレ−出力装置 | |
JPH01100588A (ja) | 画面表示装置 | |
JPH04138264A (ja) | プリンタヘッド | |
JPS62208493A (ja) | Fifo書込み制御回路 | |
JPH01113875A (ja) | 画像入力装置 |