JPH02205094A - マイクロ波用薄膜回路基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、薄膜回路基板に関し、特にマイクロ波回路用
の薄膜回路基板に間する。

［従来の技術］ 従来、マイクロ波回路用基板は、製造方法が簡単なため
に、マイクロ波回路用基板に用いられる代表的な導波路
であるマイクロストリップ線路とコブレイナ線路の構造
を用いる。それらの構造は、各々第１図ａ、ｂに示す断
面をとるものである。そして、このようなマイクロ波用
導波路のものは、フォトリソグラフィの技術を用いて製
作するものである。

然し乍ら、マイクロストリップ線路を用いたものでは、
ストリップ線路幅が基板の厚みｔに依存し、基板厚みｔ
が増すに従ってストリップ線路幅も大きくする必要があ
ることにより、小型化即ち回路の高密度化をしようとす
る場合、基板厚みを薄くする必要があるものであった。

また、マイクロストリップ線路は、高い密度になり、隣
接する信号ライン同士が近接した場合、そのライン同土
間のクロストークの問題が生じ、高密度化を妨げていた
。また、第１図すに示すコブレイナ線路についても、同
様である。

そこで、最近両者の特長を生かしたグランデッドコブレ
イナ線路構造によるマイク［１波回路基板が開発されつ
つある。第２図は、このグランデッ一 ドコプレイナ線路構造の断面図である。然し乍ら、この
グランデッドコブレイナ線路を形成する場合には、基板
両面にあるグランド層を確実に零電位で、等電位にする
必要があり、そのため、できるだけ信号ライン近傍で両
者の電気的導通を取る必要があるが、それを可能にする
ことが困難であるという問題があった。

［発明が解決しようとする問題点］ 本発明は、以上述べた従来のマイクロ波用薄膜回路基板
の問題を解決し、小型化高密度にできる回路グランド層
を有するマイクロ波薄膜回路基板を提供することを目的
にする。

［発明の構成］ ［問題点を解決するための手段］ 本発明の要旨とするものは、スルーホールを有する誘電
体セラミックス薄板を用い、その片面に導体薄膜層には
各々信号ラインとグランド導体層を配置形成し、他の面
にグランド導体層を配置形成し、該スルーホールの内側
面に導体薄膜を形成することにより、該薄板の両面に形
成したグランド導体層の間に電気的導通を取る構造を特
徴とするマイクロ波用薄膜回路基板である。そして、そ
のスルーホールの直径は、１００μｍ以下であり、該セ
ラミックス薄基板の厚きは、３０〜１００μｍであるも
のが好適である。また、そのセラミックス薄板基板の片
面の全面にグランド導体層を形成した構成が好適である
。そして、スルーホールは、該信号ライン層端から大き
くともＩｎｎ離れおり、該信号ライン層に沿って最大５
ｍｌの間隔で該グランド薄膜層パターン内に配置されて
いることが好適である。また、その薄板の両面に形成さ
れる導体層は、最上面が厚み３μｍ以上のＡｕ層であり
、Ａｕ／Ｐｄ／Ｔｉ、Ａｕ／Ｐｄ／ＴｉＣｒ、　Ａ　ｕ
／Ｎ　ｉ−Ｃｒ／Ｔａ−Ｎ、　Ａｕ層　Ｐｄ　／　Ｔ　
ａ　−Ｎの３層構造からなる群より選択される３層構造
を有するものが好適である。

［作用］ 本発明によると、マイクロ波回路用の回路基板において
、その基板の両面に導体層を形成し、その両面に形成さ
れた導体層の間に、所定グランド層の導体パターンの間
が導通するように、スルーホールを形成し、その中に導
体を形成した構造を有し、その両面に形成きれたグラン
ド層が等電位にした構造のものである。

即ち、スルーホールを有する誘電体セラミックス薄板を
用い、その片面には、各々信号ラインとグランド導体層
を所定パターンに従って配置した導体薄膜層を形成し、
グランテッドコプレイナ線路の構成をとり、且つ、その
誘電体薄板の反対面には、更に、グランド導体層を配置
形成し、その両面に形成されたグランド層の間を、スル
ーホールの内側面に導体薄膜を形成することにより、導
通させて、同電位にしたマイクロ波用回路基板を提供す
る。

本発明の薄膜回路基板の構造の１つによると、厚み３０
〜１００μｍの誘電体セラミックス薄板を用い、ｃｏ、
レーザを用いて直径１００μｍ以下のスルーホールを形
成する。その誘電体薄板厚さは、製造技術−ヒにおいて
、最小厚さ３０ｕｍのものができ、薄膜回路基板を高い
密度に製作するためには、最大１００μｍの厚きのもの
が好適である。そして、スルーホール径は、レーザ技術
上又はマイクロ波用回路基板の実際において、１００μ
ｍ以下のものが実用上好適である。

そのスルーホールの内側面に、導電性薄膜を形成するこ
とにより、基板両面に形成された導体層間に電気的導通
を取ることができるようにする。

従って、スルーホールは、両面に形成されたグランド層
間な電位的な差がなくするためであり、正確に同電位に
するためには、できるだけ高い密度でスルーホールを形
成したものが良いが、薄板の強度、スルーホール形成の
ためのレーザ技術等において、制限があり、以下の説明
する程度の密度にスルーホールを形成させた誘電体薄板
を利用するものが好適である。

また、誘電体セラミックス薄板の基板の片面には、即ち
、信号ラインを形成した面でない面には、全面に導電性
薄膜を形成し、それをグランド層とする構造が安定した
伝送特性が得られるために、好適である。

また、形成する信号ライン用の導体層は、グランデッド
コブレイナ線路の同じ構成であり、スルーホールは、信
号ラインパターンから大きくとも１ｍの距離（間隔）内
の、例えば、０．３〜１ｍｌ程度離れた距離にあるもの
が好適である。また、スルーホールの配列は、信号ライ
ンに沿って長くとも５ｍ間隔に、或いは、３〜５ｍ１１
程度置きに配列されることが好適である。スルーホール
の間隔は、小さ４方が、全面を等電位面にすることが容
易にできるが、安定した伝送特性及び基板強度を確保す
るため、ある程度能れることが必要であり、マイクロ波
を考慮すると、上記のような間隔にすることが好適であ
る。

その導電性薄膜は、最上面が厚み３μｍ以上のＡｕ層で
あり、Ａ　ｕ　／　Ｐ　ｄ　／　Ｔ　ｉ　、　Ａ　ｕ　
／　Ｐ　ｄ　／Ｎｉ−Ｃｒ、、Ａｕ／Ｎｉ−Ｃｒ／Ｔａ
−Ｎ、Ａｕ層　Ｐ　ｄ　／　Ｔ　ａ　−Ｎのいずれかの
材質からなる３層の構造を有するものが好適である。即
ち、マイクロ波用回路であるために、表皮効果を考慮し
、また、基板と導体層の接着強度を確保するため、この
ような構造が好適である。

また、使用セラミックス薄板としては、アルミナ、チタ
ン酸バリウムＢ　ａ　Ｔ　ｉ　Ｏｓ　、チタン酸鉛Ｐｂ
Ｔｉ０．、チタン酸ストロンチウムＳｒＴｉＯ３及び酸
化チタンＴ　ｉ　Ｏ＊からなる群より選択される少なく
とも１つの誘電体化合物を主成分とする誘電体により形
成される誘電体層を用いることができる。

焼成したセラミックス薄板の上に、前記のような導電性
層を、蒸着法、吹き付は法、スパッタリング法等で形成
することができる。

例えば、本発明の構造となるように焼成セラミックス薄
板に導電性ペーストを塗布し、焼付ける方法或いはその
両面に種々の方法で形成した導電性薄膜を形成でき、エ
ツチング及びフォトリソグラフ技法等の方法で、導体層
パターンを得ることができる。

本発明に利用するセラミックス薄板の製法は、特に限定
きれるものではないが、−Ｆ記に説明したセラミックス
シートの形成方法、セラミックス板を形成し、焼成する
方法などがあり、他は特に限定きれるものではない。

発明のマイクロ波用薄膜回路基板は、マイクロ波帯を用
いる電子機器一般に使用、適用することができる。

次に、本発明のマイクロ波用薄膜回路基板構造について
、具体的な実施例により、説明するが、本発明は、その
説明により限定されるものではない。

［実施例１］ 本実施例を第３図〜第９図により説明する０図中の１は
、セラミックス薄板であり、２は、そのセラミックス薄
板内に形成されるスルーホールであり、３は、形成導体
層である。

即ち、厚み１００μｍのアルミナを主成分とするセラミ
ックス基板１に、ＣＯ，レーザを用いて、直径８０μｍ
のスルーホール２を第３図に示すように形成したものを
用いた。この際に、スル−ホール２は、形成するグラン
デッドコブレイナ線路構造の基板両面が、グランド層と
なる部分の、信号ライン層のできるだけ近傍にできるだ
け多く形成することが、望ましい。然し乍ら、実際には
、基板強度を確保する必要があることから、信号ライン
層から０．３〜１．０１１１１程度離れた位置に、信号
ライン層パターンに沿って３〜５ｍ程度間隔を置き、形
成することが好適である。また、広い面積のグランド層
がある場合には、３閣角程度に１個の割合でスルーホー
ルを形成することが好適である。

以下に示す製造方法は、エツチング法及びリフトオフ法
の２通りの方法で、行なうことができる。最初にエツチ
ング法による製造方法を説明する。

［エツチング法による作成］ 第４図の斜視図及び断面図は、第３図のセラミックス薄
板の片面表面にスパッタリング法により、Ｔｉ層を０．
３１ｍ、Ｐｄ層を０．３ａｍ及びＡｕ層を形成した後に
、更に、メツキ法によりＡｕ層を形成したものを導電層
３としたものである。尚、形成するＡｕ層は金属の表皮
効果を考え、厚み３μｍ以上であることが好適である。

以上の金属薄層の作成法は、スパッタリング或いはメツ
キ法により行なうことができるが、両者による差異は無
く、両者で形成したＡｕ膜厚の合計は、３μｍ以上のも
のが好適である。また、以上の金属スパッタリング処理
により、スルーホール内壁にも、図示のように、金属薄
膜が形成されて、従って、スルーホールの径は図示のよ
うに、見たところ小きいものになっている。

第５図の斜視図及び断面図は、第４図に示す導電性薄膜
３とスルーホール２を有する誘電体薄板１に対して、フ
ォトリソエツチング法により、所望の回路パターン、グ
ランド層５と信号ラインパターン６を形成したものを示
す。即ち、回路基板１の上にコプレイナ的にグランド層
パターン５と信号ラインパターン６を図示のように、工
・ンチング処理により形成した。スルーホール２はその
グランド層パターン５の中にあるものである。

次に、第６図の斜視図及び断面図は、第５図に示した、
表面に信号ラインパターン６とグランド層パターン５を
有する薄板回路基板１の裏面にスパッタリングにより、
導体層即ちグランド層５を形成したものを示す。これに
より、断面図に示すように、スパッタリング処理の際の
スパッタリング粒子の回り込みを利用して、スルーホー
ル２の内部に導体層３を形成する。

また、表面パターン３がスルーホール２に近接している
場合やメツキ法を用いる場合には、表面パターン３を形
成した後に、フォトレジストを用いて表面パターンの保
護層を形成した後、スパッタリングを行なうことが好適
である。

このようにして、所望の信号ラインパターンを有する薄
膜回路基板を得ることができる。

［リフトオフ法による作成法］ 第７図の斜視図及び断面図は、第３図に示したスルーホ
ール２を有する薄いセラミックス薄板基板１の表面に、
所望の導体パターンの逆パターンをフォトレジスト４を
用いて形成したものを示すものである。この際に、導体
パターンのエツジの切れを良くするために、ポジ型フォ
トレジストを用いることが望ましいものである。

次に、第７図に示すフォトレジストによる逆パターンを
有する薄板基板１の両面に対して、スパッタリング法及
びメツキ法を用いて、導体層を形成した。第８図は、そ
の斜視及び断面図である。

第９図の斜視図及び断面図は、第８図に示したセラミッ
クス基板１のレジスト層４を除去したものを示す。この
よう番こしても、所望の（即ち所定の信号ラインパター
ンを有する）マイクロ波用薄膜回路基板を製作すること
ができる。

［発明の効果］ 本発明の薄膜回路基板は、その構造により、第１に、Ｃ
Ｏ，レーザによりスルーホールを形成し、両面の導体層
の間に電気的導通を確保することにより、安定性を保持
し、小型化諮れ、高い密度にできるグランデッドコブレ
イナ線路によるマイクロ波用薄膜回路基板を提供するこ
とができること、 第２に、薄膜回路基板の製造技術として有用なものを提
供したこと、 などの技術的な効果が得られた。

【図面の簡単な説明】 第１図は、従来のマイクロ波薄膜回路基板（マイクロス
トリップ）の断面図であり、ａは、マイクロストリップ
線路型で、ｂは、コブレイナ線路型を示す。 第２図は、従来のマイクロ波薄膜回路基板のうち、グラ
ンデッドコブレイナ線路型の断面図である。 第３図は、本発明の薄膜回路基板の製造に利用するセラ
ミックス体にスルーホールを形成したものの斜視図及び
断面図である。 第４図は、第３図に示す基板の片面にスパッタリング法
等により導体層を形成したものの斜視図及び断面図であ
る。 第５図は、第４図に示した導体層を有する基板に対して
フォトリソエツチングで、回路信号ラインパターンとグ
ランド層パターンを形成したものの斜視図及び断面図で
ある。 第６図は、第５図で製作した基板に更に、その裏面にス
パッタリングでグランド導体層を形成したものの斜視図
及び断面図である。 第７図は、第３図に示すスルーホールを有する基板の表
面に、フォトレジスト層を形成したものの斜視図及び断
面図である。 第８図は、第７図に示した処理基板の両面にスパッタリ
ング又はメツキ処理で導体層を形成したものの斜視図及
び断面図である。 第９図は、第８図の処理基板からレジスト層を除去した
本発明によるマイクロ波用薄膜回路基板の斜視図及び断
面図である。 ［主要部分の符号の説明］ ｉ　、、、、、、、、セラミックス薄板２　、、、、、
、、、スルーホール ３　、、、、、、、、導体層 ４　、、、、、、、、レジスト層 ５　、、、、、、、、導体層（グランド層）６　、、、
、、、、、信号ラインパターン特許出願人　三菱鉱業セ
メント株式会社代理人　　弁理士　　倉　持　　裕 θ。 第２図 ゛則ｊ跨臥 平成１年４月１３日 特許庁長官　吉　１）文　毅　殿 １、事件の表示 平成１年特許願第２４０４７号 ２、発明の名称 マイクロ波用薄膜回路基板 ３、補正をする者 事件との関係　出願人 住所　東京都千代田区丸の内−丁目５番１号名称　三菱
鉱業セメント株式会社 代表者藤村正哉 ４、代理人 住所〒１０１東京都千代田区神田須田町１丁目２番地日
邦・四国ビル３Ｆ 平成１年５月９日 特許庁長官　吉　１）文　毅　殿 １、事件の表示 平成１年特許願第２４０４７号 ２、発明の名称 マイクロ波用薄膜回路基板 ３、補正をする者 事件との関係　出願人 住所　東京都千代田区丸の内−丁目５番１号名称　三菱
鉱業セメント株式会社 代表者藤村正哉 ４、代理人 住所〒１０１東京都千代田区神田須田町１丁目２番地日
邦・四国ピル３Ｆ ５、補正命令の日付 平成１年３月３１日（起案臼つ ６、補正の対象 明細書の［発明の詳細な説明］の欄 ７、補正の内容 （１）明細書の第３頁第１６〜１７行目の［コプレイナ
線路についても、同様である。］を［コプレイナ線路は
、電磁界の一部が基板以外の部分、主に空気中を伝搬す
るため、周囲環境の影響を受は易く、安定性に欠けるも
のであった。］に訂正する。 （２）同上第９頁第１３〜１５行目の［本発明の構造と
なるように焼成セラミックス薄板に導電性ペーストを塗
布し、焼付ける方法或いはその　コを［焼成セラミック
ス薄板の］に訂正する。 ６、補正の対象 （１）明細書の［図面の簡単な説−］の欄（２）図面 ７、補正の内容 （１）明細書の第１５頁第１３行目の［第３図は、］を
［第３図及び第３図（Ａ）は、］に訂正する。 （２）同上第１６頁第７行目の［第３図コを［第３図（
Ａ）］に訂正する。 （３）図面を添付麿戸の電りに訂正゛する。 １１□ ８、添付書類の目録 訂正した第３図（第３図が２つあり、一方を第３図（Ａ
）とする、） ＊尚、添付図面に記載の第７図、第８図及び第９図につ
いては何ら変更はない。

Claims (5)

【特許請求の範囲】
1. （１）スルーホールを有する誘電体セラミックス薄板を
   用い、その片面に導体薄膜層には各々信号ラインとグラ
   ンド導体層を配置形成し、他の面にグランド導体層を配
   置形成し、該スルーホールの内側面に導体薄膜を形成す
   ることにより、該薄板の両面に形成したグランド導体層
   の間に電気的導通を取る構造を特徴とするマイクロ波用
   薄膜回路基板。
2. （２）該スルーホールの直径は、１００μｍ以下であり
   、該セラミックス薄基板の厚さは、３０〜１００μｍで
   あることを特徴とする請求項第１項の記載の薄膜回路基
   板。
3. （３）該セラミックス薄板基板の片面の全面にグランド
   導体層を形成したことを特徴とする請求項第１項の記載
   の薄膜回路基板。
4. （４）該スルーホールは、該信号ライン層端から大きく
   とも１ｍｍ離れおり、該信号ライン層に沿って最大５ｍ
   ｍの間隔で該グランド導体層パターン内に配置されてい
   ることを特徴とする請求項第１項の記載の薄膜回路基板
   。
5. （５）前記誘電体薄板の両面に形成される導体層は、最
   上面が厚み３μｍ以上のＡｕ層であり、Ａｕ／Ｐｄ／Ｔ
   ｉ、Ａｕ／Ｐｄ／Ｎｉ−Ｃｒ、Ａｕ／Ｎｉ−Ｃｒ／Ｔａ
   −Ｎ、Ａｕ／Ｐｄ／Ｔａ−Ｎの３層構造からなる群より
   選択される３層構造を有することを特徴とする請求項第
   １項の記載の薄膜回路基板。