JPH02203602A

JPH02203602A - 集中定数型アイソレータ

Info

Publication number: JPH02203602A
Application number: JP2465989A
Authority: JP
Inventors: Noriaki Naito; 内藤　憲明
Original assignee: Nippon Ferrite Ltd
Current assignee: Proterial Ltd
Priority date: 1989-02-01
Filing date: 1989-02-01
Publication date: 1990-08-13
Anticipated expiration: 2009-04-06
Also published as: JPH0626281B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、ＶＨＦ、ＵＨＦ、ＳＨＦ帯などにおいて用い
られる集中定数型アイソレータに関するものである。

（従来の技術）従来の集中定数型アイソレータの側面図を第５図に、平
面図を第６図に、中心導体の平面図を第７図に示す、こ
の従来例は、第７図に示すように円板状のシールド板２
０１より放射状に３本の中心導体２０２が突出し、更に
その先に端子２０３が形成されている一体物を用い、そ
のシールド板２０１上にフェライトコア２０４を配置し
、中心導体２０２の１つを折り曲げ、その上に絶縁シー
ト２０５を配置し、更に次の中心導体２０２の１つを折
り曲げ、その上に絶縁シート２０５を配置し、残りの中
心導体２０２を折り曲げて中心導体部を構成し、この中
心導体部をセラミック基板２０６に形成されたフェライ
トコア収納孔２１２に収納している。このセラミック基
板２０６の一面には、静電容量を構成するための厚膜導
体２０７が形成され、又１つの厚膜導体２０７には、厚
膜抵抗２０９が接続され、その厚膜抵抗２０９はアース
電極２１０と接続されており、そのアース電極２１０は
スルーホール２１３によって、そのセラミック基板２０
６の裏面に形成されている厚膜導体２０８と導通してい
る。このセラミック基板２０６をアース台２１１上に配
置し、各中心導体２０２の端子２０３をセラミック基板
２０６の静電容量構成用の厚膜導体２０７に接続し、そ
の端子２０３がセラミック基板２０６外まで突出し。

入出力端子となっている。このフェライトコア２０４に
直流磁界を印加する永久磁石を配置して、集中定数型ア
イソレータとしている。

（発明が解決しようとする課題）従来の集中定数型アイソレータは、他の電子部品に比較
して大型であるため、小型化の要求が強い、従来の集中
定数型アイソレータを小型化するためには、セラミック
基板の厚みを薄くする方法がある。しかし、現状でもか
なり小型化の努力がなされており、あまり薄くすると取
扱い上で破損しやすく、特にフェライトコア収納孔より
破損するとか、又放熱面積が減少するといった問題があ
った・本発明は、上記の事を鑑みて、セラミック基板の強度を
補強し、放熱面積を改善した小型の集中定数型アイソレ
ータを提供することを目的とするものである。

（課題を解決するための手段）本発明は、フェライトコアの収納孔を有する１層以上の
セラミック基板に１枚のフェライトコアを収納し、フェ
ライトコアの収納孔のない１層のセラミック基板上に積
層するものである。

（実施例）本発明に係る一実施例の斜視図を第１図に、断面図を第
２図に示す、また、この一実施例の２つのセラミック基
板を積層した斜視図を第３図に、又フェライトコアの収
納孔のないセラミック基板の斜視図を第４図に示す、こ
の実施例について説明する。この実施例は、２つのセラ
ミック基板を用いており、１つのセラミック基板１０１
は、第４図に示すように、−面にシールド板の役目をす
る円形の厚膜導体１０２と静電容量を構成するための厚
膜導体１０３，１０４及びダミー抵抗のアース用厚膜導
体１０５が形成され、その裏面には。

はぼ−面に厚膜導体１０６が形成されている。この裏面
の厚膜導体１０６と一面の厚膜導体１０２゜１０３．１
０５とはスルーホール１０９にて導通している。もう１
つのセラミック基板１０７は、第３図に１つのセラミッ
ク基板１０１上に積層した斜視図を示すように、フェラ
イトコアの収納孔１０８が形成されており、−面に静電
容量を構成するための厚膜導体１１０，１１１が形成さ
れ、中心導体のアースをとる厚膜導体１１４．ダミー抵
抗のアース用の厚膜導体１１３が形成され、１つの厚膜
導体１１０とダミー抵抗のアース用の厚膜導体１１３と
の間に厚膜抵抗（Ｒｕｂ、）１１２が形成されている。

このセラミック基板１０７と上記のセラミック基板１０
１とを積層したとき、セラミック基板１０７の一面の厚
膜導体とセラミック基板１０１の一面の厚膜導体との間
で、厚膜導体１１１を厚膜導体１０４、厚膜導体１１３
と厚膜導体１０５はスルーホール１０９にて導通するよ
うに構成され、更にセラミック基板１０７の厚膜導体１
１４は、セラミック基板１０１のシールド板の役目をす
る円形の厚膜導体１０２より突出している突出部１１５
とスルーホール１０９にて導通するように構成されてい
る。この２つのセラミック基板の積層を圧延鋼からなる
アース台１１６上に配置し、フェライトコアの収納孔１
０８にフェライトコア１１７を収納し、１つの中心導体
１１８の一端を厚膜導体１１４に接続し、他端をフェラ
イトコア１１７をはさんで対向する厚膜電極１１０，１
１１に接続し、その中心導体１１８上に絶縁シート１２
０を配置し、次にもう１つの中心導体１１８を配置し、
一端を厚膜導体１１４に、他端をフェライトコア１１７
をはさんで対向する厚膜導体１１０，１１１に接続し、
更にその上に絶縁シート１２０を配置し、次に残りの中
心導体１１８を配置し、一端を厚膜導体１１４に、他端
をフェライトコア１１７をはさんで対向する厚膜導体１
１０，１１１に接続する。この中心導体１１８のうち、
２つの中心導体１１８の端部が突出して端子１１９を構
成している。そして、フェライトコア１１７に直流磁界
を印加する永久磁石を配置して、集中定数型アイソレー
タを得た。

この実施例において、セラミック基板としては。

アルミナ、Ｂａ−Ｔｉ−８ｍ系、Ｂ　ａ　−Ｔ　ｉ　−
Ｎｄ系のセラミックを用いれば良く、厚膜導体としては
、Ａｇ−Ｐｄ系、Ａｇ、Ｃｕ等を用いれば良い。

この実施例により、フェライトコア収納孔を有するセラ
ミック基板を、フェライトコア収納孔のないセラミック
基板と積層することにより、強度の補強を行うことがで
きるものである。また、基板面積も増し、放熱面積を広
げることができる。

また、上記実施例は、従来の中心導体のように、折り曲
げる作業が必要ないため、組立作業も簡単である。

また、上記実施例では、フェライトコアの収納孔を有す
るセラミック基板は１層であったが、２層で構成しても
良い。

（発明の効果）本発明により、セラミック基板の強度を確保し、放熱面
積も確保しながら集中定数型アイソレータの小型化がで
きるものであり、又組立作業も簡便化したものである。

【図面の簡単な説明】

第１図は、本発明に係る一実施例の斜視図であり、第２
図は、本発明に係る一実施例の断面図であり、第３図は
、セラミック基板の積層体の斜視図であり、第４図は、
フェライトコアの収納孔のないセラミック基板の斜視図
であり、第５図は、従来例の断面図であり、第６図は、
従来例の平面図であり、第７図は、従来例の中心導体の
平面図である。１０１．１０７・・・セラミック基板、１０２，１０３
．１０４，１０５，１０６，１１０，１１１゜１１３．
１１４・・・厚膜導体、１０８・・・フェライトコアの
収納孔、１０９・・・スルーホール、１１２・・・厚膜
抵抗、１１６・・・アース台、１１７・・・フェライト
コア、１１８・・・中心導体、１１９・・・端子、１２
０・・・絶縁シート。第５図第６図第７図手続判Ｕ正書（自発）補正の内容１、明細書の「特許請求の範囲」を以下のとおりに補正
する。１、事件の表示平成　１年特２、発明の名称３、補正をする者事件との関係許願第集中定数型アイソレータ

Claims

【特許請求の範囲】

　フェライトコアの収納孔を有する１層以上のセラミッ
ク基板に１枚のフェライトコアを収納し、フェライトコ
アの収納孔のない１層のセラミック基板上に積層したこ
とを特徴とする集中定数型アイソレータ。