JPS6221046Y2 - - Google Patents

Info

Publication number
JPS6221046Y2
JPS6221046Y2 JP1980074699U JP7469980U JPS6221046Y2 JP S6221046 Y2 JPS6221046 Y2 JP S6221046Y2 JP 1980074699 U JP1980074699 U JP 1980074699U JP 7469980 U JP7469980 U JP 7469980U JP S6221046 Y2 JPS6221046 Y2 JP S6221046Y2
Authority
JP
Japan
Prior art keywords
ferrimagnetic
circuit
isolator
openings
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1980074699U
Other languages
English (en)
Other versions
JPS56176501U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1980074699U priority Critical patent/JPS6221046Y2/ja
Publication of JPS56176501U publication Critical patent/JPS56176501U/ja
Application granted granted Critical
Publication of JPS6221046Y2 publication Critical patent/JPS6221046Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

【考案の詳細な説明】 本考案は超高周波帯のアイソレータに関し、と
くに磁気共鳴型小型アイソレータに係る。
超高周波帯、とくにUHF帯における通信装置
あるいは放送装置を構成するにはシステムあるい
は個別回路相互間の接続部での不要反射の影響を
避けるために小型のアイソレータが不可欠であ
る。このような小型アイソレータとして、本願と
同一出願は第1図に等価回路で示したような磁気
共鳴型アイソレータを既に提案している。
第1図において、接地導体1、フエリ磁性体円
板2、接合電極3からなる接合部の4個の接合電
極開口のうち、相対する一対の開口には回転磁界
励振用の正および負のリアクタンス回路すなわち
インダクタ4およびキヤパシタ5が接続され、残
りの一対の開口には直列インダクタ6,6′およ
び並列キヤパシタ7,7′からなるインピーダン
ス変換整合回路が接続されてその両端8,8′が
入力端子となり、上記フエリ磁性体円板2に面に
垂直な磁気共鳴磁界Hが印加されることにより少
型で簡単な構造のアイソレータが構成された。
ここで通常接合電極3はフエリ磁性体円板と同
じ寸法の円形をなし、4個の開口は互いに90度の
角度間隔をなしていた。また対称性から入出力イ
ンピーダンス変換回路のインダクタ6および6′
キヤパシタ7および7′は等しいのが通常であ
る。
前記既提案構造で飽和磁化約500ガウス、直径
8mm、厚み1mmのフエリ磁性体円板、直径8mm、
厚み50μmの接合電極、厚み0.635mmの誘電体基
板を用いた場合の950MHzを帯アイソレータを試
作したところ、第2図点線Aのような電気的特性
しか得られなかつた。すなわち第2図において、
950MHzを中心周波数として充分な逆方向損失特
性は得られているが、その順方向損失は、中心周
波数近傍から序々に増大し始め、傾斜を有してい
る。すなわち逆方向損失の中心周波数の順方向損
失の中心周波数がずれているため信用できる動作
帯域は大幅に制限される。このような特性はフエ
リ磁性体の寸法すなわち直径あるいはそれに対す
る厚みを変化させても、またフエリ磁性体の飽和
磁化、周辺回路のLC値を変化させても多かれ少
なかれ現出する。したがつて実用上大きな問題で
あることが明らかになつた。
本考案は上記実用上の問題点を解決するため多
くの実験的検討を行つて得られたものであり、簡
単な構造的改良により上記問題点を解決し、この
種のアイソレータを実用的に非常に有用とするこ
とを目的とする。
本考案によれば、接地面上に、面に垂直な方向
の磁気共鳴磁界により磁化されたフエリ磁性体円
板と、さらにその上面に上記接地面に平行な面を
有しかつ一辺が上記フエリ磁性体円板の直径より
大きな矩形をなし、その四隅を4個の開口とする
接合電極を配置し、上記開口の相対する2開口に
は正および負のリアクタンス回路を負荷するとと
もに別の相対する2開口にはインピーダンス変換
整合回路を接続して入出力口としたことを特徴と
するアイソレータが得られる。
以下本考案について図面を用いて説明する。
第3図は本考案の一実施例を示す図で、aおよ
びbはそれぞれ磁気回路上蓋部、本体部の斜視図
であり、cはこれらを組立てた後の線AA′に関す
る断面図である。
図において、磁性金属からなる接地板10上に
中央の孔にフエリ磁性体円板20を挿入し表面に
回路パターンを形成した誘電体基板12が固着配
置され、上記フエリ磁性体円板20を覆つた接合
電極30が回転磁励振用の終端を短絡導体41で
接地したインダクタ40およびキヤパシタ50、
入出力インピーダンス変換整合回路用インダクタ
60およびキヤパシタ70からなる回路パターン
に接続され、入出力端子80をキヤパシタ70に
接続しこれら全体に磁気共鳴磁界印加用永久磁石
25を取り付けた磁気回路上蓋26を被せ止め孔
200を用いて止めねじ孔100にねじ固定する
ことにより小型アイソレータが得られる。
磁性金属接地板10としては金、ニツケル、銅
等のめつきを行つた軟鉄、純鉄、コバー等電気
的、熱的な良導体で接地導体を構成するととも
に、磁気回路を兼用できるものが使用される。誘
電体基板12としては通常アルミナ、TiO2
BaO系高誘電率セラミツクが用いられるが、この
外にプリント板、石英板等マイクロ波誘電体基板
が一般に使用できる。この実施例では並列キヤパ
シタ50および70は上記誘電体基板12そのも
のを誘電体としたキヤパシタであり、キヤパシタ
は誘電体基板12に導体パターンを形成すること
により簡単に高精度のキヤパシタとなる。しかし
必要に応じ外付けキヤパシタを用いても良い。こ
のため通常誘電体基板12裏面にはあらかじめ導
体膜を形成しておき、これを前記接地板にはんだ
付け等により固着するのが普通である。これらの
キヤパシタ電極およびインダクタ40,60はす
べて通常のマイクロ波集積回路の製作方法により
簡単に高精度にしかも量産性良く形成される。フ
エリ磁性体円板20にはCa−V系あるいはY−
I系ガーネツトが用いられる。この両面にも導体
膜をあらかじめ形成しておき接地板10あるいは
接合電極30とはんだ付け固着をしてもよい。よ
り簡単には通常の接着剤による固着が用いられ
る。
本考案の、接合電極30は従来の場合と異り、
フエリ磁性体円板20の直径より一辺の長さが長
い正方形をなし、その4隅が開口となつて周辺の
回路素子に接続されている。これにより従来問題
であつた挿入損失の周波数特性が無くなり、低損
失で平坦な特性が得られる。すなわち前記従来の
実験例と同一構造の場合、接合電極30を一辺9
mmの正方形としたときの特性は第2図実線Bのよ
うになる。
これにより逆方向損失はほとんど従来と同じま
まで逆方向損失と順方向損失の中心周波数は一致
し、これを中心とした広い帯域で使用することが
でき、実用的に有用な小型で良好な特性のアイソ
レータが得られる。
このような接合電極をさらに大きな正方形とし
てもほぼ同等な称性が得られるが、あまり大きく
すると接合部におけるフエリ磁性体のいわゆる非
可逆性充てん率が低下し、帯域が狭められ、入出
力インピーダンスの整合が取りにくくなる。ま
た、接合電極30を円形のまま大きくしても、挿
入損失の傾斜は解消されない。
第4図は本考案の第2の実施例を示す図で、a
は第3図bに相当する本体回路部の斜視図、bは
第3図cに対応する組立て時断面図である。構成
要素は第3の場合と全く同一であり、同一番号を
用いた。本実施例では接地板10中にフエリ磁性
体円板20を埋め込み、接合電極30およびその
周辺回路素子はすべて誘電体基板12上の単一導
体膜パターンにより形成されている。本構成によ
つても、第1の実施例と同様に、正方形の接合電
極30の一辺の長さをフエリ磁性体円板20の直
径より大きくすることにより挿入損失の周波数特
性を平坦にできる。しかも本構成の場合、誘電体
基板には孔のない平板基板であるので、製作上よ
り安価にでき、回路パターンも同時に一度で形成
できるので、低コストな量産に適する。さらに副
次的に、つまり磁性体円板20が、磁性金属接地
板10に埋め込まれているので、永久磁石25と
の間で形成する磁界がより一様になるとともに熱
的にも抵抗が少くなり、大電力化がし易くなる。
以上本考案をマイクロストリツプ型アイソレー
タで説明をしたが、本考案の原理がフエリ磁性体
円板2枚を用いたトリプレート型に応用できるこ
とはもちろんである。また接合部周辺回路素子は
すべて集中定数素子としたが、本考案の原理が分
布定数型の場合にも、あるいは集中定数素子と混
用した場合にも適用できることは言うまでもな
い。
【図面の簡単な説明】
第1図は従来のアイソレータの等価回路図であ
り、1は接地導体、2はフエリ磁性体円板、3は
接合電極、4および5はそれぞれ回転磁界励振用
インダクタおよびキヤパシタ、6,6′,7,
7′はそれぞれ入出力インピーダンス変換整合回
路用インダクタおよびキヤパシタである。 第2図は本考案第1の実施例のアイソレータ特
性を従来例と共に示す図である。 第3図は本考案の第1の実施例を示す図で、a
は磁気回路上蓋部、bは本体部の斜視図、cはこ
れらを組み立てた後の線AA′に関する断面図であ
る。図において10は接地板、12は誘電体基
板、20はフエリ磁性体円板、30は接合電極、
40および50は回転磁界励振用インダクタおよ
びキヤパシタ、60および70は入出力インピー
ダンス変換整合回路用インダクタおよびキヤパシ
タである。また25永久磁石、26は磁気回路上
蓋である。 第4図は第2の実施例を示す図で、aは第3図
bに相当する本体部の斜視図、bは第3図cに相
当する組立断面図である。構成要素はすべて第3
図と全く同様である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 接地面上に、面は垂直な方向の磁気共鳴磁界に
    より磁化されたフエリ磁性体円板と、さらにその
    上面に上記接地面に平行な面を有し、かつ一辺が
    上記フエリ磁性体円板の直径より大きな矩形をな
    しその四隅を4個の開口とする接合電極を配置
    し、上記開口の相対する2開口には正および負の
    リアクタンス回路を負荷するとともに別の相対す
    る2開口にはインピーダンス変換整合回路を接続
    して入出力口としたことを特徴とするアイソレー
    タ。
JP1980074699U 1980-05-30 1980-05-30 Expired JPS6221046Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1980074699U JPS6221046Y2 (ja) 1980-05-30 1980-05-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1980074699U JPS6221046Y2 (ja) 1980-05-30 1980-05-30

Publications (2)

Publication Number Publication Date
JPS56176501U JPS56176501U (ja) 1981-12-26
JPS6221046Y2 true JPS6221046Y2 (ja) 1987-05-28

Family

ID=29437397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1980074699U Expired JPS6221046Y2 (ja) 1980-05-30 1980-05-30

Country Status (1)

Country Link
JP (1) JPS6221046Y2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5050843A (ja) * 1973-09-04 1975-05-07
JPS5079239A (ja) * 1973-11-09 1975-06-27

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5050843A (ja) * 1973-09-04 1975-05-07
JPS5079239A (ja) * 1973-11-09 1975-06-27

Also Published As

Publication number Publication date
JPS56176501U (ja) 1981-12-26

Similar Documents

Publication Publication Date Title
US7253697B2 (en) Two-port isolator and communication apparatus
JP4345709B2 (ja) 非可逆回路素子、その製造方法及び通信装置
JP2526219B2 (ja) 集中定数型サ−キユレ−タ及びアイソレ−タ
JP5082858B2 (ja) 非可逆回路素子
US5017894A (en) Lumped constant non-reciprocal circuit element
JP4947289B2 (ja) 非可逆回路素子
JPS6221046Y2 (ja)
KR100335877B1 (ko) 비가역 회로 소자 및 그것의 제조 방법
JPS62258503A (ja) 非可逆回路素子
KR20020005482A (ko) 비가역 회로소자 및 통신 장치
JPH0191502A (ja) 誘電体共振器
JP2000114818A (ja) 集中定数型非可逆回路素子
JPS6333721B2 (ja)
JP3365057B2 (ja) 非可逆回路素子
JP2000049508A (ja) 非可逆回路素子、非可逆回路装置及びその製造方法
JPS6114168Y2 (ja)
JPH0223081B2 (ja)
JP2002043808A (ja) 非可逆回路素子
JPH09116309A (ja) 非可逆回路素子
JPH11205011A (ja) 集中定数型非可逆回路素子
JPH11308013A (ja) 集中定数型非可逆回路素子
JP2002314308A (ja) 2端子対アイソレータ
JPH0715214A (ja) 非可逆回路素子
JPS6012323Y2 (ja) 集中定数形サ−キュレ−タ
JPH04237201A (ja) ストリップ線路型フィルタ