JPH02201543A - 仮想計算機特権命令処理方式 - Google Patents

仮想計算機特権命令処理方式

Info

Publication number
JPH02201543A
JPH02201543A JP2121289A JP2121289A JPH02201543A JP H02201543 A JPH02201543 A JP H02201543A JP 2121289 A JP2121289 A JP 2121289A JP 2121289 A JP2121289 A JP 2121289A JP H02201543 A JPH02201543 A JP H02201543A
Authority
JP
Japan
Prior art keywords
privileged instruction
monitor
state
privileged
virtual computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2121289A
Other languages
English (en)
Inventor
Naomi Yamamura
山村 直美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2121289A priority Critical patent/JPH02201543A/ja
Publication of JPH02201543A publication Critical patent/JPH02201543A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は仮想計算機システムに関し、特に仮想計算機上
で特権命令が実行された時の特権命令処理方式に関する
〔従来の技術〕
従来、この粍の仮想計算機システムの仮想計算機上で特
権命令が実行されると、以下に述べる処理が行われてい
た。
まず、VMモニタに特権命令の発生が報告される。その
特権命令発生の報告を受けたVMモニタは、VMの実行
を中断させて特権命令のシミュレーション処理を行い、
そのシミュレーション処理完了後、再びVMの実行を再
開する。
実行を再開した仮想計算機は、特権命令の次の命令から
実行を始める。
〔発明が解決しようとする課題〕
上述した従来の仮想計算機システムにおいては、仮想計
算機上で特権命令が実行されるとVMモニタに制御が渡
される。VMモニタは、VMの実行を中断し、特権命令
のシミュレーション処理を行い、そのシミュレーション
処理が完了すると、VMモニタはVMの実行を再開する
。つまり、VMモニタか処理を行っている間は、仮想計
算機の実行は停止されてしまうという欠点がある。
〔課題を解決するための手段〕
本発明の仮想計算機特権命令処理方式の構成は、仮想計
算機システムの仮想計算機上で特権命令が実行された場
合、従来のVMモニタによる特権命令処理方式に加えて
、そのVM内の特権命令を実行したプロセスを、特権命
令シミュレーション状暦に遷移させるプロセス特権命令
シミュレーション状態遷移手段と、特権命令シミュレー
ション状態プロセスを記憶する特権命令シミュレーショ
ン状態プロセス記憶手段と、前記VM内に特権命令シミ
ュレーション状邪のプロセスが存在する時、他プロセス
(実行可能状態)の実行を開始するVM実行開始手段と
、VMモニタによる特権命令シミュレーション処理完了
後、前記特権命令シミュレーション状fフのプロセスを
実行可能状態に遷移させるプロセス実行可能状態遷移手
段とを有することにより、前記VMモニタによる特権命
令のシミュレーション処理と同時に、1111記VM内
で実行可能な他のプロスセを実行すること可能とするこ
とを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例の構成図、第2図は仮想計
算機内のプロセスを示す図である。
仮想計r1.機20内に、実行中プロセス21と実行可
能プロセス22.23とが存在する時、実行中プロセス
21で特権命令が実行されると、VMモニタ2に対して
特権命令の発生1が報告される。
特権命令の発生1を受けたVMモニタ2は、VMの実行
を中断し、7M内で特権命令を実行したプロセス21を
、プロセス特権命令シミュレーシElン状態遷移手段3
によって、実行状態から特権命令シミュレーション状態
に遷移させる。
この時、仮想計算機20内のそれぞれのプロセスの状態
は、プロセス21が特権命令シミュレーシ9ン状態、プ
ロセス22.23が実行可能状態となり、特権命令シミ
ュレーション状態のプロセスを記憶する特権命令シミュ
レーション状態プロセス記憶手段4によって、特権命令
シミュレーション状態のプロセス21を記憶する。
次に、VM実行開始手段5は、VM内に特権命令シミュ
レーション状態のプロセスが存在する状態でのVMの実
行を再開させ、仮想計算機20内の実行可能なプロセス
22.23の中から、最も実行優先順位の高いプロセス
(例えば、プロセス22のほうが高い場合は、プロセス
22)を選択して実行を開始する。
そして、仮想計1: J幾20内のプロセス22の実行
と同時に、VMモニタ2によるプロセス21の特権命令
シミュレーション処理6が実行され、特権命令シミュレ
ーション処理が完了すると、VMモニタ2はVMの実行
を中断し、特権命令シミュレーション状態プロセス記憶
手段4によって記憶していた情報を基に、プロセス実行
可能状態遷移手段7によって、プロセス21を特権命令
シミュレーション状態から実行可能状態に遷移させる。
この時、仮想計算機20内のそれぞれのプロセスは、全
て実行可能状態となり、その後、V M実行開始手段8
によって、VM内に特権命令シミュレーション状態のプ
ロセスは存在しない状態でのVMの実行を再開させる。
これにより、仮想計算機20内で実行可能なプロセス2
1,22.23の中から最も実行優先順位の高いプロセ
スが選択され、実行を開始する。
以上のように、仮想計算機上で特権命令が実行された場
合においても、仮想計算機内で他に実行可能なプロセス
が存在する場合、VMモニタによる特権命令シミュレー
ション処理と同時に、仮想計算機内のプロセスの実行を
可能とすることができる。
〔発明の効果〕
以上説明したように、本発明は、仮想計算機上で特権命
令が実行された場合においても、VMモニタによる特権
命令シミュレーション処理と同時に、仮想計算機内の実
行可能なプロセスを動作されることにより、プロセッサ
の有効な利用を可能とし、特に、実プロセツサが複数台
存在する場合、VMモニタと仮想計算機内の他の実行可
能なプロセスが、同時に実プロセツサ上で実行できると
いう効果がある。
手段、5・・・VM実行開始手段、6・・・特権命令シ
ミュレーション処理、7・・・プロセス実行可能状RM
移手段、8・・・VM実行開始手段、20・・・仮想計
算機、21,22.23・・・プロセス。

Claims (1)

    【特許請求の範囲】
  1. 仮想計算機システムの仮想計算機上で特権命令が実行さ
    れた場合、従来のVMモニタによる特権命令処理方式に
    加えて、そのVM内の特権命令を実行したプロセスを、
    特権命令シミュレーション状態に遷移させるプロセス特
    権命令シミュレーション状態遷移手段と、特権命令シミ
    ュレーション状態プロセスを記憶する特権命令シミュレ
    ーション状態プロセス記憶手段と、前記VM内に特権命
    令シミュレーション状態のプロセスが存在する時、他プ
    ロセス(実行可能状態)の実行を開始するVM実行開始
    手段と、VMモニタによる特権命令シミュレーション処
    理完了後、前記特権命令シミュレーション状態のプロセ
    スを実行可能状態に遷移させるプロセス実行可能状態遷
    移手段とを有することにより、前記VMモニタによる特
    権命令のシミュレーション処理と同時に、前記VM内で
    実行可能な他のプロセスを実行すること可能とすること
    を特徴とする仮想計算機特権命令処理方式。
JP2121289A 1989-01-30 1989-01-30 仮想計算機特権命令処理方式 Pending JPH02201543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2121289A JPH02201543A (ja) 1989-01-30 1989-01-30 仮想計算機特権命令処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2121289A JPH02201543A (ja) 1989-01-30 1989-01-30 仮想計算機特権命令処理方式

Publications (1)

Publication Number Publication Date
JPH02201543A true JPH02201543A (ja) 1990-08-09

Family

ID=12048693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2121289A Pending JPH02201543A (ja) 1989-01-30 1989-01-30 仮想計算機特権命令処理方式

Country Status (1)

Country Link
JP (1) JPH02201543A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516191A (ja) * 2011-06-08 2014-07-07 マカフィー, インコーポレイテッド 仮想パーティションを監視するためのシステムおよび方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014516191A (ja) * 2011-06-08 2014-07-07 マカフィー, インコーポレイテッド 仮想パーティションを監視するためのシステムおよび方法

Similar Documents

Publication Publication Date Title
JPS62163149A (ja) マルチプロセッサ仮想計算機システム
JPH07114498A (ja) マイクロプロセッサ
JPH02201543A (ja) 仮想計算機特権命令処理方式
JPH04288625A (ja) マイクロコンピュータ
JP2581327B2 (ja) 仮想計算機の入出力割込み処理方式
JPS6122818B2 (ja)
JP2553526B2 (ja) マルチタスク処理装置
JP3029355B2 (ja) 命令のシングルステップ実行方式
JPH0375832A (ja) 仮想計算機制御方式
JPS62217326A (ja) 複数os格納切替可能コンピユ−タ
JPS60225944A (ja) 仮想計算機システム
JPS62125437A (ja) 付加プロセツサの制御方法
JPH02113363A (ja) マルチプロセッサシステムにおけるタイムスライス制御方式
JPS61166631A (ja) マイクロプログラム制御処理方法
JPS63247861A (ja) コプロセツサ制御方法
JPH037973B2 (ja)
JPH0362228A (ja) 仮想計算機システムにおける疑似命令発生方式
JPS5843778B2 (ja) マルチ・プロセッサ・システム制御方式
JPH064306A (ja) 割り込み処理の分割方法
JPH0373027A (ja) ベクトルレジスタ退避復元方式
JPH02110739A (ja) マルチタスク用中央処理装置
JPH03126134A (ja) Cpuのタスク切替方式
JPH0638236B2 (ja) 割り込み制御方法
JPH04148460A (ja) マルチプロセッサシステムにおける割り込み処理方法とその機構
JPH0567972B2 (ja)