JPH02201496A - 表示制御装置の輝度変換テーブル制御方法 - Google Patents
表示制御装置の輝度変換テーブル制御方法Info
- Publication number
- JPH02201496A JPH02201496A JP1021856A JP2185689A JPH02201496A JP H02201496 A JPH02201496 A JP H02201496A JP 1021856 A JP1021856 A JP 1021856A JP 2185689 A JP2185689 A JP 2185689A JP H02201496 A JPH02201496 A JP H02201496A
- Authority
- JP
- Japan
- Prior art keywords
- conversion table
- data
- brightness
- processor
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 101100141323 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RNR2 gene Proteins 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- ZBMRKNMTMPPMMK-UHFFFAOYSA-N 2-amino-4-[hydroxy(methyl)phosphoryl]butanoic acid;azane Chemical compound [NH4+].CP(O)(=O)CCC(N)C([O-])=O ZBMRKNMTMPPMMK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明はプロセッサとバスを介して接続された画像メモ
リと、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをアドレスとする前記輝度デー
タを出力するRAMとしての輝度変換テーブルと、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段とを
備え、 前記画像メモリの各画像データをそれぞれ該データに対
応する輝度をもって表示する表示制御装置における、前
記輝度変換テーブルの制御方法に関するもので、 特にプロセッサが輝度変換テーブルの輝度データの読み
書きを画像走査のタイミングに拘束されずに行い得るよ
うにした表示制御装置の輝度変換テーブル制御方法に関
する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
リと、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをアドレスとする前記輝度デー
タを出力するRAMとしての輝度変換テーブルと、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段とを
備え、 前記画像メモリの各画像データをそれぞれ該データに対
応する輝度をもって表示する表示制御装置における、前
記輝度変換テーブルの制御方法に関するもので、 特にプロセッサが輝度変換テーブルの輝度データの読み
書きを画像走査のタイミングに拘束されずに行い得るよ
うにした表示制御装置の輝度変換テーブル制御方法に関
する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。
第2図はこの種の表示制御装置の構成例を示すブロック
図である。同図において、lはプロセッサ、2はシステ
ムバス、3は画像メモリで、この画像メモリ3には表示
画面を構成する各画素側の画像データが格納されており
、この各画像データはそれぞれ後述のように当該画素の
輝度を表わしている。 4はRAM2B(第1図)を主体とする輝度変換テーブ
ルで、そのアドレス別に輝度データが格納されている。 7はアドレスセレクタで、常時は画像メモリ3から画像
データバス11を介して出力される画像データを選択し
て輝度変換テーブルアドレスバス9を介し輝度変換テー
ブル4ヘアドレス信号として与え、プロセッサエが輝度
変換テーブルをアクセスしようとする際は、プロセッサ
1の出力するアドレス信号をシステムバス2.アドレス
バス1oを介し選択して輝度変換テーブル4に与える。 5は輝度変換テーブルから出力される輝度データ4aを
アナログの輝度信号5aに変換するD/Aコンバータ、
6はCRTで輝度信号5aに対応する輝度で当該の画素
を表示する。 従ってアドレスバスタ7が画像メモリ3側を選択すると
きは、CRT6は画像メモリ3に対応する画面を、この
画面を構成する各画素の輝度がそれぞれ画像メモリ3内
の当該画素についての画像データに対応する値となるよ
うな形で表示することになる。 また第2図においてプロセッサ1が輝度変換テーブル4
をアクセスする場合は、バス2からアドレスバスlOを
経由し、アドレスセレクタ7を通す輝度変換テーブルア
ドレスバス9を介して、輝度変換テーブル4へのアドレ
スを供給するとともに、輝度変換テーブルデータバス8
を介してデータの送受信を行う。 このようにして従来の表示制御装置ではプロセッサ1が
(バス2を介し)直接、輝度変換テーブル4に書込を行
うことにより、画像メモリ3の特定データの輝度を上げ
たり、あるいは下げたりというように、画像メモリ3の
画像データと輝度との対応をさまざまに変化させること
ができる。このようなプロセッサlの輝度変換テーブル
4へのアクセスは、この変換テーブル4の連続したアド
レスに対して行うことが多い。
図である。同図において、lはプロセッサ、2はシステ
ムバス、3は画像メモリで、この画像メモリ3には表示
画面を構成する各画素側の画像データが格納されており
、この各画像データはそれぞれ後述のように当該画素の
輝度を表わしている。 4はRAM2B(第1図)を主体とする輝度変換テーブ
ルで、そのアドレス別に輝度データが格納されている。 7はアドレスセレクタで、常時は画像メモリ3から画像
データバス11を介して出力される画像データを選択し
て輝度変換テーブルアドレスバス9を介し輝度変換テー
ブル4ヘアドレス信号として与え、プロセッサエが輝度
変換テーブルをアクセスしようとする際は、プロセッサ
1の出力するアドレス信号をシステムバス2.アドレス
バス1oを介し選択して輝度変換テーブル4に与える。 5は輝度変換テーブルから出力される輝度データ4aを
アナログの輝度信号5aに変換するD/Aコンバータ、
6はCRTで輝度信号5aに対応する輝度で当該の画素
を表示する。 従ってアドレスバスタ7が画像メモリ3側を選択すると
きは、CRT6は画像メモリ3に対応する画面を、この
画面を構成する各画素の輝度がそれぞれ画像メモリ3内
の当該画素についての画像データに対応する値となるよ
うな形で表示することになる。 また第2図においてプロセッサ1が輝度変換テーブル4
をアクセスする場合は、バス2からアドレスバスlOを
経由し、アドレスセレクタ7を通す輝度変換テーブルア
ドレスバス9を介して、輝度変換テーブル4へのアドレ
スを供給するとともに、輝度変換テーブルデータバス8
を介してデータの送受信を行う。 このようにして従来の表示制御装置ではプロセッサ1が
(バス2を介し)直接、輝度変換テーブル4に書込を行
うことにより、画像メモリ3の特定データの輝度を上げ
たり、あるいは下げたりというように、画像メモリ3の
画像データと輝度との対応をさまざまに変化させること
ができる。このようなプロセッサlの輝度変換テーブル
4へのアクセスは、この変換テーブル4の連続したアド
レスに対して行うことが多い。
しかしながら第2図においてプロセッサ1が輝度変換テ
ーブル4にアクセスしようとする場合、CRT6が表示
中である場合は、輝度変換テーブル4がアドレスセレク
タ7を介し常に画像データバス11からアクセスされて
いるため、アクセスできない。 第3図はCRT6の動作時間を示すものでXがCRT6
の水平方向、YがCRT6の垂直方向にそれぞれ対応し
、斜線の部分がCR7表示期間14に対応する。水平ブ
ランキング期間12および垂直ブランキング期間13(
ただしこのブランキング期間においては画面の走査線は
復帰する)はCRT6を制御するために使用される期間
であり、CRT6は表示していない。 そこで連室、プロセッサ1は、水平ブランキング期間1
2または垂直ブランキング期間13に輝度変換テーブル
4ヘアクセスすることで、輝度変換テーブル4に対する
画像メモリ3とのアクセス競合を避ける。 第4図にシステムバス2の読出アクセスの例を示す。プ
ロセッサ1はバス2に輝度変換テーブルアドレス15と
読出要求16を出力する。その際CRT表示中19であ
れば、動作が伸ばされる。CRTの動作が水平ブランキ
ング期間12または垂直ブランキング期間13であるC
RTブランキング中20になって輝度変換テーブル4か
らの読出ができ、輝度変換テーブル4からデータ17と
応答信号18がバス2に出力される。 このように従来装置においてはCRT6が表示中にプロ
セッサlがバス2を介して、輝度変換テーブル4をアク
セスした場合、水平ブランキング期間12または垂直ブ
ランキング期間13まで待たされてしまい、その間バス
2をプロセンサ1が専有し、プロセッサ1の動作も待た
されてしまうという問題があった。 そこで本発明はプロセッサ1が直接、輝度変換テーブル
4をアクセスせず、新たに設けた先入先出メモリと、制
御回路とを介して間接的にアクセスするようにすること
により、プロセッサが輝度変換テーブル4をアクセスし
ようとして、待機により長時間、システムバス2を専有
したり、自身の動作を停止する問題を解消することを課
題とする。
ーブル4にアクセスしようとする場合、CRT6が表示
中である場合は、輝度変換テーブル4がアドレスセレク
タ7を介し常に画像データバス11からアクセスされて
いるため、アクセスできない。 第3図はCRT6の動作時間を示すものでXがCRT6
の水平方向、YがCRT6の垂直方向にそれぞれ対応し
、斜線の部分がCR7表示期間14に対応する。水平ブ
ランキング期間12および垂直ブランキング期間13(
ただしこのブランキング期間においては画面の走査線は
復帰する)はCRT6を制御するために使用される期間
であり、CRT6は表示していない。 そこで連室、プロセッサ1は、水平ブランキング期間1
2または垂直ブランキング期間13に輝度変換テーブル
4ヘアクセスすることで、輝度変換テーブル4に対する
画像メモリ3とのアクセス競合を避ける。 第4図にシステムバス2の読出アクセスの例を示す。プ
ロセッサ1はバス2に輝度変換テーブルアドレス15と
読出要求16を出力する。その際CRT表示中19であ
れば、動作が伸ばされる。CRTの動作が水平ブランキ
ング期間12または垂直ブランキング期間13であるC
RTブランキング中20になって輝度変換テーブル4か
らの読出ができ、輝度変換テーブル4からデータ17と
応答信号18がバス2に出力される。 このように従来装置においてはCRT6が表示中にプロ
セッサlがバス2を介して、輝度変換テーブル4をアク
セスした場合、水平ブランキング期間12または垂直ブ
ランキング期間13まで待たされてしまい、その間バス
2をプロセンサ1が専有し、プロセッサ1の動作も待た
されてしまうという問題があった。 そこで本発明はプロセッサ1が直接、輝度変換テーブル
4をアクセスせず、新たに設けた先入先出メモリと、制
御回路とを介して間接的にアクセスするようにすること
により、プロセッサが輝度変換テーブル4をアクセスし
ようとして、待機により長時間、システムバス2を専有
したり、自身の動作を停止する問題を解消することを課
題とする。
前記の課題を解決するために本発明の方法は、rプロセ
ッサ(1など)とバス(システムバス2など)を介して
接続された画像メモリ (3など)と、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをこのアドレスとする前記輝度
データを出力するRAMとしての輝度変換テーブル(4
など)と、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段(D
/Aコンバータ5など)とを備え前記画像メモリの各画
像データをそれぞれ該データに対応する輝度をもって(
CRT6などに)表示する表示制御装置において、 前記バスと前記輝度変換テーブルとの間に先入先出メモ
リ(21など)を設けると共に、前記バスと前記輝度変
換テーブルおよび先入先出メモリとの間に制御回路(2
2など)を設け、前記プロセッサが前記輝度変換テーブ
ル内の連続したアドレス領域へ前記輝度データを書込も
うとする際は、 前記プロセッサは、前記バスを介し前記先入先出メモリ
へ当該の書込に関わる各輝度データを前記輝度変換テー
ブルへの書込アドレスの順に書き込んだのち、 前記バスを介し、前記制御回路(の転送開始アドレスレ
ジスタ23、転送データ数レジスタ24、およびコマン
ドレジスタ25など)へ(それぞれ)前記書込アドレス
中の先頭アドレス、この書込に関わる前記輝度データの
総数、および書込を行うべき旨の指令を与えて、前記制
御回路を介し、画面の非表示期間に前記先入先出メモリ
の各輝度データをそれぞれ前記輝度変換テーブルの当該
の書込アドレスへこのアドレス順に書込ませ、前記プロ
セッサが前記輝度変換テーブル内の連続したアドレス領
域から前記輝度データを読出そうとする際は、 前記プロセッサは、前記バスを介し前記制御回路(の転
送開始アドレスレジスタ23、転送データ数レジスタ2
4、およびコマンドレジスタ25など)へ、(それぞれ
)前記輝度変換テーブル内の当該の読出に関わる輝度デ
ータの先頭アドレス、この読出に関わる輝度データの総
数、および読出を行うべき旨の指令を与えて、前記制御
回路を介し、画面の非表示期間に、前記輝度変換テーブ
ル内の当該の各輝度データをその読出アドレス順に前記
先入先出メモリに書込ませたのち、 前記バスを介し、この先入先出メモリをアクセスして当
該の各輝度データを前記読出アドレス順に読出すように
するjものとする。
ッサ(1など)とバス(システムバス2など)を介して
接続された画像メモリ (3など)と、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをこのアドレスとする前記輝度
データを出力するRAMとしての輝度変換テーブル(4
など)と、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段(D
/Aコンバータ5など)とを備え前記画像メモリの各画
像データをそれぞれ該データに対応する輝度をもって(
CRT6などに)表示する表示制御装置において、 前記バスと前記輝度変換テーブルとの間に先入先出メモ
リ(21など)を設けると共に、前記バスと前記輝度変
換テーブルおよび先入先出メモリとの間に制御回路(2
2など)を設け、前記プロセッサが前記輝度変換テーブ
ル内の連続したアドレス領域へ前記輝度データを書込も
うとする際は、 前記プロセッサは、前記バスを介し前記先入先出メモリ
へ当該の書込に関わる各輝度データを前記輝度変換テー
ブルへの書込アドレスの順に書き込んだのち、 前記バスを介し、前記制御回路(の転送開始アドレスレ
ジスタ23、転送データ数レジスタ24、およびコマン
ドレジスタ25など)へ(それぞれ)前記書込アドレス
中の先頭アドレス、この書込に関わる前記輝度データの
総数、および書込を行うべき旨の指令を与えて、前記制
御回路を介し、画面の非表示期間に前記先入先出メモリ
の各輝度データをそれぞれ前記輝度変換テーブルの当該
の書込アドレスへこのアドレス順に書込ませ、前記プロ
セッサが前記輝度変換テーブル内の連続したアドレス領
域から前記輝度データを読出そうとする際は、 前記プロセッサは、前記バスを介し前記制御回路(の転
送開始アドレスレジスタ23、転送データ数レジスタ2
4、およびコマンドレジスタ25など)へ、(それぞれ
)前記輝度変換テーブル内の当該の読出に関わる輝度デ
ータの先頭アドレス、この読出に関わる輝度データの総
数、および読出を行うべき旨の指令を与えて、前記制御
回路を介し、画面の非表示期間に、前記輝度変換テーブ
ル内の当該の各輝度データをその読出アドレス順に前記
先入先出メモリに書込ませたのち、 前記バスを介し、この先入先出メモリをアクセスして当
該の各輝度データを前記読出アドレス順に読出すように
するjものとする。
輝度変換テーブル4とシステムハス2の間に入れた先入
先出メモリ21はバンファ効果を持ち、プロセッサ1が
この先入先出メモリ21の使用可能時に随時この先入先
出メモリ21を読み書きし、他方制御回路22が表示ブ
ランキング期間において、この読み書きデータを先入先
出メモリ21と輝度変換テーブル4との間で授受させる
ようにすることで、表示タイミングの拘束なしにプロセ
ッサ1の輝度変換テーブル4への間接アクセスを可能と
し、プロセッサ1によるバス2の専有や、プロセッサ1
の動作待ちを防ぐ。また、輝度変換テーブル4と先入先
出メモリ21間のデータ転送は制御回路22が行うので
プロセッサ1も介在せずに高速になる。
先出メモリ21はバンファ効果を持ち、プロセッサ1が
この先入先出メモリ21の使用可能時に随時この先入先
出メモリ21を読み書きし、他方制御回路22が表示ブ
ランキング期間において、この読み書きデータを先入先
出メモリ21と輝度変換テーブル4との間で授受させる
ようにすることで、表示タイミングの拘束なしにプロセ
ッサ1の輝度変換テーブル4への間接アクセスを可能と
し、プロセッサ1によるバス2の専有や、プロセッサ1
の動作待ちを防ぐ。また、輝度変換テーブル4と先入先
出メモリ21間のデータ転送は制御回路22が行うので
プロセッサ1も介在せずに高速になる。
第1図は本発明の一実施例としての構成を示すブロック
図で第2図に対応するものである。第1図においては第
2図に対しシステムバス2と輝度変換テーブル4との間
に先入先出(First InFirst Out
: F r FO)メモリ21が新設されているほか、
システムバス2に接続されプロセッサ1の管理下にあっ
て輝度変換テーブル4および先入先出メモリ21を制御
する制御回路22が新設されている。 ここで先入先出メモリ21はシステムバス2および先入
先出メモリバス8Aを介しプロセッサ1の制御のもとて
プロセッサ1からの送信データを順次読込んで記憶する
と共に、制御回路22の制御信号R/W、クロック信号
CLK等による制御のもとで、輝度変換テーブルバス8
を介し輝度変換テーブル4へ(クロック信号CLKに同
期して)前記の記憶データをその記憶の順に(つまり先
に格納されたものから先に)順次出力する。 同様にこの先入先出メモリ21は制御回路22の制御信
号R/W、 クロック信号CLK等による制御のもとで
、輝度変換テーブルデータバス8を介し、輝度変換テー
ブル4の送出データを(クロック信号CLKに同期して
)順次読込んで記憶すると共に、バス2および8Aを介
しプロセッサlの制御のもとで、前記の記憶データをそ
の記憶の順にプロセッサlへ送信する。 また制御回路22はシステムバス2を介してプロセンサ
1からアクセスされるレジスタ23〜26を備えると共
に、アドレスバス10およびアドレスセレクタ7を介し
輝度変換テーブル4ヘアドレスを与えるためのアドレス
発生機構27、先人先出メモリ21へ与えるクロックC
LKや制御信号R/Wの出力手段(図外)等を備えてい
る。 制御回路22内のステータスレジスタ26は先入先出メ
モリ21の各種の状態を示す状態データを制御回路22
が書込むレジスタであり、プロセッサ1はこのステータ
スレジスタ26を見て制御回路22や先入先出メモリ2
1を制御する。 次にコマンドレジスタ25は制御回路22に輝度変換テ
ーブル4に対するデータの書込、あるいは読出(つまり
データ転送)を行わせる旨の指令をプロセッサ1が書込
むレジスタである。 また転送データ数レジスタ24はこのデータ転送の対象
となるデータの総数をプロセッサ1が書込むレジスタで
あり、転送開始アドレスレジスタ23はこの転送データ
中の先頭データが格納されるべき輝度変換テーブル4内
のアドレスが書込まれるレジスタである。 次に第1図の動作を説明する。 (1) CRT 6が表示中の動作;画像メモリ3の
画像データは画像データバス11゜アドレスセレクタ7
を経由し、輝度変換テーブル4ヘアドレスとして入力さ
れ、輝度データ4aに変換されてD/Aコンバータ5に
送られる。 (2)輝度変換テーブル4の連続したアドレスにデ−夕
を書込む場合のプロセッサ1のフロー:■ステータスレ
ジスタ26を読み先入先出メモリ21が空き状態である
ことを(II LQする。 ■バス2.8八を介し先入先出メモリ21に輝度変換テ
ーブル4に書込むべきデータを、輝度変換テーブル4へ
の格納アドレスの順序に従って書込む。この場合、書込
データの総数は先入先出メモリ21の容量を越えないよ
うにする。 ■転送開始アドレスレジスタ23に輝度変換テーブル4
の転送開始アドレスを書込む。 ■転送データ数レジスタ24に、転送データの総数を書
込む。なお、この値は先入先出メモリ21に書込んだデ
ータ数と同じである。 ■コマンドレジスタ25に先入先出メモリ21から輝度
変換テーブル4へのデータ転送を指示するコマンドを書
込む。 以上のようにプロセッサ1が動作すると、制御回路22
は前記■でコマンドが書込まれたコマンドレジスタ25
により起動され、水平ブランキング期間12または垂直
ブランキング期間13の間に転送開始アドレスレジスタ
23の設定値に基づき、アドレス発生機構27より輝度
変換テーブル4への格納アドレスを1つのデータ転送終
了後9次の転送アドレスを発生させる形で順次発生させ
ると共に、先入先出メモリ21へ制御信号R/W(の読
出信号)。 クロックCLK等を与え、先人先出メモリ21の読出を
行いつつ、この読出データを輝度変換テーブル4へ書込
む。 ■なおこの間、プロセッサ1は所定の期間ごとにステー
タスレジスタ26を読込み、データ転送の終了を確認す
る。 (3)輝度変換テーブル4の連続したアドレスからデー
タを読出す場合のプロセッサ1のフロー:■ステータス
レジスタ26を読み先入先出メモリ21が空き状態であ
ることを確認する。 ■転送開始アドレスレジスタ23に輝度変換テーブル4
の転送開始アドレスを書込む。 ■転送データ数レジスタ24に転送データの総数を書込
む、なおこの値は先入先出メモリ21の容量を越えない
ようにする。 ■コマンドレジスタ25に、輝度変換テーブル4から先
入先出メモリ21へのデータ転送を指示するコマンドを
書込む。 以上のようにプロセッサが動作すると、制御回路22は
、前記■においてコマンドが書込まれたコマンドレジス
タ25により起動され、水平ブランキング期間12.ま
たは垂直ブランキング13の間に、転送開始アドレスレ
ジスタ23の設定値に基づき、アドレス発生機構27よ
り輝度変換テーブル4からの読出アドレスを1つのデー
タ転送終了後2次の転送アドレスを発生させる形で順次
発生させると共に、先入先出メモリ21へ制御信号R/
W (の書込信号)、クロックCLK等を与え、輝度変
換テーブル4の読出を行いつつ、この読出データを先入
先出メモリ21へ書込む。 ■なおこの間プロセッサlは所定の期間ごとにステータ
スレジスタ26を読込み、データ転送の終了を確認する
。 ■この後、プロセッサlは先入先出メモリ21の書込デ
ータをバス2.および8^を介し連続して読出す。
図で第2図に対応するものである。第1図においては第
2図に対しシステムバス2と輝度変換テーブル4との間
に先入先出(First InFirst Out
: F r FO)メモリ21が新設されているほか、
システムバス2に接続されプロセッサ1の管理下にあっ
て輝度変換テーブル4および先入先出メモリ21を制御
する制御回路22が新設されている。 ここで先入先出メモリ21はシステムバス2および先入
先出メモリバス8Aを介しプロセッサ1の制御のもとて
プロセッサ1からの送信データを順次読込んで記憶する
と共に、制御回路22の制御信号R/W、クロック信号
CLK等による制御のもとで、輝度変換テーブルバス8
を介し輝度変換テーブル4へ(クロック信号CLKに同
期して)前記の記憶データをその記憶の順に(つまり先
に格納されたものから先に)順次出力する。 同様にこの先入先出メモリ21は制御回路22の制御信
号R/W、 クロック信号CLK等による制御のもとで
、輝度変換テーブルデータバス8を介し、輝度変換テー
ブル4の送出データを(クロック信号CLKに同期して
)順次読込んで記憶すると共に、バス2および8Aを介
しプロセッサlの制御のもとで、前記の記憶データをそ
の記憶の順にプロセッサlへ送信する。 また制御回路22はシステムバス2を介してプロセンサ
1からアクセスされるレジスタ23〜26を備えると共
に、アドレスバス10およびアドレスセレクタ7を介し
輝度変換テーブル4ヘアドレスを与えるためのアドレス
発生機構27、先人先出メモリ21へ与えるクロックC
LKや制御信号R/Wの出力手段(図外)等を備えてい
る。 制御回路22内のステータスレジスタ26は先入先出メ
モリ21の各種の状態を示す状態データを制御回路22
が書込むレジスタであり、プロセッサ1はこのステータ
スレジスタ26を見て制御回路22や先入先出メモリ2
1を制御する。 次にコマンドレジスタ25は制御回路22に輝度変換テ
ーブル4に対するデータの書込、あるいは読出(つまり
データ転送)を行わせる旨の指令をプロセッサ1が書込
むレジスタである。 また転送データ数レジスタ24はこのデータ転送の対象
となるデータの総数をプロセッサ1が書込むレジスタで
あり、転送開始アドレスレジスタ23はこの転送データ
中の先頭データが格納されるべき輝度変換テーブル4内
のアドレスが書込まれるレジスタである。 次に第1図の動作を説明する。 (1) CRT 6が表示中の動作;画像メモリ3の
画像データは画像データバス11゜アドレスセレクタ7
を経由し、輝度変換テーブル4ヘアドレスとして入力さ
れ、輝度データ4aに変換されてD/Aコンバータ5に
送られる。 (2)輝度変換テーブル4の連続したアドレスにデ−夕
を書込む場合のプロセッサ1のフロー:■ステータスレ
ジスタ26を読み先入先出メモリ21が空き状態である
ことを(II LQする。 ■バス2.8八を介し先入先出メモリ21に輝度変換テ
ーブル4に書込むべきデータを、輝度変換テーブル4へ
の格納アドレスの順序に従って書込む。この場合、書込
データの総数は先入先出メモリ21の容量を越えないよ
うにする。 ■転送開始アドレスレジスタ23に輝度変換テーブル4
の転送開始アドレスを書込む。 ■転送データ数レジスタ24に、転送データの総数を書
込む。なお、この値は先入先出メモリ21に書込んだデ
ータ数と同じである。 ■コマンドレジスタ25に先入先出メモリ21から輝度
変換テーブル4へのデータ転送を指示するコマンドを書
込む。 以上のようにプロセッサ1が動作すると、制御回路22
は前記■でコマンドが書込まれたコマンドレジスタ25
により起動され、水平ブランキング期間12または垂直
ブランキング期間13の間に転送開始アドレスレジスタ
23の設定値に基づき、アドレス発生機構27より輝度
変換テーブル4への格納アドレスを1つのデータ転送終
了後9次の転送アドレスを発生させる形で順次発生させ
ると共に、先入先出メモリ21へ制御信号R/W(の読
出信号)。 クロックCLK等を与え、先人先出メモリ21の読出を
行いつつ、この読出データを輝度変換テーブル4へ書込
む。 ■なおこの間、プロセッサ1は所定の期間ごとにステー
タスレジスタ26を読込み、データ転送の終了を確認す
る。 (3)輝度変換テーブル4の連続したアドレスからデー
タを読出す場合のプロセッサ1のフロー:■ステータス
レジスタ26を読み先入先出メモリ21が空き状態であ
ることを確認する。 ■転送開始アドレスレジスタ23に輝度変換テーブル4
の転送開始アドレスを書込む。 ■転送データ数レジスタ24に転送データの総数を書込
む、なおこの値は先入先出メモリ21の容量を越えない
ようにする。 ■コマンドレジスタ25に、輝度変換テーブル4から先
入先出メモリ21へのデータ転送を指示するコマンドを
書込む。 以上のようにプロセッサが動作すると、制御回路22は
、前記■においてコマンドが書込まれたコマンドレジス
タ25により起動され、水平ブランキング期間12.ま
たは垂直ブランキング13の間に、転送開始アドレスレ
ジスタ23の設定値に基づき、アドレス発生機構27よ
り輝度変換テーブル4からの読出アドレスを1つのデー
タ転送終了後2次の転送アドレスを発生させる形で順次
発生させると共に、先入先出メモリ21へ制御信号R/
W (の書込信号)、クロックCLK等を与え、輝度変
換テーブル4の読出を行いつつ、この読出データを先入
先出メモリ21へ書込む。 ■なおこの間プロセッサlは所定の期間ごとにステータ
スレジスタ26を読込み、データ転送の終了を確認する
。 ■この後、プロセッサlは先入先出メモリ21の書込デ
ータをバス2.および8^を介し連続して読出す。
本発明によればシステムバス2と輝度変換テーブル4と
の間に、プロセッサlが輝度変換テーブル4を読み書き
するデータを暫時格納するための先入先出メモリ21を
置くと共に、プロセッサ1の制御下にあって先人先出メ
モリ21と輝度変換テーブル4との間のデータ転送を制
御する制御回路22を設けて、プロセッサ1が間接的に
輝度変換テーブル4を読み書きし得るようにしたので、
プロセッサ1が輝度変換テーブル4をアクセスしようと
して先入先出メモリ21をアクセスする際、水平ブラン
キング期間12または垂直ブランキング13まで待たさ
れることが無くなり、従来に比べ先入先出メモリ21ヘ
アクセス可能な時間は約3倍になる。また、先入先出メ
モリ21と輝度変換テーブル4との間のデータ転送は、
システムバス2と切り離されるので、システムバス2上
でプロセッサlのアクセスが待たされることも無くなり
、システムバス2の使用効率が向上する。
の間に、プロセッサlが輝度変換テーブル4を読み書き
するデータを暫時格納するための先入先出メモリ21を
置くと共に、プロセッサ1の制御下にあって先人先出メ
モリ21と輝度変換テーブル4との間のデータ転送を制
御する制御回路22を設けて、プロセッサ1が間接的に
輝度変換テーブル4を読み書きし得るようにしたので、
プロセッサ1が輝度変換テーブル4をアクセスしようと
して先入先出メモリ21をアクセスする際、水平ブラン
キング期間12または垂直ブランキング13まで待たさ
れることが無くなり、従来に比べ先入先出メモリ21ヘ
アクセス可能な時間は約3倍になる。また、先入先出メ
モリ21と輝度変換テーブル4との間のデータ転送は、
システムバス2と切り離されるので、システムバス2上
でプロセッサlのアクセスが待たされることも無くなり
、システムバス2の使用効率が向上する。
第1図は本発明の一実施例としての構成を示すブロック
図、第2図は第1図に対応する従来のブロック図、第3
図はCRTの動作時間の説明図、第4図は輝度変換テー
ブルの読出しアクセスの説明図である。 l:プロセッサ、2ニジステムバス、31i&メモリ、
4:輝度変換テーブル、5:D/Aコンバータ、6:C
RT、7:アドレスセレクタ、8:輝度変換テーブルデ
ークバス、9:輝度変換テーブルアドレスバス、10ニ
アドレスバス、11:画像データバス、12:水平ブラ
ンキング期間、13:垂直ブランキング期間、14:C
RT表示期間、21:先入先出メモリ、22:制御回路
、23:転送開始アドレスレジスタ、24:転送データ
数レジスタ、25:コマンドレジスタ、26:ステータ
スレジスタ、27:アドレス発生機構、28:RAM。
図、第2図は第1図に対応する従来のブロック図、第3
図はCRTの動作時間の説明図、第4図は輝度変換テー
ブルの読出しアクセスの説明図である。 l:プロセッサ、2ニジステムバス、31i&メモリ、
4:輝度変換テーブル、5:D/Aコンバータ、6:C
RT、7:アドレスセレクタ、8:輝度変換テーブルデ
ークバス、9:輝度変換テーブルアドレスバス、10ニ
アドレスバス、11:画像データバス、12:水平ブラ
ンキング期間、13:垂直ブランキング期間、14:C
RT表示期間、21:先入先出メモリ、22:制御回路
、23:転送開始アドレスレジスタ、24:転送データ
数レジスタ、25:コマンドレジスタ、26:ステータ
スレジスタ、27:アドレス発生機構、28:RAM。
Claims (1)
- 【特許請求の範囲】 1)プロセッサとバスを介して接続された画像メモリと
、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをこのアドレスとする前記輝度
データを出力するRAMとしての輝度変換テーブルと、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段とを
備え、 前記画像メモリの各画像データをそれぞれ該データに対
応する輝度をもって表示する表示制御装置において、 前記バスと前記輝度変換テーブルとの間に先入先出メモ
リを設けると共に、 前記バスと前記輝度変換テーブルおよび先入先出メモリ
との間に制御回路を設け、 前記プロセッサが前記輝度変換テーブル内の連続したア
ドレス領域へ前記輝度データを書込もうとする際は、 前記プロセッサは、前記バスを介し前記先入先出メモリ
へ当該の書込に関わる各輝度データを前記輝度変換テー
ブルへの書込アドレスの順に書込んだのち、 前記バスを介し前記制御回路へ前記書込アドレス中の先
頭アドレス、この書込に関わる前記輝度データの総数、
および書込を行うべき旨の指令を与えて、前記制御回路
を介し、画面の非表示期間に前記先入先出メモリの各輝
度データをそれぞれ前記輝度変換テーブルの当該の書込
アドレスへこのアドレス順に書込ませ、 前記プロセッサが前記輝度変換テーブル内の連続したア
ドレス領域から前記輝度データを読出そうとする際は、 前記プロセッサは、前記バスを介し前記制御回路へ、前
記輝度変換テーブル内の当該の読出に関わる輝度データ
の先頭アドレス、この読出しに関わる輝度データの総数
、および読出を行うべき旨の指令を与えて、前記制御回
路を介し、画面の非表示期間に、前記輝度変換テーブル
内の当該の各輝度データをその読出アドレス順に前記先
入先出メモリに書込ませたのち、 前記バスを介し、この先入先出メモリをアクセスして当
該の各輝度データを前記読出アドレス順に読出すように
することを特徴とする表示制御装置の輝度変換テーブル
制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1021856A JPH02201496A (ja) | 1989-01-31 | 1989-01-31 | 表示制御装置の輝度変換テーブル制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1021856A JPH02201496A (ja) | 1989-01-31 | 1989-01-31 | 表示制御装置の輝度変換テーブル制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02201496A true JPH02201496A (ja) | 1990-08-09 |
Family
ID=12066760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1021856A Pending JPH02201496A (ja) | 1989-01-31 | 1989-01-31 | 表示制御装置の輝度変換テーブル制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02201496A (ja) |
-
1989
- 1989-01-31 JP JP1021856A patent/JPH02201496A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08129647A (ja) | グラフィック装置 | |
JPH02201496A (ja) | 表示制御装置の輝度変換テーブル制御方法 | |
US5948039A (en) | Vehicular navigation display system | |
US6154202A (en) | Image output apparatus and image decoder | |
JP2891429B2 (ja) | 液晶ディスプレイ制御装置 | |
JP3122996B2 (ja) | 動画・静止画表示装置 | |
JPS63131176A (ja) | 画像表示装置 | |
JPH1153528A (ja) | デジタル画像処理装置及び方法 | |
JP3349941B2 (ja) | 表示制御装置 | |
JP3265791B2 (ja) | Ohp用表示装置 | |
JPH0215425Y2 (ja) | ||
JPS63143588A (ja) | 非同期書き込み読み出し装置 | |
JP2626294B2 (ja) | カラー画像処理装置 | |
JP2780857B2 (ja) | 画像表示装置 | |
JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
JPS6252591A (ja) | 画面メモリのアクセス制御方式 | |
JP3124166B2 (ja) | Vramの表示アドレス演算回路 | |
JPS5960478A (ja) | ビデオ用記憶装置書き換え方式 | |
JPS6332588A (ja) | 表示制御装置 | |
JPS58224382A (ja) | Crt表示用イメ−ジメモリのアクセス回路 | |
JPS61116387A (ja) | 画像デ−タ書込み方式 | |
JPH05224656A (ja) | 動画拡大データ転送方式 | |
JPS6146978A (ja) | Crt表示装置 | |
JPS6252678A (ja) | 画面メモリのアクセス制御方式 | |
JPH0271324A (ja) | データ転送装置 |