JPH02201496A - 表示制御装置の輝度変換テーブル制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明はプロセッサとバスを介して接続された画像メモ
リと、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをアドレスとする前記輝度デー
タを出力するＲＡＭとしての輝度変換テーブルと、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段とを
備え、 前記画像メモリの各画像データをそれぞれ該データに対
応する輝度をもって表示する表示制御装置における、前
記輝度変換テーブルの制御方法に関するもので、 特にプロセッサが輝度変換テーブルの輝度データの読み
書きを画像走査のタイミングに拘束されずに行い得るよ
うにした表示制御装置の輝度変換テーブル制御方法に関
する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。

【従来の技術】

第２図はこの種の表示制御装置の構成例を示すブロック
図である。同図において、ｌはプロセッサ、２はシステ
ムバス、３は画像メモリで、この画像メモリ３には表示
画面を構成する各画素側の画像データが格納されており
、この各画像データはそれぞれ後述のように当該画素の
輝度を表わしている。 ４はＲＡＭ２Ｂ（第１図）を主体とする輝度変換テーブ
ルで、そのアドレス別に輝度データが格納されている。 ７はアドレスセレクタで、常時は画像メモリ３から画像
データバス１１を介して出力される画像データを選択し
て輝度変換テーブルアドレスバス９を介し輝度変換テー
ブル４ヘアドレス信号として与え、プロセッサエが輝度
変換テーブルをアクセスしようとする際は、プロセッサ
１の出力するアドレス信号をシステムバス２．アドレス
バス１ｏを介し選択して輝度変換テーブル４に与える。 ５は輝度変換テーブルから出力される輝度データ４ａを
アナログの輝度信号５ａに変換するＤ／Ａコンバータ、
６はＣＲＴで輝度信号５ａに対応する輝度で当該の画素
を表示する。 従ってアドレスバスタ７が画像メモリ３側を選択すると
きは、ＣＲＴ６は画像メモリ３に対応する画面を、この
画面を構成する各画素の輝度がそれぞれ画像メモリ３内
の当該画素についての画像データに対応する値となるよ
うな形で表示することになる。 また第２図においてプロセッサ１が輝度変換テーブル４
をアクセスする場合は、バス２からアドレスバスｌＯを
経由し、アドレスセレクタ７を通す輝度変換テーブルア
ドレスバス９を介して、輝度変換テーブル４へのアドレ
スを供給するとともに、輝度変換テーブルデータバス８
を介してデータの送受信を行う。 このようにして従来の表示制御装置ではプロセッサ１が
（バス２を介し）直接、輝度変換テーブル４に書込を行
うことにより、画像メモリ３の特定データの輝度を上げ
たり、あるいは下げたりというように、画像メモリ３の
画像データと輝度との対応をさまざまに変化させること
ができる。このようなプロセッサｌの輝度変換テーブル
４へのアクセスは、この変換テーブル４の連続したアド
レスに対して行うことが多い。

【発明が解決しようとする課題】

しかしながら第２図においてプロセッサ１が輝度変換テ
ーブル４にアクセスしようとする場合、ＣＲＴ６が表示
中である場合は、輝度変換テーブル４がアドレスセレク
タ７を介し常に画像データバス１１からアクセスされて
いるため、アクセスできない。 第３図はＣＲＴ６の動作時間を示すものでＸがＣＲＴ６
の水平方向、ＹがＣＲＴ６の垂直方向にそれぞれ対応し
、斜線の部分がＣＲ７表示期間１４に対応する。水平ブ
ランキング期間１２および垂直ブランキング期間１３（
ただしこのブランキング期間においては画面の走査線は
復帰する）はＣＲＴ６を制御するために使用される期間
であり、ＣＲＴ６は表示していない。 そこで連室、プロセッサ１は、水平ブランキング期間１
２または垂直ブランキング期間１３に輝度変換テーブル
４ヘアクセスすることで、輝度変換テーブル４に対する
画像メモリ３とのアクセス競合を避ける。 第４図にシステムバス２の読出アクセスの例を示す。プ
ロセッサ１はバス２に輝度変換テーブルアドレス１５と
読出要求１６を出力する。その際ＣＲＴ表示中１９であ
れば、動作が伸ばされる。ＣＲＴの動作が水平ブランキ
ング期間１２または垂直ブランキング期間１３であるＣ
ＲＴブランキング中２０になって輝度変換テーブル４か
らの読出ができ、輝度変換テーブル４からデータ１７と
応答信号１８がバス２に出力される。 このように従来装置においてはＣＲＴ６が表示中にプロ
セッサｌがバス２を介して、輝度変換テーブル４をアク
セスした場合、水平ブランキング期間１２または垂直ブ
ランキング期間１３まで待たされてしまい、その間バス
２をプロセンサ１が専有し、プロセッサ１の動作も待た
されてしまうという問題があった。 そこで本発明はプロセッサ１が直接、輝度変換テーブル
４をアクセスせず、新たに設けた先入先出メモリと、制
御回路とを介して間接的にアクセスするようにすること
により、プロセッサが輝度変換テーブル４をアクセスし
ようとして、待機により長時間、システムバス２を専有
したり、自身の動作を停止する問題を解消することを課
題とする。

【課題が解決するための手段】

前記の課題を解決するために本発明の方法は、ｒプロセ
ッサ（１など）とバス（システムバス２など）を介して
接続された画像メモリ　（３など）と、 アドレス別に輝度データが格納され、前記画像メモリか
ら読出された画像データをこのアドレスとする前記輝度
データを出力するＲＡＭとしての輝度変換テーブル（４
など）と、 この輝度変換テーブルから出力された前記輝度データを
画面表示用の輝度信号に変換する輝度信号出力手段（Ｄ
／Ａコンバータ５など）とを備え前記画像メモリの各画
像データをそれぞれ該データに対応する輝度をもって（
ＣＲＴ６などに）表示する表示制御装置において、 前記バスと前記輝度変換テーブルとの間に先入先出メモ
リ（２１など）を設けると共に、前記バスと前記輝度変
換テーブルおよび先入先出メモリとの間に制御回路（２
２など）を設け、前記プロセッサが前記輝度変換テーブ
ル内の連続したアドレス領域へ前記輝度データを書込も
うとする際は、 前記プロセッサは、前記バスを介し前記先入先出メモリ
へ当該の書込に関わる各輝度データを前記輝度変換テー
ブルへの書込アドレスの順に書き込んだのち、 前記バスを介し、前記制御回路（の転送開始アドレスレ
ジスタ２３、転送データ数レジスタ２４、およびコマン
ドレジスタ２５など）へ（それぞれ）前記書込アドレス
中の先頭アドレス、この書込に関わる前記輝度データの
総数、および書込を行うべき旨の指令を与えて、前記制
御回路を介し、画面の非表示期間に前記先入先出メモリ
の各輝度データをそれぞれ前記輝度変換テーブルの当該
の書込アドレスへこのアドレス順に書込ませ、前記プロ
セッサが前記輝度変換テーブル内の連続したアドレス領
域から前記輝度データを読出そうとする際は、 前記プロセッサは、前記バスを介し前記制御回路（の転
送開始アドレスレジスタ２３、転送データ数レジスタ２
４、およびコマンドレジスタ２５など）へ、（それぞれ
）前記輝度変換テーブル内の当該の読出に関わる輝度デ
ータの先頭アドレス、この読出に関わる輝度データの総
数、および読出を行うべき旨の指令を与えて、前記制御
回路を介し、画面の非表示期間に、前記輝度変換テーブ
ル内の当該の各輝度データをその読出アドレス順に前記
先入先出メモリに書込ませたのち、 前記バスを介し、この先入先出メモリをアクセスして当
該の各輝度データを前記読出アドレス順に読出すように
するｊものとする。

【作　用】

輝度変換テーブル４とシステムハス２の間に入れた先入
先出メモリ２１はバンファ効果を持ち、プロセッサ１が
この先入先出メモリ２１の使用可能時に随時この先入先
出メモリ２１を読み書きし、他方制御回路２２が表示ブ
ランキング期間において、この読み書きデータを先入先
出メモリ２１と輝度変換テーブル４との間で授受させる
ようにすることで、表示タイミングの拘束なしにプロセ
ッサ１の輝度変換テーブル４への間接アクセスを可能と
し、プロセッサ１によるバス２の専有や、プロセッサ１
の動作待ちを防ぐ。また、輝度変換テーブル４と先入先
出メモリ２１間のデータ転送は制御回路２２が行うので
プロセッサ１も介在せずに高速になる。

【実施例】

第１図は本発明の一実施例としての構成を示すブロック
図で第２図に対応するものである。第１図においては第
２図に対しシステムバス２と輝度変換テーブル４との間
に先入先出（Ｆｉｒｓｔ　　ＩｎＦｉｒｓｔ　　Ｏｕｔ
：　Ｆ　ｒ　ＦＯ）メモリ２１が新設されているほか、
システムバス２に接続されプロセッサ１の管理下にあっ
て輝度変換テーブル４および先入先出メモリ２１を制御
する制御回路２２が新設されている。 ここで先入先出メモリ２１はシステムバス２および先入
先出メモリバス８Ａを介しプロセッサ１の制御のもとて
プロセッサ１からの送信データを順次読込んで記憶する
と共に、制御回路２２の制御信号Ｒ／Ｗ、クロック信号
ＣＬＫ等による制御のもとで、輝度変換テーブルバス８
を介し輝度変換テーブル４へ（クロック信号ＣＬＫに同
期して）前記の記憶データをその記憶の順に（つまり先
に格納されたものから先に）順次出力する。 同様にこの先入先出メモリ２１は制御回路２２の制御信
号Ｒ／Ｗ、　クロック信号ＣＬＫ等による制御のもとで
、輝度変換テーブルデータバス８を介し、輝度変換テー
ブル４の送出データを（クロック信号ＣＬＫに同期して
）順次読込んで記憶すると共に、バス２および８Ａを介
しプロセッサｌの制御のもとで、前記の記憶データをそ
の記憶の順にプロセッサｌへ送信する。 また制御回路２２はシステムバス２を介してプロセンサ
１からアクセスされるレジスタ２３〜２６を備えると共
に、アドレスバス１０およびアドレスセレクタ７を介し
輝度変換テーブル４ヘアドレスを与えるためのアドレス
発生機構２７、先人先出メモリ２１へ与えるクロックＣ
ＬＫや制御信号Ｒ／Ｗの出力手段（図外）等を備えてい
る。 制御回路２２内のステータスレジスタ２６は先入先出メ
モリ２１の各種の状態を示す状態データを制御回路２２
が書込むレジスタであり、プロセッサ１はこのステータ
スレジスタ２６を見て制御回路２２や先入先出メモリ２
１を制御する。 次にコマンドレジスタ２５は制御回路２２に輝度変換テ
ーブル４に対するデータの書込、あるいは読出（つまり
データ転送）を行わせる旨の指令をプロセッサ１が書込
むレジスタである。 また転送データ数レジスタ２４はこのデータ転送の対象
となるデータの総数をプロセッサ１が書込むレジスタで
あり、転送開始アドレスレジスタ２３はこの転送データ
中の先頭データが格納されるべき輝度変換テーブル４内
のアドレスが書込まれるレジスタである。 次に第１図の動作を説明する。 （１）　　ＣＲＴ　６が表示中の動作；画像メモリ３の
画像データは画像データバス１１゜アドレスセレクタ７
を経由し、輝度変換テーブル４ヘアドレスとして入力さ
れ、輝度データ４ａに変換されてＤ／Ａコンバータ５に
送られる。 （２）輝度変換テーブル４の連続したアドレスにデ−夕
を書込む場合のプロセッサ１のフロー：■ステータスレ
ジスタ２６を読み先入先出メモリ２１が空き状態である
ことを（ＩＩ　ＬＱする。 ■バス２．８八を介し先入先出メモリ２１に輝度変換テ
ーブル４に書込むべきデータを、輝度変換テーブル４へ
の格納アドレスの順序に従って書込む。この場合、書込
データの総数は先入先出メモリ２１の容量を越えないよ
うにする。 ■転送開始アドレスレジスタ２３に輝度変換テーブル４
の転送開始アドレスを書込む。 ■転送データ数レジスタ２４に、転送データの総数を書
込む。なお、この値は先入先出メモリ２１に書込んだデ
ータ数と同じである。 ■コマンドレジスタ２５に先入先出メモリ２１から輝度
変換テーブル４へのデータ転送を指示するコマンドを書
込む。 以上のようにプロセッサ１が動作すると、制御回路２２
は前記■でコマンドが書込まれたコマンドレジスタ２５
により起動され、水平ブランキング期間１２または垂直
ブランキング期間１３の間に転送開始アドレスレジスタ
２３の設定値に基づき、アドレス発生機構２７より輝度
変換テーブル４への格納アドレスを１つのデータ転送終
了後９次の転送アドレスを発生させる形で順次発生させ
ると共に、先入先出メモリ２１へ制御信号Ｒ／Ｗ（の読
出信号）。 クロックＣＬＫ等を与え、先人先出メモリ２１の読出を
行いつつ、この読出データを輝度変換テーブル４へ書込
む。 ■なおこの間、プロセッサ１は所定の期間ごとにステー
タスレジスタ２６を読込み、データ転送の終了を確認す
る。 （３）輝度変換テーブル４の連続したアドレスからデー
タを読出す場合のプロセッサ１のフロー：■ステータス
レジスタ２６を読み先入先出メモリ２１が空き状態であ
ることを確認する。 ■転送開始アドレスレジスタ２３に輝度変換テーブル４
の転送開始アドレスを書込む。 ■転送データ数レジスタ２４に転送データの総数を書込
む、なおこの値は先入先出メモリ２１の容量を越えない
ようにする。 ■コマンドレジスタ２５に、輝度変換テーブル４から先
入先出メモリ２１へのデータ転送を指示するコマンドを
書込む。 以上のようにプロセッサが動作すると、制御回路２２は
、前記■においてコマンドが書込まれたコマンドレジス
タ２５により起動され、水平ブランキング期間１２．ま
たは垂直ブランキング１３の間に、転送開始アドレスレ
ジスタ２３の設定値に基づき、アドレス発生機構２７よ
り輝度変換テーブル４からの読出アドレスを１つのデー
タ転送終了後２次の転送アドレスを発生させる形で順次
発生させると共に、先入先出メモリ２１へ制御信号Ｒ／
Ｗ　（の書込信号）、クロックＣＬＫ等を与え、輝度変
換テーブル４の読出を行いつつ、この読出データを先入
先出メモリ２１へ書込む。 ■なおこの間プロセッサｌは所定の期間ごとにステータ
スレジスタ２６を読込み、データ転送の終了を確認する
。 ■この後、プロセッサｌは先入先出メモリ２１の書込デ
ータをバス２．および８＾を介し連続して読出す。

【発明の効果】

本発明によればシステムバス２と輝度変換テーブル４と
の間に、プロセッサｌが輝度変換テーブル４を読み書き
するデータを暫時格納するための先入先出メモリ２１を
置くと共に、プロセッサ１の制御下にあって先人先出メ
モリ２１と輝度変換テーブル４との間のデータ転送を制
御する制御回路２２を設けて、プロセッサ１が間接的に
輝度変換テーブル４を読み書きし得るようにしたので、
プロセッサ１が輝度変換テーブル４をアクセスしようと
して先入先出メモリ２１をアクセスする際、水平ブラン
キング期間１２または垂直ブランキング１３まで待たさ
れることが無くなり、従来に比べ先入先出メモリ２１ヘ
アクセス可能な時間は約３倍になる。また、先入先出メ
モリ２１と輝度変換テーブル４との間のデータ転送は、
システムバス２と切り離されるので、システムバス２上
でプロセッサｌのアクセスが待たされることも無くなり
、システムバス２の使用効率が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例としての構成を示すブロック
図、第２図は第１図に対応する従来のブロック図、第３
図はＣＲＴの動作時間の説明図、第４図は輝度変換テー
ブルの読出しアクセスの説明図である。 ｌ：プロセッサ、２ニジステムバス、３１ｉ＆メモリ、
４：輝度変換テーブル、５：Ｄ／Ａコンバータ、６：Ｃ
ＲＴ、７：アドレスセレクタ、８：輝度変換テーブルデ
ークバス、９：輝度変換テーブルアドレスバス、１０ニ
アドレスバス、１１：画像データバス、１２：水平ブラ
ンキング期間、１３：垂直ブランキング期間、１４：Ｃ
ＲＴ表示期間、２１：先入先出メモリ、２２：制御回路
、２３：転送開始アドレスレジスタ、２４：転送データ
数レジスタ、２５：コマンドレジスタ、２６：ステータ
スレジスタ、２７：アドレス発生機構、２８：ＲＡＭ。

Claims (1)

1. 【特許請求の範囲】 １）プロセッサとバスを介して接続された画像メモリと
   、 アドレス別に輝度データが格納され、前記画像メモリか
   ら読出された画像データをこのアドレスとする前記輝度
   データを出力するＲＡＭとしての輝度変換テーブルと、 この輝度変換テーブルから出力された前記輝度データを
   画面表示用の輝度信号に変換する輝度信号出力手段とを
   備え、 前記画像メモリの各画像データをそれぞれ該データに対
   応する輝度をもって表示する表示制御装置において、 前記バスと前記輝度変換テーブルとの間に先入先出メモ
   リを設けると共に、 前記バスと前記輝度変換テーブルおよび先入先出メモリ
   との間に制御回路を設け、 前記プロセッサが前記輝度変換テーブル内の連続したア
   ドレス領域へ前記輝度データを書込もうとする際は、 前記プロセッサは、前記バスを介し前記先入先出メモリ
   へ当該の書込に関わる各輝度データを前記輝度変換テー
   ブルへの書込アドレスの順に書込んだのち、 前記バスを介し前記制御回路へ前記書込アドレス中の先
   頭アドレス、この書込に関わる前記輝度データの総数、
   および書込を行うべき旨の指令を与えて、前記制御回路
   を介し、画面の非表示期間に前記先入先出メモリの各輝
   度データをそれぞれ前記輝度変換テーブルの当該の書込
   アドレスへこのアドレス順に書込ませ、 前記プロセッサが前記輝度変換テーブル内の連続したア
   ドレス領域から前記輝度データを読出そうとする際は、 前記プロセッサは、前記バスを介し前記制御回路へ、前
   記輝度変換テーブル内の当該の読出に関わる輝度データ
   の先頭アドレス、この読出しに関わる輝度データの総数
   、および読出を行うべき旨の指令を与えて、前記制御回
   路を介し、画面の非表示期間に、前記輝度変換テーブル
   内の当該の各輝度データをその読出アドレス順に前記先
   入先出メモリに書込ませたのち、 前記バスを介し、この先入先出メモリをアクセスして当
   該の各輝度データを前記読出アドレス順に読出すように
   することを特徴とする表示制御装置の輝度変換テーブル
   制御方法。