JPH021965A - 両方向入出力セル - Google Patents

両方向入出力セル

Info

Publication number
JPH021965A
JPH021965A JP63302123A JP30212388A JPH021965A JP H021965 A JPH021965 A JP H021965A JP 63302123 A JP63302123 A JP 63302123A JP 30212388 A JP30212388 A JP 30212388A JP H021965 A JPH021965 A JP H021965A
Authority
JP
Japan
Prior art keywords
region
drain
guard ring
node
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63302123A
Other languages
English (en)
Other versions
JPH0691200B2 (ja
Inventor
Haksong Park
パク、ハクソン
Kwanyong Sung
スン、クヮンヨン
Heonjoon Kim
キム、ヒョンジュン
Chaimin Lee
リー、チャイミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH021965A publication Critical patent/JPH021965A/ja
Publication of JPH0691200B2 publication Critical patent/JPH0691200B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体を利用した両方向入出力ヒルに係り、特
に、入力保護とラップ′アップ（１ａｔｃｈｕｐ）を防
止覆ることのできる両刃内入出力セルに関づる。
〔従来の技術〕
従来からＣＭＯ３集積回路を利用した入力または出力端
子として使用される両方向入出力ヒルは第３図に示７１
−Ｊζうに構成されている。
図面によれば、電源供給電圧Ｖｃｃと接地電圧ＶＳＳの
間にチャンネルを直列で接続した０ＭＯ８１−ランジス
タ１とｎＭｏ５　＋−ランジスタ２と、前記ｐＭＯ８ｔ
−シンジスタ１のゲートに接続された第１端子１２と、
前記ｎ　Ｍ　ＯＳ　＋−ランジスタ２のゲートに接続さ
れた第２蟻子１３と、而記ｎＭＯＳトランジスタ１のド
レーンとｎＭＯＳトランジスタ２のドレーンが接続され
た第１ノード１０と、電源供給電ＬＴ：Ｖｃｃと接地電
圧Ｖｓｓの間に直列接続されたダイオード５．６と、前
、１２ダイオード５．６の間の第２ノード１１と、第１
ノード１０と第２ノード１１との間に接続された多結晶
シリコンの抵抗４と、前記第１ノード１０に接続された
入出力用パッド３と、第３喘子１４と、前記第２ノード
１１と第３端子１４との間に接続された偶数個の反転ゲ
ー＋−７，８からなるバッファ手段によって構成されて
いる。
前記のような構造の両方向入出力セルにおいて、入力は
入出力バッド３と多結晶シリコンの抵抗４と第２ノード
１１と反転ゲー１−７．８と第３端子１４とを順次に経
てチップ内に伝ｊヱされる。一方、出力は第１端子と第
２端子に供給されるチップ内のコントロールロジックに
よって入出力用パッド３に伝達される。
第４図は第３図の一方のｎＭＯＳトランジスタ２部分の
レイアウト平面図である。
第４図において領１４２０はｎ形基板またはウェル領域
ぐあり、領域２１はｐウェルであり、領域２２は３Ｊ板
表面でｐつＬル２１をめぐらすｐ４−ガードリング領域
であり、領域２：３はｎＭＯ３Ｉ〜ランジスタのドレー
ンおよびソースになる＋１４領域であり、領域２４ａは
多結晶シリコンゲート部分であり、領１ｉｉ２４ｂは前
記第３図の第１喘子１３ど接続される多結晶シリコンゲ
ート部分であり、領ｂｌｔ２３ａ、２３ｂ、２３ｃ、２
３ｄは前記第３図の第１ノード１０と接続されるｎＭＯ
Ｓトランジスタのｎ＋ドレーン領域である。
第５図は第４図のａ　−ａ’線で切断した断面のＪＪ板
部分と各端子との接続関係だけを図示したちのＣある。
第５図において、半導体基板３０の上部に形成されたｐ
ウェル３１内にｎＭＯＳトランジスタのドレーン３２を
形成し、１）ａ記ｐウェル３１の周囲にｐ＋ガードリン
グ３３を形成し、ｎ形塁板上部の所定領域にｐＭＯＳト
ランジスタのドレーン３４を形成し、ｐＭ　ＯＳ　ｌ−
ランジスタの周辺にｎトガ−ドリンク３５を形成し、ｐ
＋ガードリング３３には接地電圧Ｖｓｓを、ｎ＋ガード
リング３５に【よ電源供給電圧ＶＣＣを供給し、各１−
ランジスタのドレーン３２．３４はそれぞれ入出力パッ
ド３と接続する。
（発明が解決しようとする課題〕 曲間構成の従来の両方向入出力ヒルにおいては、入出力
用パッド３に静電放電電圧（ＥＳＤＶ）によって瞬間的
に高電圧が発生して過電流が発生する場合がある。
もし、負の高電圧が入出力用パッド３に入力されると第
３図の第１ノード１０を通じて第４図のｎトドレーン領
Ｖｉ２３ａ〜２３ｄと第５図のドレーン３２とに負の高
電圧が印加される。
この場合、第４図の各ｎ＋ドレーン領域２３ａ〜２３ｄ
と基板が接した領域２５．２６，２７゜２８を通じて、
ｐ＋ガードリング２２に電流が流れる。しかし、前記狭
い領域２５〜２８だけで【、Ｌ入出力用バッド３に印加
された電圧で発生する過°市流を短い時間で陥入するこ
とができないから、前記過゛市流がチップ内部に入力さ
れ、過電流が流れるときＩｖｊ　ｆｌｌ的八温へよる劣
化現象から素子が破壊される問題点がある。
本発明の目的は、予期されなかった高電圧または静電放
電電圧などが印加しても半導体の破壊とラッヂアップと
を確実に防止することのできる両方向入出力セルを提供
することにある。
〔課題を解決するための手段〕
本発明の両方向入出力セルは、入出力パッドと、第１ノ
ードど、第２ノードど、所定信号を入力する第１，１夕
よび第２端子と、所定信号を出力する第３端子と、前記
第２ノードと電源供給端ｆおよび１＆地端トとにそれぞ
れ接続されたダイオードで構成される入力保護手段と、
前記第２ノードと第３端子との間に接続されたバッフ１
手段と、前記第１ノードと電源供給端子および接地端子
の間にそれぞれのドレーンが接続され、かつ、ゲートが
前記第１　Ｊ５よび第２端子に接続されて第１および第
２端子の入力によって第１ノードの電圧状態を前記入出
力パッドに伝達する論理手段とを有する両方向入出力セ
ルにおいて、前記論理手段が、前記ドレーンのチャンネ
ルと反対側の領域外部仝而に当該ドレーンと反対導電形
の半導体領域を近接して有するＭＯＳ　Ｉ−ランジスタ
によって形、成されていることを特徴としている。
〔作　用〕
本発明によれば、両方向入出力パッドに接続される各Ｍ
　ＯＳ　Ｉ−ランジスタのドレーンのチャンネルと反対
側の領域に、当該ドレーンと反対導電形の半導体領域を
形成しているので、曲間入出力用パッドを通じて予期さ
れない高電圧または静電放電電圧等が印加されても、こ
れらに基づくリージ電流を前記半導体領域を通じて短時
間に良ηＹかつ確実に除去することができ、本発明のヒ
ルの破壊およびラッヂアップ等を確実に防止することが
できる。
〔実施例〕
以下、本発明を添付した第１図および第２図に示す実施
例により詳細に説明する。
本発明の両方向入出力ヒルも、第３図に示す回路構成を
イＪしており、史に１１４記目的を達成づ−るように構
成されている。
第１図は本発明に係るｎＭＯＳ　ｔ−ランジス９２部分
の第４図と同様のレイアウト平面図である。
第１図に４３いて、領域４０はｎ形半導体基板またはつ
Ｕ　）Ｌ／　ｉｉｔ板であり、領域４１は多結品シリ］
ンゲー１〜領域であり、領域４２はｎＭＯＳトランジス
タのソース領域であり、領域４３（まｎＭＯＳトランジ
スタのドレーン領域であり、領１ａｔ４４はｐト形つＬ
ル領域であり、領域４５はｐ」・シンク領域を兼ねるｐ
＋ガードリング領域であり、領域４６はｐ＋万一ドリン
グ領ｌ或である。
１）４記領域４２には図示されなかった接触領域を通じ
て）ヰ地°電圧が供給され、領域４３には図示されなか
った接触領域を通じて入出力パッド３に印加される゛電
圧が供給される。
第１図には図示していないが、ｐＭＯ８Ｉ−ランジスタ
のドレーンにも同様にドレーンに近接して「１＋ガード
リングまたはｎ＋シンクを形成しである（第２図参照）
。
第２図はこの発明の全体レイアウト平面図を第１図のｂ
−ｂ’線で切断した断面の基板部分と各端子との接続関
係だけを図示したｂのである。
第２図においてｎ形半導体またはウェル５０上に形成さ
れた領域５１はｐウェルであり、領域５２は接地電圧ｙ
ｓｓが印加されるｎＭＯ３トランジスタのソース領域で
あり、領域５３は入出力パッドと接続するｎＭＯＳトラ
ンジスタのドレーン領域であり、領域５４と５５１．ｉ
接地電圧が印加されるｐ＋ガードリング領域であり、領
域５６は人出内用パッド３と接続するｐＭＯ８ｌ−ラン
ジスタのドレーン領域であり、領域５７は電源供給電圧
Ｖｃｃと接続されるソース領域であり、領域５８゜５９
は電源供給電圧ＶＣＣが印加されるｎ＋ガードリング領
域である。
次に、本実施例の作用を説明する。
０の高電圧が人出内用バッド３に入力されると、第３図
の第１ノード１０を通じて第１図の領域４３に負の高電
圧が印加される。
このとき第１図に示すように、ドレーン領域４３のチャ
ンネルと反対側の周囲に広い範囲のｐ→ガードリング４
５が形成されていて、ドレーン領域４３３に発ｌトシた
１ノージ電流は、短時間に容易にｐ＋シンクおよびまた
はｐ＋ガードリング４Ｆ）を通じて分散される。
また、正の電圧が印加されると第２図に図示しＩこｊ、
うに形成されたｏｖｏｓ　トランジスタのドレーン５６
を通じて、このドレーン５６のチャンネルど反ス・ｊ側
の周囲に形成されているｎ＋シンクおよびまたはｎ１ガ
ードリング５８のほうに衝”？電流が流れる。
従っＣ１静電放電電圧による衝撃電流をｐ＋シンクおよ
びまたはｐ＋ガードリング４５またはｎ＋シンクおよび
まＩこはｎ−＋ガードリング５８と保護ダイオード５．
６とぐ同時に除去するから、ＣＭ　ＯＳ素子を破壊され
るのを確実に防止することができる。史に、ｐ＋やｎ＋
シンクは広い面積にガードリングをレイアウトするとの
同様にして、基板に注入された少数１−ヤリャが広く拡
散するのを防止して、相対トランジスタのドレーンｆｒ
４ｂｌｉに移動する少数キャリＶの絶対１ｄを減少させ
ることが“ｃ（！る。。
なお、本発明は前記実施例に限定されるしのではなく、
必要に応じて変更することがで、きる。
〔発明の効果〕
このように本発明の両方向入出力セルは構成され作用す
るしのであるから、少数１ヤリャの拡１′１を防止して
ラッヂアップを効果的に防止することができ、またＣＭ
Ｏ３集積回路の信頼性をあげることができ、半導体等の
破壊を防止することもでき、耐久性に優れたものとなる
等の効果を奏する。
【図面の簡単な説明】
第１図は本発明の両り内入出力セルの一実施例を示す一
部のレイアウト平面図、第２図は本発明による全体レイ
アウト平面図を第１図のｂ−ｂ’線で切断した断面図、
第３図は一般の両方向入出力セルの回路図、第４図は第
３図の一部分のレイアウト平面図、第５図は第４図のａ
−ａ’線で切断した断面図である。 １−ＬＩ　Ｍ　ＯＳ　ｌ−ランジスタ、２　・ｎ　Ｍ　
ＯＳ　ｔ−ランジスタ、３・・・人出内用パッド、１０
・・・第１ノード、１１・・・第２ノード、１２・・・
第１端子、１３・・・第２端ｆ、１４・・・第３端ｆ、
４０・・・つ■層領域、４１・・・多結晶シリコングー
１〜領域、４２・・・ソース領域、４３，５３．５６・
・・ドレーン領域、４４・・・ｐ形つＬ層領域、４５・
・・ｐ＋シンク領域およびまたはｐ（−ガードリング領
域、４０・・・ｐ＋ガードリング領１或、５０・・・ｎ
形半導体す根域、５１・・・ｐウェル、５２．５７・・
・ソース領１或、５４．５５・・・ｐ十）Ｊ−ドリング
ダｊ域、５８．５９・・・ｎ＋ガードリング１１′１域
。

Claims (1)

    【特許請求の範囲】
  1. 入出力パッドと、第１ノードと、第２ノードと、所定信
    号を入力する第１および第２端子と、所定信号を出力す
    る第３端子と、前記第２ノードと電源供給端子および接
    地端子とにそれぞれ接続されたダイオードで構成される
    入力保護手段と、前記第２ノードと第３端子との間に接
    続されたバッファ手段と、前記第１ノードと電源供給端
    子および接地端子の間にそれぞれのドレーンが接続され
    、かつ、ゲートが前記第１および第２端子に接続されて
    第１および第２端子の入力によって第１ノードの電圧状
    態を前記入出力パッドに伝達する論理手段とを有する両
    方向入出力セルにおいて、前記論理手段が、前記ドレー
    ンのチャンネルと反対側の領域外部全面に当該ドレーン
    と反対導電形の半導体領域を近接して有するＭＯＳトラ
    ンジスタによって形成されていることを特徴とする両方
    向入出力セル。
JP63302123A 1987-11-30 1988-11-29 両方向入出力セル Expired - Fee Related JPH0691200B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019870013615A KR900001398B1 (ko) 1987-11-30 1987-11-30 양방성 입출력 셀
KR13615 1987-11-30

Publications (2)

Publication Number Publication Date
JPH021965A true JPH021965A (ja) 1990-01-08
JPH0691200B2 JPH0691200B2 (ja) 1994-11-14

Family

ID=19266510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63302123A Expired - Fee Related JPH0691200B2 (ja) 1987-11-30 1988-11-29 両方向入出力セル

Country Status (3)

Country Link
US (1) US4937471A (ja)
JP (1) JPH0691200B2 (ja)
KR (1) KR900001398B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991005371A1 (en) * 1989-09-27 1991-04-18 David Sarnoff Research Center, Inc. Nmos device with integral esd protection

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212618A (en) * 1990-05-03 1993-05-18 Linear Technology Corporation Electrostatic discharge clamp using vertical NPN transistor
US5286992A (en) * 1990-09-28 1994-02-15 Actel Corporation Low voltage device in a high voltage substrate
US5844760A (en) * 1991-03-22 1998-12-01 Fuji Electric Co., Ltd. Insulated-gate controlled semiconductor device
US5517048A (en) * 1993-07-23 1996-05-14 Vlsi Technology, Inc. Pad structure with parasitic MOS transistor for use with semiconductor devices
US5703747A (en) * 1995-02-22 1997-12-30 Voldman; Steven Howard Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
US5807791A (en) * 1995-02-22 1998-09-15 International Business Machines Corporation Methods for fabricating multichip semiconductor structures with consolidated circuitry and programmable ESD protection for input/output nodes
US5625301A (en) * 1995-05-18 1997-04-29 Actel Corporation Flexible FPGA input/output architecture
US5714785A (en) * 1996-01-16 1998-02-03 Vlsi Technology, Inc. Asymmetric drain/source layout for robust electrostatic discharge protection
US5637902A (en) * 1996-01-16 1997-06-10 Vlsi Technology, Inc. N-well resistor as a ballast resistor for output MOSFET
US6825504B2 (en) * 1999-05-03 2004-11-30 Hitachi, Ltd. Semiconductor integrated circuit device and method of manufacturing the same
EP4376066A1 (en) * 2022-11-28 2024-05-29 Samsung Electronics Co., Ltd. Semiconductor device including common body bias region

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947727A (en) * 1974-12-10 1976-03-30 Rca Corporation Protection circuit for insulated-gate field-effect transistors
JPS56122526A (en) * 1980-03-03 1981-09-26 Fujitsu Ltd Semiconductor integrated circuit
JPS58119670A (ja) * 1982-01-11 1983-07-16 Nissan Motor Co Ltd 半導体装置
JP2605687B2 (ja) * 1986-04-17 1997-04-30 三菱電機株式会社 半導体装置
IT1215131B (it) * 1986-12-03 1990-01-31 Sgs Microelettronica Spa Protezione dei circuiti integrati contro scariche elettrostatiche
JPH0821632B2 (ja) * 1987-01-10 1996-03-04 三菱電機株式会社 半導体集積回路
JPH0758734B2 (ja) * 1987-02-23 1995-06-21 株式会社東芝 絶縁ゲ−ト型セミカスタム集積回路
US4802054A (en) * 1987-03-13 1989-01-31 Motorola, Inc. Input protection for an integrated circuit
US4829350A (en) * 1988-05-05 1989-05-09 National Semiconductor Corporation Electrostatic discharge integrated circuit protection
US4870530A (en) * 1988-06-27 1989-09-26 Advanced Micro Devices, Inc. Electrostatic discharge protection circuitry for any two external pins of an I.C. package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1991005371A1 (en) * 1989-09-27 1991-04-18 David Sarnoff Research Center, Inc. Nmos device with integral esd protection
EP0494184A1 (en) * 1989-09-27 1992-07-15 Sharp Corporation Nmos device with integral esd protection
EP0494184B1 (en) * 1989-09-27 1999-04-14 Sharp Corporation Mos device with integral esd protection

Also Published As

Publication number Publication date
KR900001398B1 (ko) 1990-03-09
JPH0691200B2 (ja) 1994-11-14
KR890009002A (ko) 1989-07-13
US4937471A (en) 1990-06-26

Similar Documents

Publication Publication Date Title
KR910001982B1 (ko) 절연게이트형 세미카스텀집적회로
US4607274A (en) Complementary MOS field effect transistor integrated circuit with protection function
JPH021965A (ja) 両方向入出力セル
KR950012707A (ko) 반도체 장치
JPH0653497A (ja) 入出力保護回路を備えた半導体装置
JPH0439785B2 (ja)
JPH02238668A (ja) 半導体装置
JPS58222573A (ja) 半導体集積回路装置
JP2659214B2 (ja) マスタスライス型半導体集積回路
KR960002788A (ko) 반도체 소자의 데이터 출력버퍼
JPH0532908B2 (ja)
JP2002083933A (ja) 半導体装置
JP3274561B2 (ja) 半導体集積回路
JP2659215B2 (ja) マスタスライス型半導体集積回路
JPS6146046A (ja) 半導体集積回路装置
JPS61280650A (ja) 入力回路
JPS6085623A (ja) Ｃｍｏｓ集積回路装置
JPS62109354A (ja) 半導体集積回路
JPH0661439A (ja) 半導体集積回路装置
JPH0669429A (ja) 半導体回路
JPS6031266A (ja) 半導体装置
JP2870923B2 (ja) 半導体集積回路の保護回路
KR100248341B1 (ko) Cmos의 배열방법
JPS649737B2 (ja)
JPH0242759A (ja) 半導体入力保護回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071114

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081114

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees