JPS62109354A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62109354A JPS62109354A JP60249584A JP24958485A JPS62109354A JP S62109354 A JPS62109354 A JP S62109354A JP 60249584 A JP60249584 A JP 60249584A JP 24958485 A JP24958485 A JP 24958485A JP S62109354 A JPS62109354 A JP S62109354A
- Authority
- JP
- Japan
- Prior art keywords
- well
- negative
- input
- potential
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000295 complement effect Effects 0.000 claims description 5
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、相補型ＭＯ５半導体集積回路に関し、特に
その入力保護回路の改良に関するものである。
その入力保護回路の改良に関するものである。
従来の入力保護回路を有する半導体集積回路について説
明する。
明する。
第２図は一般的なＮ−基板ツインウェル（ＴＷＩＮ−Ｗ
ＥＬＬ）構造の半導体集積回路を示す断面図である。図
において、１はＮ−基板、２はＰ−ウェル、４はＮ−ウ
ェルである。また、Ｉ（１０はＮ＋ソース１２．１３．
ドレイン１４及びゲート１５により構成されるＰチ
ャネルトランジスタ、２００はゲート１６． ドレイ
ン１７及びＰ＋ソース１８．１９により構成されるＮチ
ャネルトランジスタである。そして、Ｎ−基板１及びＮ
−ウェル４はＶｃｃ電圧に保たれており、Ｐ−ウェル２
は接地されている。
ＥＬＬ）構造の半導体集積回路を示す断面図である。図
において、１はＮ−基板、２はＰ−ウェル、４はＮ−ウ
ェルである。また、Ｉ（１０はＮ＋ソース１２．１３．
ドレイン１４及びゲート１５により構成されるＰチ
ャネルトランジスタ、２００はゲート１６． ドレイ
ン１７及びＰ＋ソース１８．１９により構成されるＮチ
ャネルトランジスタである。そして、Ｎ−基板１及びＮ
−ウェル４はＶｃｃ電圧に保たれており、Ｐ−ウェル２
は接地されている。
第３図は一般的に用いる半導体集積回路装置の人力保護
回路を示す回路図である。図において、５は入力端子、
６はＮ＋拡散層よりなる抵抗（Ｒ）、ＱｌはＮチャネル
の保護用トランジスタである。
回路を示す回路図である。図において、５は入力端子、
６はＮ＋拡散層よりなる抵抗（Ｒ）、ＱｌはＮチャネル
の保護用トランジスタである。
第４図は第３図の入力保護回路を第２図の相補型半導体
集積回路に通用した時の断面図を示す。図において、第
２図及び第３図と同一符号は同一部分を示し、上記トラ
ンジスタＱ１はドレイン７゜ゲート１０及びＰ＋ソース
８，２０により構成されている。
集積回路に通用した時の断面図を示す。図において、第
２図及び第３図と同一符号は同一部分を示し、上記トラ
ンジスタＱ１はドレイン７゜ゲート１０及びＰ＋ソース
８，２０により構成されている。
次に動作について説明する。入力端子５より入ったサー
ジは、Ｎ十層よりなる抵抗６を通して減衰され、さらに
トランジスタＱ１のバンチスルーにより取り除かれる。
ジは、Ｎ十層よりなる抵抗６を通して減衰され、さらに
トランジスタＱ１のバンチスルーにより取り除かれる。
こうして入力保護回路により内部回路は保護される。一
方、入力信号が入った場合は、該入力信号は抵抗６と浮
遊容量とによる時定数だけ遅延された後内部に伝わる。
方、入力信号が入った場合は、該入力信号は抵抗６と浮
遊容量とによる時定数だけ遅延された後内部に伝わる。
従来の入力保護回路を有する半導体集積回路は以上の様
に構成されていたので、負の入力レベル信号及び負のサ
ージノイズが印加された時、抵抗ＲとＰ−ウェル間、及
びトランジスタＱ１のドレインとＰ−ウェル間が順方向
にバイアスされてしまい、Ｐ−ウェルとの間に大電流が
流れてしまう。
に構成されていたので、負の入力レベル信号及び負のサ
ージノイズが印加された時、抵抗ＲとＰ−ウェル間、及
びトランジスタＱ１のドレインとＰ−ウェル間が順方向
にバイアスされてしまい、Ｐ−ウェルとの間に大電流が
流れてしまう。
よってこれを防ぐ為に、抵抗Ｒをポリシリコン等で形成
する構造が取られたが、これにおいてもトランジスタＱ
１のドレインのノードは基板上に形成される為に、同じ
問題点を根本的に解消しない。
する構造が取られたが、これにおいてもトランジスタＱ
１のドレインのノードは基板上に形成される為に、同じ
問題点を根本的に解消しない。
よって入力信号のローレベルの規定等をきびしく設定し
たり、負の入力信号レベルを禁止する等のマージンのな
い入力保護回路となってしまう問題点があった。
たり、負の入力信号レベルを禁止する等のマージンのな
い入力保護回路となってしまう問題点があった。
この発明は上記のような問題点を解消するためになされ
たも°ので、入力信号のローレベルに対してマージンを
有し、かつ負のサージ等のノイズに対しても有効な入力
保護回路を有する半導体集積回路を提供することを目的
とするものである。
たも°ので、入力信号のローレベルに対してマージンを
有し、かつ負のサージ等のノイズに対しても有効な入力
保護回路を有する半導体集積回路を提供することを目的
とするものである。
ｃ問題点を解決するための手段〕
この発明に係る半導体集積回路は、入力保護回路を形成
する抵抗Ｒ及びトランジスタＱ１を負電位に接続したウ
ェル内に形成したものである。
する抵抗Ｒ及びトランジスタＱ１を負電位に接続したウ
ェル内に形成したものである。
この発明においては、入力保護回路を形成する抵抗Ｒ及
びトランジスタＱ１を負電位に接続したウェル内に形成
するようにしたから、入力信号のローレベルに対しても
マージンを有し、かつ負のサージ等のノイズに対しても
有効となる。
びトランジスタＱ１を負電位に接続したウェル内に形成
するようにしたから、入力信号のローレベルに対しても
マージンを有し、かつ負のサージ等のノイズに対しても
有効となる。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による半導体集積回路を示す
断面図である。図において、従来例と同一符号は同一部
分を示す。１１は半導体基板１上で形成された基板電圧
発生回路で得られる負電位、３はこの負電位１１に接続
されたＰ−ウェルである。そして、入力保護回路を形成
する抵抗Ｒ及びトランジスタＱ１は、負電位１１に接続
されたＰ−ウェル３上に形成されている。
断面図である。図において、従来例と同一符号は同一部
分を示す。１１は半導体基板１上で形成された基板電圧
発生回路で得られる負電位、３はこの負電位１１に接続
されたＰ−ウェルである。そして、入力保護回路を形成
する抵抗Ｒ及びトランジスタＱ１は、負電位１１に接続
されたＰ−ウェル３上に形成されている。
次に作用効果について説明する。Ｐ−ウェルの接続され
ている電位よりレベルの大きい負の信号が入力端子５か
ら入力された場合、抵抗Ｒ６とＰ−ウェル３間、及びト
ランジスタＱ１のドレイン７とＰ−ウェル３間は順方向
にならない。従って、この入力保護回路は、負の入力レ
ベル信号に対して大きなマージンを有することとなり、
また負のサージ等のノイズに対しても同様である。
ている電位よりレベルの大きい負の信号が入力端子５か
ら入力された場合、抵抗Ｒ６とＰ−ウェル３間、及びト
ランジスタＱ１のドレイン７とＰ−ウェル３間は順方向
にならない。従って、この入力保護回路は、負の入力レ
ベル信号に対して大きなマージンを有することとなり、
また負のサージ等のノイズに対しても同様である。
以上の様に、この発明によれば、入力保護回路のウェル
電位を負にバイアスしたので、負の入力信号レベルに対
するマージン、さらには負のサージ等によるノイズに対
するマージンの大きな入力保護回路が得られる効果があ
る。
電位を負にバイアスしたので、負の入力信号レベルに対
するマージン、さらには負のサージ等によるノイズに対
するマージンの大きな入力保護回路が得られる効果があ
る。
第１図はこの発明の一実施例による半導体集積回路を示
す断面図、第２図は従来の相補型ＭＯＳ半導体集積回路
の断面図、第３図は一般的な入力保護回路の等価回路図
、第４図は第３図に示す入力保護回路を第２図に示す相
補型ＭＯＳ半導体集積回路に通用したものの断面図であ
る。 図において、■はＮ−基板、２，３はＰ−ウェル、４は
Ｎ−ウェル、５は入力端子、６は抵抗（Ｒ） 、７，８
．１０はトランジスタＱ１を形成するドレイン、ソース
、ゲート、１１は負電位である。 なお図中同一符号は同−又は相当部分を示す。
す断面図、第２図は従来の相補型ＭＯＳ半導体集積回路
の断面図、第３図は一般的な入力保護回路の等価回路図
、第４図は第３図に示す入力保護回路を第２図に示す相
補型ＭＯＳ半導体集積回路に通用したものの断面図であ
る。 図において、■はＮ−基板、２，３はＰ−ウェル、４は
Ｎ−ウェル、５は入力端子、６は抵抗（Ｒ） 、７，８
．１０はトランジスタＱ１を形成するドレイン、ソース
、ゲート、１１は負電位である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）第１の導電型半導体基板上に、第１、第２の導電
型からなる第１、第２のウェルが形成された相補型ＭＯ
Ｓ半導体装置において、 上記半導体基板及び第１ウェルは第１の電位に接続され
、 第２ウェルは第２の電位に接続され、 第２の導電型からなり入力保護回路を有する第３ウェル
が上記第１ウェルの前段に設けられ、該第３ウェルは上
記第２の電位よりも負の電位に接続されていることを特
徴とする半導体集積回路。 - （２）上記第３ウェルに接続されている電位は、上記半
導体基板上で形成された基板電圧発生回路で得られる負
電位であることを特徴とする特許請求の範囲第１項記載
の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249584A JPH0685422B2 (ja) | 1985-11-07 | 1985-11-07 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60249584A JPH0685422B2 (ja) | 1985-11-07 | 1985-11-07 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62109354A true JPS62109354A (ja) | 1987-05-20 |
| JPH0685422B2 JPH0685422B2 (ja) | 1994-10-26 |
Family
ID=17195183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60249584A Expired - Lifetime JPH0685422B2 (ja) | 1985-11-07 | 1985-11-07 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685422B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782192A1 (en) * | 1995-12-30 | 1997-07-02 | Samsung Electronics Co., Ltd. | Electrostatic discharge structure of semiconductor device |
| US6906971B2 (en) | 1994-06-28 | 2005-06-14 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| JP2007149358A (ja) * | 2005-11-24 | 2007-06-14 | Toyota Motor Corp | 燃料電池用セパレータ |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7106568B2 (en) * | 2004-08-27 | 2006-09-12 | United Microelectronics Corp. | Substrate-triggered ESD circuit by using triple-well |
-
1985
- 1985-11-07 JP JP60249584A patent/JPH0685422B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6906971B2 (en) | 1994-06-28 | 2005-06-14 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| EP0782192A1 (en) * | 1995-12-30 | 1997-07-02 | Samsung Electronics Co., Ltd. | Electrostatic discharge structure of semiconductor device |
| US5760446A (en) * | 1995-12-30 | 1998-06-02 | Samsung Electronics Co., Ltd. | Electrostatic discharge structure of semiconductor device |
| JP2007149358A (ja) * | 2005-11-24 | 2007-06-14 | Toyota Motor Corp | 燃料電池用セパレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0685422B2 (ja) | 1994-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0151070B2 (ja) | ||
| JPH0897362A (ja) | 半導体集積回路の電源保護回路 | |
| JPH0653497A (ja) | 入出力保護回路を備えた半導体装置 | |
| JPS62109354A (ja) | 半導体集積回路 | |
| JP2806532B2 (ja) | 半導体集積回路装置 | |
| JPH0228362A (ja) | 半導体集積回路装置 | |
| JPH0410225B2 (ja) | ||
| JPH02238668A (ja) | 半導体装置 | |
| JPS61263255A (ja) | 半導体装置のサ−ジ保護回路 | |
| JPH0379874B2 (ja) | ||
| JP2877175B2 (ja) | 半導体入力保護装置 | |
| JPH0669429A (ja) | 半導体回路 | |
| JPH06244371A (ja) | 半導体装置 | |
| JP3355651B2 (ja) | 静電気保護回路及び半導体装置 | |
| JPS60231356A (ja) | 相補形金属酸化膜半導体集積回路装置 | |
| JPH0532908B2 (ja) | ||
| JPH0314234B2 (ja) | ||
| JPH01239966A (ja) | 半導体入力保護素子 | |
| JPH02192760A (ja) | 半導体集積回路装置の過電圧吸収回路 | |
| JPH06177339A (ja) | 半導体集積回路 | |
| JPS61100954A (ja) | 半導体装置 | |
| JPS6146046A (ja) | 半導体集積回路装置 | |
| JPS61285751A (ja) | Ｃｍｏｓ型半導体装置 | |
| JPS6015973A (ja) | 半導体装置 | |
| JPH01278771A (ja) | 半導体集積回路の入力保護装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |