JPH02196544A - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JPH02196544A JPH02196544A JP1500589A JP1500589A JPH02196544A JP H02196544 A JPH02196544 A JP H02196544A JP 1500589 A JP1500589 A JP 1500589A JP 1500589 A JP1500589 A JP 1500589A JP H02196544 A JPH02196544 A JP H02196544A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- communication control
- section
- traffic
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 45
- 230000015654 memory Effects 0.000 claims abstract description 69
- 238000012544 monitoring process Methods 0.000 claims abstract description 39
- 230000004913 activation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、通信制御バッファメモリの使用状況を周期的
に監視し、そのバッファメモリの使用状況にもとづいて
トラヒックの制御を行う通信制御Ｊａ装置に関するもの
である。
に監視し、そのバッファメモリの使用状況にもとづいて
トラヒックの制御を行う通信制御Ｊａ装置に関するもの
である。
従来、この種の通信制御装置は通信制御バッファメモリ
監視部と、トラヒック制御部とを備え、前記監視部が一
定の周期で通信制御バッファメモリの使用状況を監視し
、その結果にもとづいてトラヒック制御部がトラヒック
の制御を行うようになっていた。そして、監視部がバッ
ファメモリを監視する周期は、バッファメモリの使用率
が変化しても常に一定であった。
監視部と、トラヒック制御部とを備え、前記監視部が一
定の周期で通信制御バッファメモリの使用状況を監視し
、その結果にもとづいてトラヒック制御部がトラヒック
の制御を行うようになっていた。そして、監視部がバッ
ファメモリを監視する周期は、バッファメモリの使用率
が変化しても常に一定であった。
従って、通信トラヒック■が急激に増加するような場合
には、それに伴って通信制御バッファメモリの使用率も
急、激に増大するが、通信制御バッファメモリ監視部が
バッファメモリを監視する周期は一定であるため、トラ
ヒックの制御が適切に行われないという問題があった。
には、それに伴って通信制御バッファメモリの使用率も
急、激に増大するが、通信制御バッファメモリ監視部が
バッファメモリを監視する周期は一定であるため、トラ
ヒックの制御が適切に行われないという問題があった。
すなわち、上述のような場合にはバッファメモリの監視
周期が艮ずぎるため、トラヒック制御部が監視部から通
知された使用率にもとづいてその増大に対応しようとし
ても、その時点ではすでにバッファメモリがオーバーフ
ローしてしまった後”乙適切なタイミングで通信制御を
行えず、通信の幅較状態を回避することが困難であった
。
周期が艮ずぎるため、トラヒック制御部が監視部から通
知された使用率にもとづいてその増大に対応しようとし
ても、その時点ではすでにバッファメモリがオーバーフ
ローしてしまった後”乙適切なタイミングで通信制御を
行えず、通信の幅較状態を回避することが困難であった
。
本発明の目的は、このような問題を解決し、通信制御バ
ッファメモリの使用率の増大に応じてバッファメモリの
監視周期を変化させることにより１−ラヒックの制御ヰ
が適切に行われるようにした通（３制御装置を提供する
ことにある。
ッファメモリの使用率の増大に応じてバッファメモリの
監視周期を変化させることにより１−ラヒックの制御ヰ
が適切に行われるようにした通（３制御装置を提供する
ことにある。
本発明は、通信制御バッファメモリの使用状況を周期的
に監視し、そのバッファメモリの使用状況にもとづいて
トラヒツクの制御Ｊｆｆを行う通信制御装置において、 通信制御バッファメモリの使用状況を所定の周期で監視
してそのバッファメモリの使用状況を表す信号を出力し
、所定の指示信号を受け取ったとき前記所定のｒ￥１期
を変更する通信制御バラツブメモリ監視部と、 この監視部からの前記信号にもとづく前記パフフ１メモ
リの使用率が所定の値を越えたとき、前記所定の指示信
号を前記監視部に出力するトラヒック制御部とを備えた
ことを特徴とする。
に監視し、そのバッファメモリの使用状況にもとづいて
トラヒツクの制御Ｊｆｆを行う通信制御装置において、 通信制御バッファメモリの使用状況を所定の周期で監視
してそのバッファメモリの使用状況を表す信号を出力し
、所定の指示信号を受け取ったとき前記所定のｒ￥１期
を変更する通信制御バラツブメモリ監視部と、 この監視部からの前記信号にもとづく前記パフフ１メモ
リの使用率が所定の値を越えたとき、前記所定の指示信
号を前記監視部に出力するトラヒック制御部とを備えた
ことを特徴とする。
前記トラヒック制御部は、前記通信制御バッファメモリ
監視部からの前記信号にもとづく前記バッファメモリの
使用率が所定の値を越えたとき、所定の指示信号を前記
監視部に出力する。そして前記監視部は、その所定の指
示信号を受け取ったときバッファメモリの監視周期を使
用率の増大に合わせ°ζ適切に変更する。従って、バッ
ファメモリの使用率が急激に増大しても、トラヒックの
制御は適切に行われる。
監視部からの前記信号にもとづく前記バッファメモリの
使用率が所定の値を越えたとき、所定の指示信号を前記
監視部に出力する。そして前記監視部は、その所定の指
示信号を受け取ったときバッファメモリの監視周期を使
用率の増大に合わせ°ζ適切に変更する。従って、バッ
ファメモリの使用率が急激に増大しても、トラヒックの
制御は適切に行われる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明による通信制御装置の一実施倒を示すブ
ロック図である。この通信制御装置は、主記憶装置１、
通信制御バッファメモリ監視部２、タイマ３、トラヒッ
ク制御部４、ならびに中央処理装置５により構成され、
主記憶装置１は、さらにメモリ哲理情報メモリ１１、通
信制御バッファメモリ１２、ならびに所定値メモリ１３
により構成されている。そして、主記憶装置１の各メモ
リ１１〜１３、監視部２、制御部４、ならびに中央処理
装置５はデータバス７および制御バス６により接続され
ている。監視部２は、バッファメモ１月２の使用状況を
、タイマ３からの信号で決まる周期で監視してそのバッ
ファメモリ１２の使用状況を表す信号を制御部４に出力
する。監視部２はまた、制御部４から所定の指示信号を
受け取ったときはタイマ３に通知して前記所定の周期を
変更する。制御部４は、監視部２からの前記信号にもと
づくバッファメモリ１２の使用率にもとづいてトラヒッ
クの制御を行う。監視部２はまた、バッファメモリ１２
の使用率がメモリ１３に格納された所定の値を越えたと
き、所定の指示信号を監視部２に出力し、バッファメモ
１月２の監視周期の変更を促す。
ロック図である。この通信制御装置は、主記憶装置１、
通信制御バッファメモリ監視部２、タイマ３、トラヒッ
ク制御部４、ならびに中央処理装置５により構成され、
主記憶装置１は、さらにメモリ哲理情報メモリ１１、通
信制御バッファメモリ１２、ならびに所定値メモリ１３
により構成されている。そして、主記憶装置１の各メモ
リ１１〜１３、監視部２、制御部４、ならびに中央処理
装置５はデータバス７および制御バス６により接続され
ている。監視部２は、バッファメモ１月２の使用状況を
、タイマ３からの信号で決まる周期で監視してそのバッ
ファメモリ１２の使用状況を表す信号を制御部４に出力
する。監視部２はまた、制御部４から所定の指示信号を
受け取ったときはタイマ３に通知して前記所定の周期を
変更する。制御部４は、監視部２からの前記信号にもと
づくバッファメモリ１２の使用率にもとづいてトラヒッ
クの制御を行う。監視部２はまた、バッファメモリ１２
の使用率がメモリ１３に格納された所定の値を越えたと
き、所定の指示信号を監視部２に出力し、バッファメモ
１月２の監視周期の変更を促す。
次に動作を第２図に示すフローチャートを用いて説明す
る。なお、フローチャートの左側の列のステップは監視
部２の動作を示し、右側の列のステップは制御１１部４
の動作を示す、監視部２はタイマ３による周期起動によ
り起動されると、制御バス６を介してメモリ１１をアク
セスし、データバス７を通じて現在のバッファメモリ１
２の使用率を読み出す（ステップ１０１）、そし”ζ、
所定の信号によりその使用率を制御部４に通知する（ス
テップ１０２）。
る。なお、フローチャートの左側の列のステップは監視
部２の動作を示し、右側の列のステップは制御１１部４
の動作を示す、監視部２はタイマ３による周期起動によ
り起動されると、制御バス６を介してメモリ１１をアク
セスし、データバス７を通じて現在のバッファメモリ１
２の使用率を読み出す（ステップ１０１）、そし”ζ、
所定の信号によりその使用率を制御部４に通知する（ス
テップ１０２）。
制御部４はこの使用率の通知を受け取ると（ステップ１
０３）、制御ｎバス６を介してメモリ１３をアクセスし
てデータバス７を通じて所定値を読み出す。
０３）、制御ｎバス６を介してメモリ１３をアクセスし
てデータバス７を通じて所定値を読み出す。
そして、その所定値と監視部２から通知されたバッファ
メモリの使用率とを比較する（ステップ１０４）。
メモリの使用率とを比較する（ステップ１０４）。
その結果、使用率が所定値以下のときは、トラヒックの
制御は行わず、監視部２は次の起動待ちとなる（ステッ
プ１１０）、 Ｌかし、使用率が所定値を越えたときは
、さらに使用率が所定の規制値を越えたか否かを判定し
くステップ１０５）、イエスのときは通信規制の実行を
中央処理装置５に促しＣ（ステップ１０６）、ステップ
１０７に進む、一方、ノーのときは直接ステップ１０７
に進む。そして、ステップ１０７で所定の指示信号を監
視部２に出力し、監視周期の短縮を指示する。監視部２
はこの指示を受けると（ステップ１０８）、タイマ３を
制御して監視部２を起動する周期を短縮さ・Ｕる（ステ
ップ１０９）。そして、監視部２は次の起動を待つ状態
となり（ステップ１１０）、次の起動で再びステップ１
０１からの動作を実行する。
制御は行わず、監視部２は次の起動待ちとなる（ステッ
プ１１０）、 Ｌかし、使用率が所定値を越えたときは
、さらに使用率が所定の規制値を越えたか否かを判定し
くステップ１０５）、イエスのときは通信規制の実行を
中央処理装置５に促しＣ（ステップ１０６）、ステップ
１０７に進む、一方、ノーのときは直接ステップ１０７
に進む。そして、ステップ１０７で所定の指示信号を監
視部２に出力し、監視周期の短縮を指示する。監視部２
はこの指示を受けると（ステップ１０８）、タイマ３を
制御して監視部２を起動する周期を短縮さ・Ｕる（ステ
ップ１０９）。そして、監視部２は次の起動を待つ状態
となり（ステップ１１０）、次の起動で再びステップ１
０１からの動作を実行する。
このように本発明の通信制御装置では、通信制御バッフ
ァメモリの使用率が急激に増大しても、それに応じてバ
ッファメモリの監視周期が短縮されるので、常に適切な
トラヒックの制御が行われてバッファメモリのオーバー
フローが防止され、通信制御装置が軸輪状態となること
が回避される。
ァメモリの使用率が急激に増大しても、それに応じてバ
ッファメモリの監視周期が短縮されるので、常に適切な
トラヒックの制御が行われてバッファメモリのオーバー
フローが防止され、通信制御装置が軸輪状態となること
が回避される。
以上説明したように本発明は、通信制御バッファメモリ
の使用状況を周期的に監視し、そのバッファメモリの使
用状況にもとづいてトラヒックの制御を行う通信制御装
置において、通信制御バッファメモリの使用状況を所定
の周期で監視してそのバッファメモリの使用状況を表す
信号を出力し、所定の指示信号を受け取ったとき前記所
定の周期を変更する通信制御バッファメモリ監視部と、
この監視部からの前記信号にもとづくバッファメモリの
使用率が所定の値を越えたとき、前記所定の指示信号を
監視部に出力するトラヒック制御部とを備え°ζいる。
の使用状況を周期的に監視し、そのバッファメモリの使
用状況にもとづいてトラヒックの制御を行う通信制御装
置において、通信制御バッファメモリの使用状況を所定
の周期で監視してそのバッファメモリの使用状況を表す
信号を出力し、所定の指示信号を受け取ったとき前記所
定の周期を変更する通信制御バッファメモリ監視部と、
この監視部からの前記信号にもとづくバッファメモリの
使用率が所定の値を越えたとき、前記所定の指示信号を
監視部に出力するトラヒック制御部とを備え°ζいる。
従って本発明の通信制御装置では、通信制御バッファメ
モリの使用率が急激に増大しても、それに応じてバッフ
ァメモリの監視周期が短縮されるので、常に適切なトラ
ヒックの制御が行われてバッファメモリのオーバーフロ
ーが防止され、通信制御装置が軸輪状態となることが回
避される。
モリの使用率が急激に増大しても、それに応じてバッフ
ァメモリの監視周期が短縮されるので、常に適切なトラ
ヒックの制御が行われてバッファメモリのオーバーフロ
ーが防止され、通信制御装置が軸輪状態となることが回
避される。
第１図は本発明による通信制御装置の一実施例を示すブ
ロック図、 第２図は第１図の通信制御装置の動作を示すフローチャ
ートである。 １ ・ ２ ・ ３ ・ ４ ・ ５ ・ ６ ・ ７ ・ １１・ １２・ １３・ 主記憶装置 通信制御バッファメモリ器視部 タイマ １−ラヒック制御部 中央処理装置 制御バス データバス メモリ管理情・＞ａメモリ 通信制御バララフメモリ 所定値メモリ 第１図
ロック図、 第２図は第１図の通信制御装置の動作を示すフローチャ
ートである。 １ ・ ２ ・ ３ ・ ４ ・ ５ ・ ６ ・ ７ ・ １１・ １２・ １３・ 主記憶装置 通信制御バッファメモリ器視部 タイマ １−ラヒック制御部 中央処理装置 制御バス データバス メモリ管理情・＞ａメモリ 通信制御バララフメモリ 所定値メモリ 第１図
Claims (1)
- （１）通信制御バッファメモリの使用状況を周期的に監
視し、そのバッファメモリの使用状況にもとづいてトラ
ヒックの制御を行う通信制御装置において、 通信制御バッファメモリの使用状況を所定の周期で監視
してそのバッファメモリの使用状況を表す信号を出力し
、所定の指示信号を受け取ったとき前記所定の周期を変
更する通信制御バッファメモリ監視部と、 この監視部からの前記信号にもとづく前記バッファメモ
リの使用率が所定の値を越えたとき、前記所定の指示信
号を前記監視部に出力するトラヒック制御部とを備えた
ことを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1500589A JPH02196544A (ja) | 1989-01-26 | 1989-01-26 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1500589A JPH02196544A (ja) | 1989-01-26 | 1989-01-26 | 通信制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02196544A true JPH02196544A (ja) | 1990-08-03 |
Family
ID=11876779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1500589A Pending JPH02196544A (ja) | 1989-01-26 | 1989-01-26 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02196544A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002297462A (ja) * | 2001-03-29 | 2002-10-11 | Minolta Co Ltd | 管理装置、管理プログラムおよび管理プログラムを記録したコンピュータ読取可能な記録媒体 |
| JP2005286476A (ja) * | 2004-03-29 | 2005-10-13 | Nec Saitama Ltd | メモリ空き容量報知機能付き電子機器及びその報知方法 |
| JP2010268321A (ja) * | 2009-05-15 | 2010-11-25 | Fujitsu Ltd | 伝送装置および伝送方法 |
-
1989
- 1989-01-26 JP JP1500589A patent/JPH02196544A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002297462A (ja) * | 2001-03-29 | 2002-10-11 | Minolta Co Ltd | 管理装置、管理プログラムおよび管理プログラムを記録したコンピュータ読取可能な記録媒体 |
| JP2005286476A (ja) * | 2004-03-29 | 2005-10-13 | Nec Saitama Ltd | メモリ空き容量報知機能付き電子機器及びその報知方法 |
| JP2010268321A (ja) * | 2009-05-15 | 2010-11-25 | Fujitsu Ltd | 伝送装置および伝送方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02235156A (ja) | 情報処理装置 | |
| EP3413162B1 (en) | Control system and control method for ddr system | |
| JPH02196544A (ja) | 通信制御装置 | |
| WO2021196842A1 (zh) | 数据传输方法和装置、可穿戴设备及存储介质 | |
| JPH1069470A (ja) | マルチプロセッサシステム | |
| JPH02128250A (ja) | 情報処理装置のアクセス制御回路 | |
| JPS6025952B2 (ja) | 時限方式 | |
| JPH0229455Y2 (ja) | ||
| JP2001043072A (ja) | 制御プログラム管理装置及び制御プログラム管理方法 | |
| JPS6093502A (ja) | デイジタル制御装置の出力保持方式 | |
| JPH0267655A (ja) | メモリ制御回路 | |
| JPH01124047A (ja) | タイムシェアリングシステム | |
| JPH01307997A (ja) | メモリ装置 | |
| JP2518886Y2 (ja) | 分散形制御システム | |
| JPH0588794A (ja) | 自動表示オフ機能制御方式 | |
| JPS59188757A (ja) | アドレス記憶制御装置 | |
| JPH0497416A (ja) | 受信バッファの制御方式 | |
| JPS61163423A (ja) | メモリバツクアツプ給電される処理装置 | |
| JPH03194793A (ja) | ダイナミックｒａｍの停電保護方式 | |
| JPS63278113A (ja) | タイマ制御装置 | |
| JPH02304481A (ja) | 表示制御装置 | |
| JPH0495141A (ja) | ウォッチドッグタイマによるマイコン監視方法 | |
| JPH0421992A (ja) | ダイナミックｒａｍ回路モジュール | |
| JPH03212747A (ja) | コンピュータ装置 | |
| JPH03296110A (ja) | プロセス監視制御装置 |