JPH02196491A - 厚膜回路基板 - Google Patents

厚膜回路基板

Info

Publication number
JPH02196491A
JPH02196491A JP1668389A JP1668389A JPH02196491A JP H02196491 A JPH02196491 A JP H02196491A JP 1668389 A JP1668389 A JP 1668389A JP 1668389 A JP1668389 A JP 1668389A JP H02196491 A JPH02196491 A JP H02196491A
Authority
JP
Japan
Prior art keywords
conductor layer
copper
copper conductor
soldering
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1668389A
Other languages
English (en)
Inventor
Shinpei Yoshioka
心平 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1668389A priority Critical patent/JPH02196491A/ja
Publication of JPH02196491A publication Critical patent/JPH02196491A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し発明の目的] (産業上の利用分野) 本発明は厚膜回路基板に係り、銅を導体とした回路基板
において半田付は性等の導体特性を良好とした厚膜回路
基板に関する。
(従来の技術) 近年、電子機器等の小形軽量化に伴い、ハイブリッドI
Cが多用されて来ている。このパイプリッドICは、一
般に、アルミナ等のけラミック材料で形成された絶縁基
板上に膜技術によって導体及び抵抗体を形成した厚膜回
路基板に、面付は可能なチップ部品を半田付(プして構
成されるものである。
このようなハイブリッドICの厚膜回路U板の分野にお
いては、銅をη体とし−(用いたものが注目されている
。これは、従来の銀・パラジウム導体を使用したものに
比較して、(1)インピーダンスが低い、(2)エレク
トロマイグレーション(移行現象)が発生し難い、等の
利点があるICめである。
一方、銅導体の欠点として、焼成時の雰囲気によっては
容易に表面が酸化し、半田付は性が劣化することが知ら
れている。
また、半田付は後の回路基板を熱エージングターると、
半田付はランド部において銅導体と絶縁基板間の接着力
が低下する現象を生じることがあるが、これは半田中の
錫が銅と金属間化合物を形成するためであると推定され
ている。
ところで、銅を導体とした厚膜回路単板の作成において
は、上記した利点の(1) 、 (2)を生かし銀・パ
ラジウム)9体を使用した場合よりファインライン化し
、微細な導体パターンを形成することが求められる。フ
ァインライン化を可能とするためには、銅ペーストのレ
オロジー的挙動の最適化ら必要であるが、印刷、乾燥時
のダレ、ニジミを防止するため、導体厚さを減じる必要
がある。しかしながら、導体厚さを減少すると、前述し
たように熱エージング後に導体の接着力の低下を招き、
信頼性が低下するという欠点があった。
また、一方、実装密度の向上に伴い、銅を導体として用
いたハイブリッドICでも、絶縁層を使用した多層化が
行われている。即ち、絶縁基板上に下層の導体層を形成
し、さらに絶縁層を介在して上層の導体層を形成してい
くような場合に、下層メ)体層は(れ自体の焼成後に、
絶縁層、上層心体層の焼成を受けることになり、焼成雰
囲気によっては半田付は性の低下が発生づるという欠点
があった。
(発明が解決しようとする課題) 上記の如く、従来は、銅導体を用いて微細な導体パター
ンを形成しようとすると、導体の厚さを減じる必要があ
り、熱エージングによって導体の接着力の低下を招くと
いう欠点がある。また、多層基板においては多層化の際
の焼成によって半[7(付は性の低下を沼くという欠点
があった。
そこで、本発明は上記の欠点を除去するためのもので、
銅を導体としで用いた場合に、導体の接着力の低下や半
田付は性の低下を招くことなく、ファインライン性にも
優れ、導体特性の良好な厚膜回路基板を提供することを
目的とするものである。
[発明の構成] (課題を解決するための手段) 本発明の厚膜回路基板は、絶縁基板上に形成される第1
の銅導体層の半田付はランド部上に、更に第2の銅導体
層を形成したことを特徴とするものである。
(作用) 本発明にa5いては、部品A′)リード線等が半田付i
Jされる半田付はランド部が複数の銅導体層から(1が
成され、半田41けランド部の導体厚さを回路部分の導
体厚さよりも増加できるので、熱エージング後に半田付
はランド部のt!i4尋休層の体着力を低下させず、厚
膜回路基板の信頼性を向上させることができる。即ら、
回路部分のファインライン性を保持したまま半田付は部
分の銅・錫の金属間化合物の発生原因となる錫の銅ど1
体への拡散の影響を、半田付はランド部の股厚増人にて
軽減づることが可能となる。
また、多層4板を構成1ろ場合は、半田付はランド部の
導体層の内、下部の導体層を回路部分の下層導体層と同
時に焼成し、上部の導体層を回路部分の上Fi39体層
と同時に焼成する。これにより、繰り返し焼成の場合に
問題となる半田付(プ性の低下を防止することができ、
ファインライン性を具備しかつ熱エージング後の信頼性
を備えた厚膜回路基板を1ワることができる。
(実施例) 以下、本発明の厚膜回路基板に係る一実施例について、
図面を参照して説明する。
第1図は本発明の−′尖施例の厚膜回路基板を丞す側断
面図である。
第1図(a)はアルミナ等のセラミック材料で形成され
た絶縁基板1を示している。この絶縁M板1の上には、
第1図(b)に示すように銅ペース(・をスクリーン印
刷法を用いて印刷しくこのときの膜厚は20〜30μm
Pi!度rある)、120℃で10分間空気中で乾燥後
、ピーク渇lな600℃で10分間に亘りベルト炉で窒
素中焼成し、銅導体層2Aを形成する。銅シー)体層2
Aの内、符号3髪よ半田付はランド部、4は微細パター
ンで構成されるファインライン部を示している。ファイ
ンライン部4のライン幅は100μm、ライン間のスペ
ースは100μmである。更に、第1図(C)に示すよ
うに半田付はランド部3上にスクリーン印刷法にて印刷
し、上記と同様にして乾燥・焼成して第2の銅導体層2
Bを形成する。このとき、第1の銅導体層2Aには繰り
返し焼成による変質層5が形成される。しかしながら、
半FT]付はランド部3にはこの様な変質層は形成され
ず、しかも2層構造であるので半田付は後に熱エージン
グを行っても錫の銅導体への拡散の影響が少なく絶縁基
板に対する接着力が損なわれない。
次に、第1図の実施例における銅導体の各種特性を比較
1゛るため、第2図〜第4図に比較例を示第2図に示づ
第1の比較例は、第1図の実施例(第1図(b))と同
様にして絶縁基板1上に銅ベーストを印刷し、乾燥・焼
成して銅導体層2Δを形成したものである。その後に1
(田(=Jけランド部3に銅ペーストを再度印刷するこ
となく、このままでサンプルとした。
第3図に示す第2の比較例は、第1図の実施例(第1図
(C))で得たサンプルに対し、ピーク温度600℃で
10分間のベル1−炉による窒素中焼成を更に2回行っ
たものである。これは、銅導体層と銅導体層の間に絶縁
層を介在させて多層基板を構成づる場合と同一の条件と
なるように繰り返し焼成を行ったものである。
第4図に示す第3の比較例は、絶縁基板1上に銅ペース
トをスクリーン印刷刃る場合のスクリーンの製版条件を
変更し、銅導体層2Aの膜厚を第2図の比較例(即ち、
第1図(b)の例)の場合の略2倍に厚く形成したもの
である。それ以外は第2図の比較例と同一の条件で印刷
、乾燥、焼成を行い、サンプルとした。
以上説明した第1図の実施例及び第2図〜第4図の第1
〜第3の比較例につき、銅導体の各秤特性を比較した結
果を第1表に示す。但し、表中に示す熱エージング後の
接着強度については、150℃で1000時間の熱エー
ジング後に、接着強度が1kQ/4mm2以上のものを
「○」とし、それ以下を「×」とした。ファインライン
性については、ラインとスペースの各々の幅を100μ
mとしてパターン形成が可能なものを「○」とし、不可
能なものを「×」とした。また、半田角1ブランド部の
半田付は性については、半田付は状態(濡れ性等)を目
視し、良好なものをrOJとし、不良なものを「×」と
した。
第1表によれば、本発明の実施例は導体に求められる必
要な特性を全て」にね備えていることが分る。
第1表 尚、上記実施例では、銅導体層を2層に÷(4成づ−る
場合について説明しているが、本発明は銅導体層を2層
以上の多層に構成づる場合にも応用できる。
また、厚膜回路基板が少なくとも2層以上の導体層を右
する所謂多層基板を構成する場合には、半田付はランド
部の導体層の内、下部の導体層を回路部分の下層導体層
と同時に焼成し、上部の3+7体層を回路部分の上層導
体層と同時に焼成する。
これにより、繰り返し焼成の場合に問題となる半田付は
性の低下を防止づることができ、ファインライン性を具
備しかつ熱エージング後の信頼性を備えた厚膜回路基板
を得ることができる。
[発明の効果] 以上述べたように本発明によれば、ファインライン性を
備え、半田付はランド部で問題となる熱エージング後の
接着強度低下や、半田付は性の低下のない、導体特性に
優れた厚膜回路基板を提供することができる。
【図面の簡単な説明】
第1図は本発明の一実施例の厚膜回路基板を示す側断面
図、第2図乃至第4図は第1図の本発明実施例に対する
比較例を示す側断面図である。 1・・・絶縁基板、2A、2B・・・銅導体層、3・・
・半田付はランド部。 1ゼ1v1女 第1図 12図 第3図 第4図

Claims (1)

  1. 【特許請求の範囲】 絶縁基板と、 この絶縁基板に銅ペーストを印刷焼成して形成される第
    1の銅導体層と、 この第1の銅導体層の半田付けランド部上にさらに銅ペ
    ーストを印刷焼成して形成される第2の銅導体層とを具
    備したことを特徴とする厚膜回路基板。
JP1668389A 1989-01-25 1989-01-25 厚膜回路基板 Pending JPH02196491A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1668389A JPH02196491A (ja) 1989-01-25 1989-01-25 厚膜回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1668389A JPH02196491A (ja) 1989-01-25 1989-01-25 厚膜回路基板

Publications (1)

Publication Number Publication Date
JPH02196491A true JPH02196491A (ja) 1990-08-03

Family

ID=11923117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1668389A Pending JPH02196491A (ja) 1989-01-25 1989-01-25 厚膜回路基板

Country Status (1)

Country Link
JP (1) JPH02196491A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431493A (en) * 1987-07-28 1989-02-01 Murata Manufacturing Co Metallized structure of ceramics substrate

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431493A (en) * 1987-07-28 1989-02-01 Murata Manufacturing Co Metallized structure of ceramics substrate

Similar Documents

Publication Publication Date Title
JPH04169002A (ja) 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JP2005159121A (ja) 積層セラミック電子部品
JPH02196491A (ja) 厚膜回路基板
JPS63144554A (ja) 厚膜混成集積回路基板の製造方法
JPS63257107A (ja) メタライズ組成物
JPS62145896A (ja) セラミツク銅多層配線基板の製造方法
JP2005285957A (ja) 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JPS60117796A (ja) 多層配線基板及びその製造方法
JPS61289691A (ja) メタライズ組成物
JP2569716B2 (ja) 多層厚膜ic基板の製造法
JP3197147B2 (ja) 多層セラミック基板の製造方法
KR0178788B1 (ko) 세라믹 팩키지의 제조방법
JP3289430B2 (ja) セラミック多層基板及びその製造方法
JP2842707B2 (ja) 回路基板
JPH04293298A (ja) 厚膜多層回路基板
JPS62150800A (ja) セラミツク銅多層基板の製造方法
JPS62149194A (ja) セラミツク銅多層基板の製造方法
JPH01140695A (ja) 電子回路部品の製造方法
JPS5999787A (ja) 厚膜配線基板
JPS59154098A (ja) セラミツクスル−ホ−ルプリント基板の製造方法
JPH08274435A (ja) セラミック回路基板
JPS63119291A (ja) 厚膜回路基板の製造方法
JPS6126292A (ja) セラミック多層配線基板の製造方法
JPH06237085A (ja) 集積回路用多層配線基板及びその製造方法
JPS60171793A (ja) 多層配線基板の製造方法