JPH06237085A - 集積回路用多層配線基板及びその製造方法 - Google Patents
集積回路用多層配線基板及びその製造方法Info
- Publication number
- JPH06237085A JPH06237085A JP5043366A JP4336693A JPH06237085A JP H06237085 A JPH06237085 A JP H06237085A JP 5043366 A JP5043366 A JP 5043366A JP 4336693 A JP4336693 A JP 4336693A JP H06237085 A JPH06237085 A JP H06237085A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- conductor
- ceramic green
- ceramic substrate
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 面実装用の混成集積回路用配線基板の小形
化。 【構成】 内層配線導体を有する同じ面積の平板状のセ
ラミック基板３を複数枚積層するとともに、上から２層
目に両側を延長して積層側面に沿って最下層の基板の裏
面の端縁部分を覆って折り曲げ成形されたセラミック基
板２を挟んで積層し、セラミック基板２の延長部分に内
層配線導体から連続形成された多数の端子用配線導体１
が設けられ、その先端部分が裏面に露出して外部基板へ
の接続端子電極となるように構成したことを特徴とす
る。
化。 【構成】 内層配線導体を有する同じ面積の平板状のセ
ラミック基板３を複数枚積層するとともに、上から２層
目に両側を延長して積層側面に沿って最下層の基板の裏
面の端縁部分を覆って折り曲げ成形されたセラミック基
板２を挟んで積層し、セラミック基板２の延長部分に内
層配線導体から連続形成された多数の端子用配線導体１
が設けられ、その先端部分が裏面に露出して外部基板へ
の接続端子電極となるように構成したことを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子機器に用いられ、
小形電子部品を実装するための集積回路用多層配線基板
に関し、特に外部回路へ面実装するための接続端子構造
を改良した集積回路用多層配線基板及びその製造方法に
関するものである。
小形電子部品を実装するための集積回路用多層配線基板
に関し、特に外部回路へ面実装するための接続端子構造
を改良した集積回路用多層配線基板及びその製造方法に
関するものである。
【０００２】
【従来の技術】従来の集積回路基板、例えば混成集積回
路用配線基板は、プラスチックまたはセラミックに小形
電子部品、例えばチップ部品を搭載して実装するための
配線導体が設けられ、外部回路への接続端子構造は、リ
ードピンを基板の周辺部分の配線導体に取り付けるよう
に構成されたものと、集積回路を外部基板に面実装（サ
ーフェスマウント）するために基板の周縁部分にスルー
ホールを分割したリードレス端子構造のものとがある。
図４は従来のリードレス端子構造の配線基板の斜視図で
あり、基板の周縁部分にスルーホールを分割した分割ス
ルーホール端子５が設けられている。但し、この図では
上面に電子部品を取り付けるための配線導体は図示を省
略した。
路用配線基板は、プラスチックまたはセラミックに小形
電子部品、例えばチップ部品を搭載して実装するための
配線導体が設けられ、外部回路への接続端子構造は、リ
ードピンを基板の周辺部分の配線導体に取り付けるよう
に構成されたものと、集積回路を外部基板に面実装（サ
ーフェスマウント）するために基板の周縁部分にスルー
ホールを分割したリードレス端子構造のものとがある。
図４は従来のリードレス端子構造の配線基板の斜視図で
あり、基板の周縁部分にスルーホールを分割した分割ス
ルーホール端子５が設けられている。但し、この図では
上面に電子部品を取り付けるための配線導体は図示を省
略した。
【０００３】
【本発明が解決しようとする課題】しかし、このような
従来の外部回路への接続端子構造では、次のような欠点
がある。リードピンを用いるように構成されたものは、
リードピンの集積回路基板へのはんだ付けと外部基板へ
のはんだ付けとの２度のはんだ付け工程が必要であり、
しかも出来上がった集積回路を外部基板に面実装するこ
とができない。また、リードレス端子構造のものは、ス
ルーホールを基板の周縁部分に並べて設けるためにある
程度の大きさが必要であり、とくに端子数が増えた場合
は集積回路の小形化に大きな制約となる。本発明の目的
は、このような従来の問題点を解決し、面実装すること
のできるリードレス端子構造で、しかも従来より小形化
することのできる集積回路用多層配線基板とその製造方
法を提供することにある。
従来の外部回路への接続端子構造では、次のような欠点
がある。リードピンを用いるように構成されたものは、
リードピンの集積回路基板へのはんだ付けと外部基板へ
のはんだ付けとの２度のはんだ付け工程が必要であり、
しかも出来上がった集積回路を外部基板に面実装するこ
とができない。また、リードレス端子構造のものは、ス
ルーホールを基板の周縁部分に並べて設けるためにある
程度の大きさが必要であり、とくに端子数が増えた場合
は集積回路の小形化に大きな制約となる。本発明の目的
は、このような従来の問題点を解決し、面実装すること
のできるリードレス端子構造で、しかも従来より小形化
することのできる集積回路用多層配線基板とその製造方
法を提供することにある。
【０００４】
【課題を解決するための手段】本発明の混成集積回路用
多層配線基板は、内層配線導体を有する複数のセラミッ
ク基板が積層され最上層のセラミック基板の上表面にチ
ップ部品搭載用の配線導体が形成された集積回路用多層
配線基板において、前記積層された複数のセラミック基
板の少なくとも上から２層目のセラミック基板は、該セ
ラミック基板の２辺が延長されて他のセラミック基板の
積層側面に沿って最下層のセラミック基板の底面の縁部
分を覆うように形成され、該セラミック基板の内層配線
導体に連続して設けられた外部回路接続用配線導体が底
面の縁部分に露出してその端縁部が外部基板接続用の端
子電極となるように構成されたことを特徴とするもので
ある。
多層配線基板は、内層配線導体を有する複数のセラミッ
ク基板が積層され最上層のセラミック基板の上表面にチ
ップ部品搭載用の配線導体が形成された集積回路用多層
配線基板において、前記積層された複数のセラミック基
板の少なくとも上から２層目のセラミック基板は、該セ
ラミック基板の２辺が延長されて他のセラミック基板の
積層側面に沿って最下層のセラミック基板の底面の縁部
分を覆うように形成され、該セラミック基板の内層配線
導体に連続して設けられた外部回路接続用配線導体が底
面の縁部分に露出してその端縁部が外部基板接続用の端
子電極となるように構成されたことを特徴とするもので
ある。
【０００５】また、その製造方法は、等しい面積を有す
る複数のセラミックグリーンシートと該複数のセラミッ
クグリーンシートの面積より大きい面積を有する１枚の
セラミックグリーンシートのそれぞれに所定の内層配線
導体を形成するための導体ペーストを塗布して乾燥し、
次に、前記１枚のセラミックグリーンシートが前記複数
のセラミックグリーンシートからはみ出す部分に該１枚
のセラミックグリーンシートの内層配線導体に連続して
端縁部に達する外部端子電極用導体を形成するための導
体ペーストを塗布して乾燥し、前記複数のセラミックグ
リーンシートを位置を合わせて積み重ね、かつ、上から
少なくとも２層目に前記１枚のセラミックグリーンシー
トを挟んで積層し、次に、前記１枚のセラミックグリー
ンシートのはみ出した部分を積層された側面に沿って最
下層のセラミックグリーンシートの下面の縁部分を覆い
前記端子電極用導体の端縁部分が下面に露出するように
折り曲げ成形して高温加圧した後、全体を焼成し、最後
に、最上層のセラミック基板の上表面にチップ部品搭載
用の配線導体を形成するための導体ペーストを塗布し乾
燥したのち焼成して所望の多層配線セラミック基板が得
られるようにしたことを特徴とするものである。
る複数のセラミックグリーンシートと該複数のセラミッ
クグリーンシートの面積より大きい面積を有する１枚の
セラミックグリーンシートのそれぞれに所定の内層配線
導体を形成するための導体ペーストを塗布して乾燥し、
次に、前記１枚のセラミックグリーンシートが前記複数
のセラミックグリーンシートからはみ出す部分に該１枚
のセラミックグリーンシートの内層配線導体に連続して
端縁部に達する外部端子電極用導体を形成するための導
体ペーストを塗布して乾燥し、前記複数のセラミックグ
リーンシートを位置を合わせて積み重ね、かつ、上から
少なくとも２層目に前記１枚のセラミックグリーンシー
トを挟んで積層し、次に、前記１枚のセラミックグリー
ンシートのはみ出した部分を積層された側面に沿って最
下層のセラミックグリーンシートの下面の縁部分を覆い
前記端子電極用導体の端縁部分が下面に露出するように
折り曲げ成形して高温加圧した後、全体を焼成し、最後
に、最上層のセラミック基板の上表面にチップ部品搭載
用の配線導体を形成するための導体ペーストを塗布し乾
燥したのち焼成して所望の多層配線セラミック基板が得
られるようにしたことを特徴とするものである。
【０００６】
【実施例】以下に本発明を図面により詳細に説明する。
図１は本発明の実施例の外観構造を示す斜視図である。
図において、３は複数枚積層されたセラミック基板であ
り、各セラミック基板にはそれぞれ内層配線導体が設け
られている。２は上から２層目のセラミック基板であ
り、この１枚だけ他のセラミック基板と形状が異なり、
両側の延長部分が３層目以下の積層側面に沿って最下層
の底面の縁部分まで達する形状を有している。１はその
延長部分の表面に設けられた外部回路接続用の配線導体
であり、その基板２の内層配線導体に接続されて基板の
延長部分の下面端縁部まで連続して設けられ、その底面
端縁部が外部基板接続用の端子電極となる。最上層の基
板表面にはチップ部品を搭載するための配線導体が設け
られている。
図１は本発明の実施例の外観構造を示す斜視図である。
図において、３は複数枚積層されたセラミック基板であ
り、各セラミック基板にはそれぞれ内層配線導体が設け
られている。２は上から２層目のセラミック基板であ
り、この１枚だけ他のセラミック基板と形状が異なり、
両側の延長部分が３層目以下の積層側面に沿って最下層
の底面の縁部分まで達する形状を有している。１はその
延長部分の表面に設けられた外部回路接続用の配線導体
であり、その基板２の内層配線導体に接続されて基板の
延長部分の下面端縁部まで連続して設けられ、その底面
端縁部が外部基板接続用の端子電極となる。最上層の基
板表面にはチップ部品を搭載するための配線導体が設け
られている。
【０００７】図１に示した形状に構成するためには、焼
成前のセラミックグリーンシートを所定の形状に金型で
打ち抜いた状態で内層配線用の導体ペースト，端子電極
用の導体ペーストを塗布して乾燥し、２層目のセラミッ
クグリーンシート２の延長部分を高温加圧（ホットプレ
ス）により折り曲げて端子電極が底面に配置されるよう
に成形した後、高温で焼成し、最後に、最上層の表面に
部品搭載用の配線導体ペーストを塗布し乾燥したのち焼
成することによって構成することができる。セラミック
グリーンシートとは、セラミックの製造過程でロールで
シート状に加工され、高温で焼成または焼結される前の
生（なま）の状態の可塑性を有するシート状セラミック
である。以下、グリーンシートという。
成前のセラミックグリーンシートを所定の形状に金型で
打ち抜いた状態で内層配線用の導体ペースト，端子電極
用の導体ペーストを塗布して乾燥し、２層目のセラミッ
クグリーンシート２の延長部分を高温加圧（ホットプレ
ス）により折り曲げて端子電極が底面に配置されるよう
に成形した後、高温で焼成し、最後に、最上層の表面に
部品搭載用の配線導体ペーストを塗布し乾燥したのち焼
成することによって構成することができる。セラミック
グリーンシートとは、セラミックの製造過程でロールで
シート状に加工され、高温で焼成または焼結される前の
生（なま）の状態の可塑性を有するシート状セラミック
である。以下、グリーンシートという。
【０００８】図２は本発明の多層配線基板の製造過程を
説明するフローチャートであり、図３は製造過程での構
造説明図である。図３（Ｄ）は本発明の端子構造の部分
詳細断面図である。図２の１１〜２６はステップ番号で
ある。以下、図２，図３によって本発明の詳細構造と製
造方法について説明する。ステップ１１で所定の形状の
グリーンシートが金型で打ち抜かれる。図３（Ａ）は打
ち抜かれたグリーンシート２，３の側面図であり、３は
複数の同じ形状のグリーンシート３を代表する１枚を示
し、２は端子電極を設けるために大きく加工された１枚
のグリーンシートである。グリーンシート２の大きさ
は、この層より下側の層の総厚みと、底面の縁部にその
先端部分を折り曲げたとき底面に端子電極が数百μｍの
長さで形成されるような長さとの和にほぼ等しい分だけ
大きく設定される。ステップ１２は各グリーンシートに
設けられるビアホールのパンチング加工による孔明け工
程である。ビアホールとは、インタステイシャルビアホ
ール（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）
の略称であり、多層板の層間をスルーホールめっきで接
続する技術のことであり、バイアホールともいう。図３
（Ｂ）の６はビアホールが導体ペーストで埋められた部
分を示す。
説明するフローチャートであり、図３は製造過程での構
造説明図である。図３（Ｄ）は本発明の端子構造の部分
詳細断面図である。図２の１１〜２６はステップ番号で
ある。以下、図２，図３によって本発明の詳細構造と製
造方法について説明する。ステップ１１で所定の形状の
グリーンシートが金型で打ち抜かれる。図３（Ａ）は打
ち抜かれたグリーンシート２，３の側面図であり、３は
複数の同じ形状のグリーンシート３を代表する１枚を示
し、２は端子電極を設けるために大きく加工された１枚
のグリーンシートである。グリーンシート２の大きさ
は、この層より下側の層の総厚みと、底面の縁部にその
先端部分を折り曲げたとき底面に端子電極が数百μｍの
長さで形成されるような長さとの和にほぼ等しい分だけ
大きく設定される。ステップ１２は各グリーンシートに
設けられるビアホールのパンチング加工による孔明け工
程である。ビアホールとは、インタステイシャルビアホ
ール（ｉｎｔｅｒｓｔｉｔｉａｌ ｖｉａ ｈｏｌｅ）
の略称であり、多層板の層間をスルーホールめっきで接
続する技術のことであり、バイアホールともいう。図３
（Ｂ）の６はビアホールが導体ペーストで埋められた部
分を示す。
【０００９】ステップ１３から１６は、各グリーンシー
トのビアホールおよび内層配線の導体ペースト（例え
ば、銀ペースト）の塗布と乾燥である。図３（Ｂ）の
４’は内層配線の導体ペーストを示す。ステップ１７か
ら１８は、グリーンシート２の延長部分の端子電極配線
導体用の導体ペーストの塗布と乾燥である。この場合の
導体ペーストの材料は、端子電極がはんだ付けされると
き、はんだに吸収されないように、例えば、銀パラジュ
ームなどが用いられる。図３（Ｂ）の１’は端子電極配
線導体用の導体ペーストを示す。ステップ１４，１６，
１８の乾燥は、例えば、１２０℃で約１５分である。図
３（Ｂ）は、各層毎に所定の内層配線パターン，ビアホ
ールおよび端子電極用の導体ペースト６，４’，１’が
塗布され乾燥した複数のグリーンシート３と１枚のグリ
ーンシート２を、ステップ１９で位置を揃えた（積層し
た）状態の部分側面図であり、図３（Ｃ）はその平面図
である。
トのビアホールおよび内層配線の導体ペースト（例え
ば、銀ペースト）の塗布と乾燥である。図３（Ｂ）の
４’は内層配線の導体ペーストを示す。ステップ１７か
ら１８は、グリーンシート２の延長部分の端子電極配線
導体用の導体ペーストの塗布と乾燥である。この場合の
導体ペーストの材料は、端子電極がはんだ付けされると
き、はんだに吸収されないように、例えば、銀パラジュ
ームなどが用いられる。図３（Ｂ）の１’は端子電極配
線導体用の導体ペーストを示す。ステップ１４，１６，
１８の乾燥は、例えば、１２０℃で約１５分である。図
３（Ｂ）は、各層毎に所定の内層配線パターン，ビアホ
ールおよび端子電極用の導体ペースト６，４’，１’が
塗布され乾燥した複数のグリーンシート３と１枚のグリ
ーンシート２を、ステップ１９で位置を揃えた（積層し
た）状態の部分側面図であり、図３（Ｃ）はその平面図
である。
【００１０】次に、ステップ２０で、図３（Ｄ）のよう
にグリーンシート２の延長部分を下方に折り曲げ、その
先端部分が最下層のグリーンシート３の底面の縁部を覆
うように曲げられる。次に、ステップ２１で、ホットプ
レス（高温加圧、例えば、７０℃で約１０分、２１０kg
／cm2 の加圧）により成形したのち、仮焼成（ステップ
２２、例えば、３５０℃で約１５分）、焼成（ステップ
２３、例えば、８５０℃で約１５分）を行ってセラミッ
クグリーンシートと配線導体ペーストとを同時に焼成し
て所望の多層セラミック基板を完成させる。次に、ステ
ップ２４以降で、最上層の表面にチップ部品搭載用の配
線導体を印刷焼成して工程を完了する。以上のようにし
て、図１に示すような混成集積回路用多層配線基板が得
られる。以上の実施例では、外部接続用端子電極が相対
する端面にある例について説明したが、外部接続用端子
電極を隣り合う辺に設ける場合は、端子電極部分を折り
曲げたときその中間角部が互いに重ならないような形状
にすればよい。
にグリーンシート２の延長部分を下方に折り曲げ、その
先端部分が最下層のグリーンシート３の底面の縁部を覆
うように曲げられる。次に、ステップ２１で、ホットプ
レス（高温加圧、例えば、７０℃で約１０分、２１０kg
／cm2 の加圧）により成形したのち、仮焼成（ステップ
２２、例えば、３５０℃で約１５分）、焼成（ステップ
２３、例えば、８５０℃で約１５分）を行ってセラミッ
クグリーンシートと配線導体ペーストとを同時に焼成し
て所望の多層セラミック基板を完成させる。次に、ステ
ップ２４以降で、最上層の表面にチップ部品搭載用の配
線導体を印刷焼成して工程を完了する。以上のようにし
て、図１に示すような混成集積回路用多層配線基板が得
られる。以上の実施例では、外部接続用端子電極が相対
する端面にある例について説明したが、外部接続用端子
電極を隣り合う辺に設ける場合は、端子電極部分を折り
曲げたときその中間角部が互いに重ならないような形状
にすればよい。
【００１１】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、多層基板のうちの１枚を延長形状に
して内部配線導体に連続した配線導体を外部接続用端子
電極となるように折り曲げて構成してあるため、小形化
に極めて大きい効果があり、しかも、従来のスルーホー
ルを形成する工法に比べてはるかに容易な工法で目的を
達成することができるため小形化とコスト低減に大きな
効果がある。
施することにより、多層基板のうちの１枚を延長形状に
して内部配線導体に連続した配線導体を外部接続用端子
電極となるように折り曲げて構成してあるため、小形化
に極めて大きい効果があり、しかも、従来のスルーホー
ルを形成する工法に比べてはるかに容易な工法で目的を
達成することができるため小形化とコスト低減に大きな
効果がある。
【図１】本発明の実施例を示す斜視図である。
【図２】本発明の実施例を示すフローチャートである。
【図３】本発明の実施例を示す部分構造図である。
【図４】従来の構造を示す斜視図である。
１ 外部回路接続用の配線導体 １’端子電極配線の導体ペースト ２ ２層目のセラミックグリーンシートまたはセラミッ
ク基板 ３ 複数のセラミックグリーンシートまたはセラミック
基板 ４ 内層配線導体 ４’内層配線の導体ペースト ５ 分割スルーホール端子 ６ ビアホール １１〜２６ ステップ番号
ク基板 ３ 複数のセラミックグリーンシートまたはセラミック
基板 ４ 内層配線導体 ４’内層配線の導体ペースト ５ 分割スルーホール端子 ６ ビアホール １１〜２６ ステップ番号
Claims (2)
- 【請求項１】 内層配線導体を有する複数のセラミック
基板が積層され最上層のセラミック基板の上表面にチッ
プ部品搭載用の配線導体が形成された集積回路用多層配
線基板において、 前記積層された複数のセラミック基板の少なくとも上か
ら２層目のセラミック基板は、該セラミック基板の２辺
が延長されて他のセラミック基板の積層側面に沿って最
下層のセラミック基板の底面の縁部分を覆うように形成
され、該セラミック基板の内層配線導体に連続して設け
られた外部回路接続用配線導体が底面の縁部分に露出し
てその端縁部が外部基板接続用の端子電極となるように
構成されたことを特徴とする集積回路用多層配線基板。 - 【請求項２】 等しい面積を有する複数のセラミックグ
リーンシートと該複数のセラミックグリーンシートの面
積より大きい面積を有する１枚のセラミックグリーンシ
ートのそれぞれに所定の内層配線導体を形成するための
導体ペーストを塗布して乾燥し、 次に、前記１枚のセラミックグリーンシートが前記複数
のセラミックグリーンシートからはみ出す部分に該１枚
のセラミックグリーンシートの内層配線導体に連続して
端縁部に達する外部端子電極用導体を形成するための導
体ペーストを塗布して乾燥し、 前記複数のセラミックグリーンシートを位置を合わせて
積み重ね、かつ、上から少なくとも２層目に前記１枚の
セラミックグリーンシートを挟んで積層し、 次に、前記１枚のセラミックグリーンシートのはみ出し
た部分を積層された側面に沿って最下層のセラミックグ
リーンシートの下面の縁部分を覆い前記端子電極用導体
の端縁部分が下面に露出するように折り曲げ成形して高
温加圧した後、全体を焼成し、 最後に、最上層のセラミック基板の上表面にチップ部品
搭載用の配線導体を形成するための導体ペーストを塗布
し乾燥したのち焼成して所望の多層配線セラミック基板
が得られるようにした集積回路用多層配線基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5043366A JPH06237085A (ja) | 1993-02-09 | 1993-02-09 | 集積回路用多層配線基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5043366A JPH06237085A (ja) | 1993-02-09 | 1993-02-09 | 集積回路用多層配線基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237085A true JPH06237085A (ja) | 1994-08-23 |
Family
ID=12661854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5043366A Pending JPH06237085A (ja) | 1993-02-09 | 1993-02-09 | 集積回路用多層配線基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106954010A (zh) * | 2017-01-22 | 2017-07-14 | 上海安清医疗器械有限公司 | 一种摄像装置和内窥镜插入部件 |
-
1993
- 1993-02-09 JP JP5043366A patent/JPH06237085A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106954010A (zh) * | 2017-01-22 | 2017-07-14 | 上海安清医疗器械有限公司 | 一种摄像装置和内窥镜插入部件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630881B1 (en) | Method for producing multi-layered chip inductor | |
| JPS61288498A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPS6235257B2 (ja) | ||
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JPH06237085A (ja) | 集積回路用多層配線基板及びその製造方法 | |
| JPS6221260B2 (ja) | ||
| JPH05327222A (ja) | セラミック多層配線基板 | |
| JPH0232595A (ja) | セラミック多層配線基板の製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPS614267A (ja) | 三次元実装回路モジユ−ル | |
| JPS63169798A (ja) | 電子部品内蔵多層セラミツク基板 | |
| JP2006100498A (ja) | セラミック電子部品の製造方法 | |
| JPH0427155Y2 (ja) | ||
| JPH03191596A (ja) | コンデンサ内蔵多層セラミック基板の製造方法 | |
| JP3001062U (ja) | 積層型回路部品 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JPS598346Y2 (ja) | 複合部品 | |
| JPS5933247B2 (ja) | 積層複合部品 | |
| JPH0142333Y2 (ja) | ||
| JPH022318B2 (ja) | ||
| JP3956191B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0430172B2 (ja) |