JP3956191B2 - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP3956191B2 JP3956191B2 JP2001077782A JP2001077782A JP3956191B2 JP 3956191 B2 JP3956191 B2 JP 3956191B2 JP 2001077782 A JP2001077782 A JP 2001077782A JP 2001077782 A JP2001077782 A JP 2001077782A JP 3956191 B2 JP3956191 B2 JP 3956191B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- outer frame
- base plate
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【発明の属する技術分野】
本発明は、内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設ける積層セラミック電子部品の製造方法に関するものである。
【0002】
【従来の技術】
一般に、積層セラミック電子部品を製造するには、まず、セラミックペーストからセラミックグリーンシートをキャリアフィルムのフィルム上に形成すると共に、Pd,Ag,Ni等の導電性ペーストにより内部電極をセラミックグリーンシートのシート面に印刷し、その内部電極とセラミックグリーンシートとを交互に複数積層させてセラミックシート積層体を形成する。
【0003】
そのセラミックシート積層体を圧着処理後部品単位に切断し、この後はバラの状態で有機バインダー等のバーンアウト処理を施し、1000℃〜1400℃で焼成することによりチップ状のセラミック素体として得る。最終工程で、セラミック素体の両端部にはAg,Ag−Pd,Ni,Cu等の下地層を形成すると共に、ニッケルのメッキ被膜並びに錫または錫・鉛合金のメッキ被膜を形成することにより端子電極を設けることが行われている。
【0004】
その積層セラミック電子部品の製造工程中、端子電極の下地層を形成するにはバラの状態にあるセラミック素体をパレット冶具で複数個整列させて保持し、このパレット冶具から突出するセラミック素体の端部を導電性ペーストの貯槽内に浸漬させて導電性ペーストを両端部に付着し、更に、導電性ペーストを焼付け処理することにより下地層として形成することが行われている。
【0005】
その積層セラミック電子部品の製造方法によると、端子電極の下地層を形成するにはバラの状態にあるセラミック素体をパレット冶具に複数個整列保持させて収容することから、手間の掛る作業が必要になる。
【0006】
それと共に、セラミックシート積層体は内部電極を形成したセラミックグリーンシートを複数積層させて形成するため、内部電極の厚みによる段差部が生じ、圧着時の圧力が不均一に加わることによる電極パターンの変形や位置ズレ等が生じ易くて積層精度の低下を招き、また、焼成時の剥がれやクラック等が内部に生ずることによる構造欠陥を招く。
【0007】
【発明が解決しようとする課題】
本発明は、端子電極の下地層を容易に形成できて生産性の向上を図れるに加えて、内部電極等の厚みによる段差部が生ずるのを防げて積層精度の向上を図れると共に、焼成時の剥がれやクラック等による構造欠陥の発生を防げる積層セラミック電子部品の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明に係る積層セラミック電子部品の製造方法においては、内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、その内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設けるもので、
昇降動可能なベースプレートと、ベースプレートを取り囲む外枠と、外枠の上部側にあてがい配置される押え型と、ベースプレートを外枠の枠内で下降させる押込み型とを備え、
内部電極,スルーホール導体並びに導電層を形成する導電性ペーストを各々印刷する毎に、その導電性ペーストの印刷厚みに相応させてベースプレートを外枠の枠内で押込み型により下降すると共に、セラミックペーストを外枠の枠内に充填し、このセラミックペーストの乾燥後、ベースプレートを上昇動させて外枠の上部側にあてがい配置される押え型とで押えて平坦なセラミック層を形成し、内部電極,スルーホール導体,導電層を同じ層内で面一に含む各セラミック層の積層により段差のないセラミック素体を形成するようにされている。
【0009】
【発明の実施の形態】
以下、添付図面を参照して説明すると、図示実施の形態は積層チップコイルやチップコンデンサ等の積層セラミック電子部品のうち、両端面端子型の積層チップコイルを製造するに適用されている。図中、セラミック層1a,1b…の積層数並びに内部電極2a,2b…,スルーホール導体3a,3b…の積層数やパターン,接続構造等は説明の便宜上から略図により示されている。
【0010】
その積層セラミック電子部品を製造するには、セラミック粉末,有機バインダー,可塑剤,溶剤等を組成物として含むセラミックペーストPによりセラミック層1a,1b…を形成し、Pd,Ag,Ni等の導電性ペーストEにより内部電極2a,2b…,スルーホール導体3a,3b…並びに端子電極の下地層4a,4bを形成することが行われている。
【0011】
その製造設備としては、駆動シリンダ等により昇降動可能なベースプレート10と、ベースプレート10を昇降動可能に取り囲む外枠11とが常用として備えられている。また、スキージ12bを含むコータヘッド等によるセラミックペーストの吐出ヘッド12aと、外枠11の上部側にあてがい配置される押え型13と、スクリーン印刷等による導電性ペーストの印刷製版14と、ベースプレート10を外枠11より所定の深さ分だけ下降させる押込み型15とが択一移動用として備えられている。
【0012】
その設備を用いては、セラミック層1a,1b…,内部電極2a,2b…並びにスルーホール導体3a,3b…を順次積層する積上げ方式の下に、最外層のセラミック層1a,1nから端面を外部に露出する導電層4a,4bを端子電極の下地層として形成することが行われている。また、この積上げ方式により、内部電極2a,2b…の厚みによる段差部の発生を防止し、内部電極2a,2b…並びに端子電極の下地層4a,4bを電気的に接続するスルーホール導体3a,3b…を形成することが行われている。
【0013】
開始工程としては、図1で示すように端子電極の下地層4aを形成する導電性ペーストEを印刷製版14により外枠11の枠内でベースプレート10の板面に印刷し、自然乾燥または強制乾燥処理を施す。この下地層4aでは、ベースプレート10の板面と接する面が後述するセラミック層の外部に露出する面となる。下地層4aの乾燥後、下地層4aの厚みに相応させてベースプレート10を独自にまたは押込み型15で外枠11の枠内で枠上面より下降させる。
【0014】
そのベースプレート10の降下後、図2で示すようにセラミックペーストPを吐出ヘッド12aより外枠11の枠内でベースプレート10の板面に充填し、表面をスキージ12bでならして自然または強制乾燥処理を施す。このセラミックペーストの乾燥後、溶剤成分等の揮発による厚みの減少を考慮し、押え型13を外枠11の枠上にあてがい配置すると共に、ベースプレート10を上昇動させて押え型13とからセラミック層1aを圧締することにより端子電極の下地層4aを同じ層内で面一に含む平坦なセラミック層として形成する。
【0015】
次に、図3で示すように導電性ペーストEを印刷製版14で下地層4aの上に重ねて印刷し、自然または強制乾燥処理を施すことにより、スルーホール導体3aを小突起状に形成する。この導電性ペーストEの印刷は、先のベースプレート10の上昇動により、セラミック層1aの表面が外枠11の枠面と面一に位置するため、印刷製版14を外枠11の枠上に載置することから行える。そのスルーホール導体3aの乾燥後、セラミック層1aを押込み型15で押えてベースプレート10をスルーホール導体3aの突出分だけ外枠11の枠内で降下させる。
【0016】
更には、図4で示すようにセラミックペーストEを吐出ヘッド12aより充填すると共に、スキージ12bで表面ならしさせて乾燥処理後、ベースプレート10を上昇動させて外枠11の上部側にあてがい配置される押え型13とで圧締することにより、スルーホール導体3aを同じ層内で面一に含む平坦なセラミック層1bを形成する。
【0017】
その後、図5で示すように導電性ペーストEを印刷製版でスルーホール導体3aと位置合わせさせてセラミック層1bの上に重ねて印刷することにより、内部電極2aを形成する。この内部電極2aの乾燥後、上述したと同様に、セラミック層1bを押込み型15で押えてベースプレート10を内部電極2aの厚み分だけ外枠11の枠内で降下させる。
【0018】
その下地層4aの厚み分だけ降下したセラミック層1bの上には、図6で示すようにセラミックペーストPを吐出ヘッド12aより再度充填すると共に、スキージ12bで表面ならしさせて乾燥処理を施す。このセラミックペーストPの乾燥後、上述したと同様に、ベースプレート10を上昇動させて外枠11の上部側にあてがい配置される押え型13とで圧締することにより、内部電極2aを同じ層内で面一に含む平坦なセラミック層1cを形成する。
【0019】
その後は、上述した工程の繰り返しにより、図7で示すようにスルーホール導体3bを同じ層内で面一に含む平坦なセラミック層1dを形成する。また、先のスルーホール導体3bと位置合わせさせて内部電極2bを同じ層内で面一に含む平坦なセラミック層1eを形成する。最終段階において、端子電極の下地層4bを同じ層内で面一に含む平坦なセラミック層1nを形成すればよい。
【0020】
その積上げ方式からは、複数個取り用のセラミックシート積層体を形成し、このセラミックシート積層体を加圧圧着後部品単位に分割する。その後は有機バインダー等のバーンアウト処理を施し、1000℃〜1400℃で焼成することにより部品単位のセラミック素体として得られる。
【0021】
そのセラミック積層体においては、図8で示すように下地層4a,4bがセラミック層1a,1nの外部に露出する。この下地層4a,4bに対し、ニッケルのメッキ被膜並びに錫または錫・鉛合金のメッキ被膜を形成することにより端子電極を両端部に設けた積層チップコイルとして製造できる。
【0022】
この積層チップコイルの製造方法では、端子電極の下地層4a,4bをセラミック層1a,1b…並びに内部電極2a,2b…、スルーホール導体3a,3b…を順次重ねて形成する積上げ方式の工程中で設けられるため、部品単位に分割後はバラの状態で容易に処理可能な焼成処理,メッキ処理等を施せばよい。
【0023】
それに加えて、端子電極の下地層4a,4bを同じ層内で面一に含む平坦なセラミック層1a,1nと共に、上述した工程により、各内部電極2a,2b…、スルーホール導体3a,3b…が平坦なセラミック層1b,1c…に備えられているため、加圧圧着処理をセラミックシート積層体に施しても、不均一な圧力が全層に加わらない。
【0024】
従って、内部電極のパターン変形や位置ズレ等を生ずることなく、セラミックシート積層体として高精度に形成できる。また、チップ状のセラミック素体としても、焼成時の剥がれやクラック等が内部に生ずることによる構造欠陥が発生しないから特性的に優れたものが得られる。
【0025】
上述した実施の形態は両端面端子型の積層チップコイルを製造する場合に基づいて説明したが、この他に、鉢巻き端子型や底面端子型のものを製造するにも適用できる。
【0026】
鉢巻き端子型のものを製造する場合は、図9で示すように第1層目として最外層となる平坦なセラミック層1aを形成し、次いで、導電層4aを端子電極の下地層としてセラミック層1aの全面上に比較的厚く形成し、更に、スルーホール導体3aを同じ層内で面一に含む平坦なセラミック層1b、内部電極2aを同じ層内で面一に含む平坦なセラミック層1cを交互に順次形成し、最終工程において導電層4b並びに平坦なセラミック層1nを積層形成することにより、図10で示すように厚み面に相当する端面を周回りに露出する導電層4a,4bを鉢巻き端子型端子電極の下地層として形成できる。
【0027】
底面端子型のものを製造する場合は、図11で示すように第1層目として最外層となる平坦なセラミック層1aを形成し、次いで、片側面を外部に露出する導電層4aを端子電極の下地層としてセラミック層1aの上に一層または複数層で厚く形成し、この導電層4aを同じ層内で面一に含む平坦なセラミック層1bを順次形成する。
【0028】
その後は、図12で示すようにスルーホール導体3aを同じ層内で面一に含む平坦なセラミック層1c、内部電極2aを同じ層内で面一に含む平坦なセラミック層1dを交互に順次形成し、最終工程において片側面を外部に露出する導電層4b並びに平坦なセラミック層1nを積層形成することにより、図13で示すように端面を底面に露出する導電層4a,4bを底面端子型端子電極の下地層として形成できる。
【0029】
【発明の効果】
以上の如く、本発明に係る積層セラミック電子部品の製造方法に依れば、内部電極,スルーホール導体並びに導電層を形成する導電性ペーストを各々印刷する毎に、導電性ペーストの印刷厚みに相応させてベースプレートを外枠の枠内で押込み型により下降すると共に、セラミックペーストを外枠の枠内に充填し、セラミックペーストの乾燥後、ベースプレートを上昇動させて外枠の上部側にあてがい配置される押え型とで押えて平坦なセラミック層を形成し、内部電極,スルーホール導体,導電層を同じ層内で面一に含む各セラミック層の積層により段差のないセラミック素体を形成するため、積層セラミック電子部品の生産性を高められると共に、内部の構造欠陥を発生するような導電層の厚みによる段差部を容易に解消でき、特性的に優れた積層セラミック電子部品として製造できる。
【図面の簡単な説明】
【図1】 本発明の一例に係る積層セラミック電子部品の製造方法で端子電極用の導電層を形成する工程を示す説明図である。
【図2】 図1の導電層を形成する工程に引き続いて導電層を同じ層内で面一に含むセラミック層の形成工程を示す説明図である。
【図3】 図2のセラミック層を形成する工程に引き続いてスルーホール導体を形成する工程を示す説明図である
【図4】 図3のスルーホール導体を形成する工程に引き続いてスルーホール導体を同じ層内で面一に含むセラミック層の形成工程を示す説明図である。
【図5】 図4のセラミック層を形成する工程に引き続いて内部電極を形成する工程を示す説明図である。
【図6】 図5の内部電極を形成する工程に引き続いて内部電極を同じ層内で面一に含むセラミック層を形成する工程を示す説明図である。
【図7】 図1〜図6工程の繰り返しにより得られるセラミック素体の内部構造を示す説明図である。
【図8】 同方法で製造された積層セラミック電子部品を示す説明図である。
【図9】 本発明に係る方法により製造可能な別の積層セラミック電子部品の内部構造を示す説明図である。
【図10】 図9の積層セラミック電子部品を示す斜視図である。
【図11】 本発明に係る方法により製造可能な別の積層セラミック電子部品で導電層を形成する工程を示す説明図である。
【図12】 図11の方法により製造可能な別の積層セラミック電子部品の内部構造を示す説明図である。
【図13】 図11の積層セラミック電子部品を示す斜視図である。
【符号の説明】
P セラミックペースト
E 導電性ペースト
1a,1b… セラミック層
2a,2b… 内部電極
3a,3b… スルーホール導体
4a,4b 導電層(端子電極の下地層)
10 ベースプレート
11 外枠
12a セラミックペーストの吐出ヘッド
13 押え型
14 導電性ペーストの印刷製版
15 押込み型
Claims (1)
- 内部電極をスルーホール導体で電気的に接続し、且つ、内部電極とセラミック層とを交互に積層させてセラミック素体を形成すると共に、その内部電極とスルーホール導体で電気的に接続する端子電極をセラミック素体に設ける積層セラミック電子部品の製造方法において、
昇降動可能なベースプレートと、ベースプレートを取り囲む外枠と、外枠の上部側にあてがい配置される押え型と、ベースプレートを外枠の枠内で下降させる押込み型とを備え、
内部電極,スルーホール導体並びに導電層を形成する導電性ペーストを各々印刷する毎に、その導電性ペーストの印刷厚みに相応させてベースプレートを外枠の枠内で押込み型により下降すると共に、セラミックペーストを外枠の枠内に充填し、このセラミックペーストの乾燥後、ベースプレートを上昇動させて外枠の上部側にあてがい配置される押え型とで押えて平坦なセラミック層を形成し、内部電極,スルーホール導体,導電層を同じ層内で面一に含む各セラミック層の積層により、段差のないセラミック素体を形成するようにしたことを特徴とする積層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001077782A JP3956191B2 (ja) | 2001-03-19 | 2001-03-19 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001077782A JP3956191B2 (ja) | 2001-03-19 | 2001-03-19 | 積層セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280245A JP2002280245A (ja) | 2002-09-27 |
JP3956191B2 true JP3956191B2 (ja) | 2007-08-08 |
Family
ID=18934482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001077782A Expired - Fee Related JP3956191B2 (ja) | 2001-03-19 | 2001-03-19 | 積層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3956191B2 (ja) |
-
2001
- 2001-03-19 JP JP2001077782A patent/JP3956191B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280245A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPWO2018216452A1 (ja) | 電子部品、及び、電子部品の製造方法 | |
JP2001044066A (ja) | 積層型電子部品およびその製法 | |
JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
JP3956191B2 (ja) | 積層セラミック電子部品の製造方法 | |
US20040060646A1 (en) | Method for manufacturing a ceramic multilayer circuit board | |
US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
JP2000243650A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2003045740A (ja) | 積層型電子部品 | |
JPH0677074A (ja) | 積層セラミック電子部品の製造方法 | |
JP2002270459A (ja) | 積層セラミック電子部品の製造方法 | |
US20090230596A1 (en) | Method of manufacturing multi-layered ceramic substrate | |
JPH06283375A (ja) | 積層電子部品の製造方法 | |
JP3918126B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP2002289452A (ja) | 凹状端子型積層セラミック電子部品の製造方法 | |
JPH04206910A (ja) | 積層コイルの製造方法 | |
JP3912129B2 (ja) | 積層セラミック基板の製造方法 | |
JP2002305128A (ja) | 積層電子部品及びその製造方法 | |
JP2004095687A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JPH04215414A (ja) | 積層セラミック電子部品の製造方法 | |
JPS63187612A (ja) | 積層体の積層成形法 | |
JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
JPH08316093A (ja) | 積層セラミック電子部品の製造方法 | |
JPH1126279A (ja) | 積層セラミック電子部品の製造方法 | |
JP2006100498A (ja) | セラミック電子部品の製造方法 | |
JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051101 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |