JPH02195590A - アナログ信号のメモリ書込み方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はアナログ信号のメモリ書込み方法に関し、特に
書込みに必要とするメモリ容量を減少することか可能な
アナログ信号のメモリ書込み方法に関するものである。

（従来の技術） 従来のこの種の方法は、温度や湿度のデータ又は音声、
音楽等のアナログ信号をメモリに書込んで記録する際に
、所定のサンプリング周期で前記アナログ信号を検出し
、この検出したアナログ信号をデジタルデータに変換し
て、前記サンプリング周期で検出したアナログ信号のそ
れぞれに対応するデジタルデータをメモリに書込んでい
る。

また、前記メモリに書込まれているデジタルデータから
アナログ信号を再生する際には、前記メモリから前記サ
ンプリング周期でデジタルデータを読出し、このデジタ
ルデータをデジタル・アナログ変換回路を通してアナロ
グ信号に変換している。

（発明が解決しようとする課８） しかしながら従来のアナログ信号のメモリ書込み方法で
は、書込み対象のアナログ信号を検出したサンプリング
周期にてデジタルデータをメモリに書込んで記録してい
るため、記録時間を長くするには膨大なメモリ容量を必
要とする。また、音声や音楽等の変化の激しいアナログ
信号を再生可能な状態で記録するにはサンプリング周期
を短かくしなくてはならないため、必要とするメモリ容
量はさらに大きなものとなる。

本発明の目的は、記録に必要とするメモリ容量を減少で
きるアナログ信号のメモリ書込み方法を提供することに
ある。

（課題を解決するための手段） 本発明は上記の目的を達成するために請求項（１）では
、所定のサンプリング周期内における書込み対象のアナ
ログ信号のレベルの平均値を求め、前記サンプリング周
期の２倍の周期を有する所定の書込みデータ検出タイミ
ングに対応した前記平均値をメモリに書込むようにした
。

また、請求項（２）では、請求項（１）記載のアナログ
信号のメモリ書込み方法において、前記書込みデータ検
出タイミングを、前記サンプリング周期の２倍の周期を
有し且つ可聴周波数の上限の周波数以上の周波数に対応
した周期を有するタイミングとなした。

（作　用） 本発明の請求項（１）によれば、所定のサンプリング周
期内における書込み対象のアナログ信号のレベルの平均
値が求められ、前記サンプリング周期の２倍の周期を有
する所定の書込みデータ検出タイミングに対応した前記
平均値がメモリに書込まれる。これにより、メモリに書
込まれるデータ量は前記サンプリング周期でサンプリン
グしたデータ量の２分の１になるが、前記平均値は前記
サンプリング周期の２倍の周期に対応する周波数のアナ
ログ信号成分も含んだ値となる。

また、請求項（２）によれば、書込み対象のアナログ信
号が可聴周波数帯域内の周波数を有するアナログ信号の
場合、このアナログ信号のレベルの平均値が所定のサン
プリング周期毎に求められ、このサンプリング周期の２
倍の周期を有し且つ可聴周波数の上限の周波数以上の周
波数に対応した周期を有する書込みデータ検出タイミン
グに対応した前記平均値がメモリに書込まれる。

（実施例） 以下に本発明のアナログ信号のメモリ書込み方法の一実
施例を図面に基づいて説明する。

第１図は本発明の一実施例のメモリ書込み・読出し装置
の構成図である。図において、１０はクロック信号発生
回路、２０はサンプリング回路、３０は制御回路、４０
はデジタル／アナログ（以下Ｄ／Ａと称す）変換回路、
５０は積分回路、６０はメモリである。

前記クロック信号発生回路１０は、記録したい可聴周波
数の上限の周波数（８ｋｌｌｚ）より高い周波数（１，
６ｋｌｌｚ）の第１のクロック信号Ａと、この第１のク
ロック信号Ａの周波数の１／２の周波数を有する第２の
クロック信号Ｂと、第１のクロック信号Ａの周波数の１
０倍の周波数を育する第３のクロック信号Ｃを同期させ
て発生する。

サンプリング回路２０は、アナログ／デジタル（以下Ａ
／Ｄと称す）変換器２１、加算器２２、除算器２３及び
レジスタ２４から構成される。

前記Ａ／Ｄ変換器２１はメモリ６０への書込み対象のア
ナログ信号りと第３のクロック信号Ｃを人力し、第３の
クロック信号Ｃの立上りの時点で入力したアナログ信号
をデジタル値に変換したデータＥを出力するー。

加算器２２は、第１及び第３のクロック信号Ａ。

ＣとデータＥを入力し、第１のクロック信号Ａの１周期
の間に入力したデータＥの和の値を有するデータＦを第
１のクロック信号Ａの周期毎に出力する。

除算器２３は、第１のクロック信号Ａの立上りでデータ
Ｆをラッチすると共に、このデータＦの値を１０で割っ
た値ををするデータＧを出力する。

レジスタ２４は、データＧを第２のクロック信号Ｂの立
上りでラッチしたデータＨを出力する。

データＨはデータＧを１つおきに取り出したデータとな
る。

制御回路３０は、カウンタ、フリップフロップ等から構
成され、第２のクロック信号ＢとデータＨを入力し、メ
モリ６０へのデータ書込みの際には、メモリ６０に対し
て書込み対象のアドレスを表わすアドレス信号■、書込
みデータＪ　（データＨと同一）及び書込みパルスＫを
出力する。この書込みパルスには第２のクロック信号Ｂ
に同期すると共に、第２のクロック信号Ｂと同じ周期を
有している。

また、メモリ６０からデー・夕を読出す際には、メモリ
６０に対して読出し対象のアドレスを表わすアドレス信
号Ｉを出力すると共に、メモリ６０から読出したデータ
ＬをＤ／Ａ変換回路４０に出力する。

Ｄ／Ａ変換回路４０は、制御回路３０からデータＬを人
力すると共に、第２のクロック信号Ｂを人力し、この第
２のクロック信号Ｂの立上りでデータＬをラッチしてア
ナログ信号Ｍに変換して出力する。

積分回路５０は、抵抗器及びコンデンサからなり、Ｄ／
Ａ変換回路４０から出力されるアナログ信号Ｍを積分し
てｊすられたアナログ信号Ｎを出力する。

メモリ６０はスタティックＲＡＭ及びバックアップ用の
電池からなるＩＣカードである。

次に、本実施例の動作を第２図（ａ）　（ｂ）　（ｃ）
に基づいて説明する。

書込み対象のアナログ信号りとして、マイクロフォンか
ら入力された可聴周波数帯域内の周波数を有する音声や
音楽等のアナログ信号をメモリ６０に書込む場合の動作
を第２図（ａ）　（ｂ）に基づいて説明する。

前記アナログ信号りがＡ／Ｄ変換器２１に入力されると
、Ａ／Ｄ変換器２１は第３のクロック信号Ｃの立上りの
時点におけるアナログ信号りの電圧レベルを検出し、デ
ータＥに変換して出力する。

加算器２２は第１のクロック信号Ａの１周期の間に入力
した１０ｇのデータＥのそれぞれの値を順次加算してデ
ータＦとして出力する。第２図（ｂ）中のデータＦ１は
データＥ１〜ＥＩＯの値を加算した値を有する。加算器
２２は第１のクロック信号Ａの１周期が経過する毎にそ
の加算値をリセットして０にし、次の１０個のデータＥ
の加算を行う。ＶＡ算器２３はデータＦを第１のクロッ
ク信号Ａの立上りでラッチして、データＦの値を１０で
割った値を有するデータＧを出力する。第２図（ａ）中
のデータＧｉ　　（ｉ＝１．２．３−）はデータＦｉ　
　（ｉ＝１．２．３・・・）の値を１０で割った値を有
するデータである。ここまでの動作により、第１のクロ
ック信号Ａの１周期内のアナログ信号りの平均値が求め
られる。

除算器２３から出力されたデータＧは、第２のクロック
信号Ｂの立上りでレジスタ２４にラッチされ、レジスタ
２４からデータＨが出力される。

ここで、データＨはデータＧを−っおきにサンプリング
したものとなる。データＨは制御回路３０を介してメモ
リ６０にデータＪ（データＨと同一）として出力される
。さらに、制御回路３０はメモリ６０に対して、データ
Ｊに対応したタイミングでアドレス信号Ｉと書込みパル
スＫを出力する。

これによりデータＪがそれぞれに対応したメモリ６０の
アドレスＭＡｉ　　（ｉ＝１．２．３・・・）に書込ま
れる。

次に、メモリ６０に書込まれているデータＪを読出し、
アナログ信号を再生する場合の動作を第２図（Ｃ）に基
づいて説明する。

制御回路３０はメモリ６０に対して第２のクロック信号
Ｂに同期したタイミングでアドレス信号■を出力する。

これにより、メモリ６０からアドレス信号Ｉのアドレス
ＭＡｉ　　（ｉ＝１．２．３・・・）に書込まれている
データＪが読出され、制御回路３０からＤ／Ａ変換回路
４０にデータＬ（データＪと同一）が出力される。Ｄ／
Ａ変換回路４０はデータＬを第２のクロック信号Ｂの立
上りでラッチしてアナログ信号Ｍに変換して出力する。

ここで得られたアナログ信号Ｍは階段状の波形を灯した
ものとなるため、さらに積分回路５０によって積分し、
アナログ信号りとほぼ同じ波形を有するアナログ信号Ｎ
を得ている。

公知のサンプリング定理によれば、再生対象の周波数帯
域の上限の周波数の２倍以上の周波数によりサンプリン
グしたデータの全てを用いなければ前記周波数帯域内の
周波数を有するアナログ信号は構成できないとされてい
るが、本発明ではサンプリングの対象を、サンプリング
周期に対応した瞬時のアナログ信号レベルではなく、サ
ンプリング周期内のアナログ信号レベルの平均値をサン
プリングすることによりアナログ信号を再生するために
必要なデータ量を減少している。

尚、本実施例は本発明のアナログ信号のメモリ書込み方
法を実現した一実施例であり、本発明の実現手段はこれ
に限定されるものではない。

また、本実施例では、可聴周波数帯域内の周波数を有す
るアナログ信号をメモリに書込み及び読出す装置を構成
したが、温度や湿度等を表わすアナログ信号をメモリに
書込む際にも、本発明の書込み方法を用いることにより
、書込みに必要なメモリ容量を減少できると共に、メモ
リ読出し時には、書込み時におけるアナログ信号とほぼ
同じアナログ信号を再生することができる。これにより
限られたメモリ容量内に多くのアナログ信号を記録し、
再生することができる。

（発明の効果） 以上説明したように請求項（１）によれば、所定のサン
プリング周期内における書込み対象のアナログ信号のレ
ベルの平均値を求め、前記サンプリング周期の２倍の周
期を有する所定の書込みデータ検出タイミングに対応し
た前記平均値をメモリに書込むようにしたので、前記平
均値は前記サンプリング周期の２倍の周期に対応する周
波数のアナログ信号成分を含んだ値となるため、メモリ
に書込むデータ量を圧縮することができる。これにより
書込みに必要なメモリ容量を減少できる。

また、請求項（２）によれば、請求項（１）のアナログ
信号のメモリ書込み方法における書込みデータ検出タイ
ミングを、前記サンプリング周期の２倍の周期を有し且
つ可聴周波数の上限の周波数以上の周波数に対応した周
期を有するタイミングにしたので、可聴周５波数を有す
るアナログ信号、例えば音声や音楽等のアナログ信号を
メモリに書込む際に必要とするメモリ容量を減少できる
という利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例のアナログ信号のメモリ書込
み・読出し装置の構成図、第２図（ａ）　（ｂ）は一実
施例における書込みタイミングチャート、第２図（ｅ）
は一実施例における読出しタイミングチャートである。 １０・・・クロック信号発生回路 ２０・・・サンプリング回路 ２１・・・Ａ／Ｄ変換器　　２２・・・加算器２３・・
・除算器　　　　　２４・・・レジスタ３０・・・制御
回路 ４０・・・Ｄ／Ａ変換回路

Claims (2)

【特許請求の範囲】
1. （１）所定のサンプリング周期内における書込み対象の
   アナログ信号のレベルの平均値を求め、前記サンプリン
   グ周期の２倍の周期を有する所定の書込みデータ検出タ
   イミングに対応した前記平均値をメモリに書込むように
   した ことを特徴とするアナログ信号のメモリ書込み方法。
2. （２）前記書込みデータ検出タイミングを、前記サンプ
   リング周期の２倍の周期を有し且つ可聴周波数の上限の
   周波数以上の周波数に対応した周期を有するタイミング
   とした請求項（１）記載のアナログ信号のメモリ書込み
   方法。