JPH02191959A - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JPH02191959A
JPH02191959A JP1012445A JP1244589A JPH02191959A JP H02191959 A JPH02191959 A JP H02191959A JP 1012445 A JP1012445 A JP 1012445A JP 1244589 A JP1244589 A JP 1244589A JP H02191959 A JPH02191959 A JP H02191959A
Authority
JP
Japan
Prior art keywords
resist
pattern
layer
etching
layer resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1012445A
Other languages
English (en)
Other versions
JP2692227B2 (ja
Inventor
Takuyuki Motoyama
本山 琢之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1012445A priority Critical patent/JP2692227B2/ja
Priority to KR1019890003205A priority patent/KR920004176B1/ko
Priority to EP89400743A priority patent/EP0333591B1/en
Publication of JPH02191959A publication Critical patent/JPH02191959A/ja
Priority to US07/746,071 priority patent/US5194364A/en
Application granted granted Critical
Publication of JP2692227B2 publication Critical patent/JP2692227B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 二層レジスト法によるパターンニング方法に関し、 上層レジストの耐酸素プラズマエツチング性を向上して
下層レジストのバクーンシフトを無くすることを目的と
し、 被処理基板上に下層レジストを形成して平坦化する工程
と、分子中に二個の硅素原子を含むポリ4.4,7.7
−テトラメチル−4,6−ジシラ−2−ヘプチンまたは
ポリ4.4.7.7−テトラメチル−4、7−ジシラ−
2オクチンに紫外線吸収剤を添加してなるレジストを上
層レジストとして塗布する工程と、紫外線露光によりパ
ターンを露光した後、前記被処理基板を減圧下で加熱し
て未反応紫外線吸収剤を除去する工程と、酸素と弗化炭
素ガスを含む雰囲気中でのプラズマのダウンフローでエ
ツチングを行い、上層レジストのパターンシフトを行う
工程と、異方性プラズマエツチングにより上層レジスト
パターンをマスクとして下層レジストをエツチングする
工程とを有してレジストパターンの形成方法を構成する
〔産業上の利用分野〕
本発明は二層レジスト法において、下層パターンシフト
をなくしたレジスト及びレジストパターンの形成方法に
関する。
半導体集積回路の形成には薄膜形成技術と写真蝕刻技術
(フォトリソグラフィ或いは電子線リソグラフィ)が多
用されており、これらの技術の進歩によって半導体単位
素子は益々微細化されてLSIやVLSIのような集積
回路が実用化されている。
すなわち、配線パターンについて言えば、被処理基板上
に形成した配線形成材料からなる薄膜の上にレジストを
被覆し、これに選択的に紫外線露光を施した後に現像し
てレジストパターンを作り、これをマスクとしてウェッ
トエツチング或いはドライエツチングを行って微細な配
線パターンを形成する方法がとられている。
このように薄膜形成技術と写真蝕刻技術とによって微細
パターンが形成されているが、集積度が進むに従って、
製造歩留まりと集積回路の特性を向上するためにレジス
トパターンの精度の向上はますます重要になっている。
[従来の技術〕 LSI、VLSIのような半導体素子製造プロセスにお
いては、回路の多層化が必要であり、この際、下層に配
線パターンが存在すると、この上に膜形成する絶縁層の
表面に1〜2μ鍋の段差を生ずることが多く、か\る場
合に従来の単層レジスト法を通用すると微細パターンを
高精度に形成することが不可能になる。
そこで、まず下層レジストを用いて平坦化し、この上に
耐酸素ドライエツチング性の優れた上層レジストを薄く
形成してドライエツチングし、微細パターンを形成する
二層構造レジストが用いられている。
二層構造レジストは下層レジストとしてフェノールノボ
ラック樹脂或いはタレゾールノボラック樹脂のように酸
素(0□)プラズマにより容易にドライエツチングされ
る材料を被処理基板の上に例えば2μ繭程度にスピンコ
ードして基板面の凹凸を平坦化する。
次に、この上に上層レジストとしてポジ型の場合は、紫
外線照射により原子間の結合(ボンド)が切れて現像剤
に対して可溶な状態となるが、非照射部は02プラズマ
に対して耐性のある高分子材料を、また、ネガ型の場合
は紫外線照射により架橋などの反応を生じ、現像剤に対
して不溶な状態となり、且つ0□プラズマに対して耐性
のある高分子材料を0.2〜0.5μm程度に薄(塗布
することにより形成されている。
そして、レジストパターンの形成法としてはマスクを通
しての投影露光あるいは密着露光を施して上層レジスト
を感光せしめた後、現像液を用いて現像し、上層レジス
!・パターンを形成した後、02ガスを用いる反応性イ
オンエツチング(略称RIE)を行って上層のレジスト
パターンを下層に転写している。
然し、最近ではLSIやVLSI製造用のレジストパタ
ーンを精度よく形成する方法として、上層レジストパタ
ーンの形成を現像液によらず0□と弗化炭素ガスを含む
雰囲気中でのプラズマのダウン・フローを用いて行う方
法も採られるようになった。
この方法は、0□と弗化炭素ガスを含む減圧ガスに導波
管を通しでマイクロ波を照射してプラズマを発生せしめ
、この中で生じたガス構成原子のラジカル(中性活性種
)のみを取り出して被処理基板と反応させるもので、従
来のRIBのようにプラズマ化により発生するイオンに
よる衝撃が無くなるために、被エツチング材料に対する
高いエッチング選択性を与えることが可能となった。
〔発明が解決しようとする課題〕
従来のダウン・フロー用二層レジストの上層に使用する
ネガ型レジストとしては、ポリマーとして下記の構造式
で示すポリ14リメチルシリルプロピン(Poly l
−(trimethylsilyl)propyne略
称PTMSP )に紫外線吸収作用のある材料例えば色
素などを付加剤として加えて構成されていた。
C11゜ −GC=C+−r        ・・・(1)然し、
か\る上層レジストはOzガスプラズマで下層レジスト
をドライエツチングする際の耐性が不充分であって、下
層レジストをRIE した後は一般にエツチング速度が
不均一なことによるエツチング残部が生ずるのを防止す
るため、オーバエツチングが行われているが、この際に
上層レジス(・の上部と角の部分が著しくエツチングさ
れて下層パターンのシフi・を生ずると云う問題があり
、これを解決することが課題であった。
〔課題を解決するための手段〕
上記の問題はダウン・フロー現像が可能で且つ02ガス
プラズマエツチング耐性の優れた上層レジストを使用す
ることにより解決するもので、具体的には、被処理基板
上に下層レジストを形成して平坦化する工程と、分子中
に二個の硅素原子を含むポリ4,4,7.7−テトラメ
チル−4,6−ジシラ−2−ヘプチンまたはポリ4,4
,7.7−テトラメチル−4、7−ジシラ−2−オクチ
ンに紫外線吸収剤を添加してなるレジストを上層レジス
トとして塗布する工程と、紫外線露光によりパターンを
露光した後、前記被処理基板を減圧下で加熱して未反応
の紫外線吸収剤を除去する工程と、酸素と弗化炭素ガス
を含む雲囲気中でのプラズマのダウンフローでエツチン
グを行い、上層レジストのパターンシフトを行う工程と
、異方性プラズマエツチングにより上層レジストパター
ンをマスクとして下層レジストをエツチングする工程と
を有してレジストパターンの形成方法を構成することよ
り解決することができる。
〔作用〕
本発明は上層レジストのプラズマエツチング耐性を向上
する方法として、下図に構造式を示すボIJ4,4,6
.6−チトラメチルー4.6−ジシラ−2−ヘプチン(
1’oly 4++L6,6−tetrallethy
l−4,6−disila−2−haptyne  略
称PTMDSII)またはポリ4,4,7.7−テトラ
メチル−4、7−ジシラ−2−オクチン(Poly 4
+4+7.7−tetramethyl−4+ 7−d
isila−2−octyne略称PTMDSO)のよ
うに分子中の主鎖に不飽和結合を、側鎖に二個以上のS
i原子をもつSt含有率の大きなポリマーを使用するも
のである。
PTMDSHPTMDSO このようにすると0□プラズマエツチング耐性を大幅に
高めることが可能となり、これにより上層レジストパタ
ーンを下層に転写する際に生ずるパターンシフトを抑制
することができる。
〔実施例〕
実施例1; Si基板上に下層レジストとしてクレゾールノボラック
レジスト(OFPR−800、東京応化■)を1.5μ
mの厚さに塗布した後、200°Cで加熱処理し、この
上にPTMDSIIと色素である2、6−ゾイクロロキ
ノンー4−クロイミド(2+ 6−Dichloroq
uinone−4−chloroimide略称DCQ
I)を2:lの量比でキシレンに溶解して作ったレジス
ト溶液をスピンコートシて0゜45μ−の厚さの上層レ
ジストを形成した。
次に、高圧Xe−Hgランプを光源とし、マスクの密着
露光を行って後、被処理基板を0.05 torrの減
圧下で50°Cで5分間加熱し、未反応のDCQ Iを
気化させて除いた。
次に、被処理基板をドライエツチング装置にセットし、
02の流1it1000cc/分、CF4の流1500
cc/分、減圧度6torrに保ったプラズマ発生室に
出カフ00 Wでマイクロ波を照射し、島とCF4の混
合ガスをプラズマ化し、メタル製のメツシュを通って出
てくる混合ガスのラジカルを被処理基板上に導き、上層
レジストをエツチングし、ネガ型のパターンを得た。
次に、被処理基板をRIB装置内にセットし、0□の流
量20cc/分、真空度0.08 torr、RF電力
500Wの条件で上層レジストをマスクとしてRIBを
行い、パターンシフトの殆どない下層レジストパターン
を得ることができた。
こ\で、上層レジストと下層レジストとのエツチング速
度比はPTMSPを用いる従来のものが20倍前後であ
るのに対し、68倍であった。
実施例2: 二個のSi原子を含む七ツマ−としてPTMDSOを用
いた以外は実施例1と同様にして上層レジストパターン
を作り、実施例1と同様にRIEを行って上層レジスト
パターンを下層レジストに転写したが、パターンシフト
は殆どなく、またエツチング速度比は52倍であった。
第1図はPTMSP、 PTMDS)I、 PTMDS
Oの三者についてSiの含有量とエツチング速度比との
関係を示すもので、エツチング速度比はノボラック系レ
ジスト(品名0FPR−800)の上記三種類のレジス
トに対する速度比を示しており、Si含有量が増すに従
って速度比が向上することを示している。
なお、こ\で使用した色素はDCQ Iである。
実施例3: 第2図は紫外線吸収剤としてDCQ I (色素)を添
加したPTMSP、 PTMDSII、 PTMDSO
の三種類のレジスト膜について、KrFエキシマ−レー
ザ光(波長248nIll)の照射エネルギーと露光後
の残1漠率との関係を示したものであるが、従来使用さ
れているPTMSPに較べ、本発明に係るPTMDSI
IおよびPTMDSOのほうが感度においても優れてい
ることが判る。
〔発明の効果〕
以上記したように本発明の使用により二層レジスト法に
おける下層レジストのRWEを行うときのパターンシフ
トを極めて少なくすることが可能となり、これにより半
導体集積回路の製造歩留まりの向上と特性の向上とが可
能となる。
【図面の簡単な説明】
第1図はモノマー中のSi含有量とOzプラズマRIE
によるエツチング速度比との関係図、第2図は照射エネ
ルギーと残膜率との関係図、である。

Claims (2)

    【特許請求の範囲】
  1. (1)被処理基板上に下層レジストを形成して平坦化す
    る工程と、 分子中の主鎖に不飽和結合を、側鎖に二個以上の硅素原
    子を含むポリ置換アセチレンに紫外線吸収剤を添加して
    なるレジストを上層レジストとして塗布する工程と、 紫外線露光によりパターンを露光した後、前記被処理基
    板を減圧下で加熱して未反応の紫外線吸収剤を除去する
    工程と、 酸素と弗化炭素ガスを含む雰囲気中でのプラズマのダウ
    ンフローでエッチングを行い、上層レジストのパターン
    ニングを行う工程と、 異方性プラズマエッチングにより上層レジストパターン
    をマスクとして下層レジストをエッチングする工程と、 を有することを特徴とするレジストパターンの形成方法
  2. (2)分子中の主鎖に不飽和結合を、側鎖に二個以上の
    硅素原子を含むポリ置換アセチレンがポリ4、4、6、
    6−テトラメチル−4、6−ジシラ−2−ヘプチンまた
    はポリ4、4、7、7−テトラメチル−4、7−ジシラ
    −2−オクチンであることを特徴とするレジスト材料。
JP1012445A 1988-03-16 1989-01-20 レジストパターンの形成方法 Expired - Fee Related JP2692227B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1012445A JP2692227B2 (ja) 1989-01-20 1989-01-20 レジストパターンの形成方法
KR1019890003205A KR920004176B1 (ko) 1988-03-16 1989-03-15 레지스트 패턴 형성 공정
EP89400743A EP0333591B1 (en) 1988-03-16 1989-03-16 Process for formation of resist patterns
US07/746,071 US5194364A (en) 1988-03-16 1991-08-08 Process for formation of resist patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1012445A JP2692227B2 (ja) 1989-01-20 1989-01-20 レジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JPH02191959A true JPH02191959A (ja) 1990-07-27
JP2692227B2 JP2692227B2 (ja) 1997-12-17

Family

ID=11805522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1012445A Expired - Fee Related JP2692227B2 (ja) 1988-03-16 1989-01-20 レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JP2692227B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924846A (ja) * 1982-07-26 1984-02-08 エスヴィージー・リトグラフィー・システムズ・インコーポレイテッド ホトレジストの乾式現像法
JPS6197651A (ja) * 1984-10-17 1986-05-16 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成用材料及びパタ−ン形成方法
JPS61163335A (ja) * 1985-01-14 1986-07-24 Nippon Telegr & Teleph Corp <Ntt> 2層用ポジ形フオトレジストおよびレジストパタ−ン形成方法
JPS61188352U (ja) * 1985-05-17 1986-11-25
JPS62299967A (ja) * 1986-06-20 1987-12-26 Fujitsu Ltd ネガ型レジストパタ−ンの形成方法
JPS6315244A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315240A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315241A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315242A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315243A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS63228616A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 感光性膜の表面処理装置及び表面処理方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5924846A (ja) * 1982-07-26 1984-02-08 エスヴィージー・リトグラフィー・システムズ・インコーポレイテッド ホトレジストの乾式現像法
JPS6197651A (ja) * 1984-10-17 1986-05-16 Nippon Telegr & Teleph Corp <Ntt> パタ−ン形成用材料及びパタ−ン形成方法
JPS61163335A (ja) * 1985-01-14 1986-07-24 Nippon Telegr & Teleph Corp <Ntt> 2層用ポジ形フオトレジストおよびレジストパタ−ン形成方法
JPS61188352U (ja) * 1985-05-17 1986-11-25
JPS62299967A (ja) * 1986-06-20 1987-12-26 Fujitsu Ltd ネガ型レジストパタ−ンの形成方法
JPS6315244A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315240A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315241A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315242A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS6315243A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd パタ−ニング方法及びレジスト
JPS63228616A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 感光性膜の表面処理装置及び表面処理方法

Also Published As

Publication number Publication date
JP2692227B2 (ja) 1997-12-17

Similar Documents

Publication Publication Date Title
JP2719465B2 (ja) 半導体製造方法
US4891303A (en) Trilayer microlithographic process using a silicon-based resist as the middle layer
TWI251856B (en) Patterning method and manufacturing method of semiconductor devices
US4738916A (en) Intermediate layer material of three-layer resist system
KR101096194B1 (ko) 반도체 소자의 패턴 형성 방법
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
US5194364A (en) Process for formation of resist patterns
JPH0210362A (ja) 微細パターン形成方法
KR100415091B1 (ko) 미세패턴 형성 방법
US5064748A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
US6045981A (en) Method of manufacturing semiconductor device
JPH02191959A (ja) レジストパターンの形成方法
US4826754A (en) Method for anisotropically hardening a protective coating for integrated circuit manufacture
KR100645835B1 (ko) 반도체 소자의 감광막패턴 형성 방법
JPH0684787A (ja) 多層レジストのパターン形成方法
KR920004176B1 (ko) 레지스트 패턴 형성 공정
KR20010037049A (ko) 실리레이션을 이용한 리소그라피 방법
KR100261162B1 (ko) 반도체소자의 패터닝 방법
EP0104235A4 (en) METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS.
KR19990072893A (ko) 포토레지스트패턴의형성방법
US5316895A (en) Photolithographic method using non-photoactive resins
JP3257126B2 (ja) パターン形成方法
JPH02156244A (ja) パターン形成方法
JPS6047419A (ja) 多層レベルパタ−ンニング法
JPH05142788A (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees