JPH02189921A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH02189921A JPH02189921A JP1050989A JP1050989A JPH02189921A JP H02189921 A JPH02189921 A JP H02189921A JP 1050989 A JP1050989 A JP 1050989A JP 1050989 A JP1050989 A JP 1050989A JP H02189921 A JPH02189921 A JP H02189921A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- wiring
- plasma
- aluminum
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 23
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 12
- 238000010438 heat treatment Methods 0.000 claims abstract description 12
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 239000002356 single layer Substances 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 8
- 239000007789 gas Substances 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 235000018741 Terminalia myriocarpa Nutrition 0.000 abstract 1
- 241001284289 Terminalia myriocarpa Species 0.000 abstract 1
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 26
- 239000010410 layer Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000000927 vapour-phase epitaxy Methods 0.000 description 3
- 239000013039 cover film Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造方法に関し、特に配線に
アルミニウムを用いた半導体集積回路の製造方法に関す
る。
アルミニウムを用いた半導体集積回路の製造方法に関す
る。
従来、アルミニウムを用いた配線の形成方法としては、
最上位配線を形成した後、熱処理を行ってコンタクト性
を改善し、その後、プラズマＣＶＤ法等によりシリコン
窒化膜等のカバー膜を形成する方法がとられる。
最上位配線を形成した後、熱処理を行ってコンタクト性
を改善し、その後、プラズマＣＶＤ法等によりシリコン
窒化膜等のカバー膜を形成する方法がとられる。
上記製造方法は次のようなものが一般的である。
第３図に示される通り、最上位配線３０５を形成した後
、例えば水素雰囲気中で３５０℃から４５０℃、１０分
から３０分程度の熱処理を行う。次にプラズマＣＶＤ法
により１．０μｍのシリコン窒化膜３０８を形成する。
、例えば水素雰囲気中で３５０℃から４５０℃、１０分
から３０分程度の熱処理を行う。次にプラズマＣＶＤ法
により１．０μｍのシリコン窒化膜３０８を形成する。
さらに、ホトレジストを塗布・パターンニングの後、外
部電極と接続するための開孔部を設ける。
部電極と接続するための開孔部を設ける。
上述した配線の形成方法では、水素雰囲気中での熱処理
において、アルミニウム配線がＩＤＩしているためアル
ミニウム表面に突起（ヒロック）が発生し、短絡不良を
生じやすいという欠点がある。
において、アルミニウム配線がＩＤＩしているためアル
ミニウム表面に突起（ヒロック）が発生し、短絡不良を
生じやすいという欠点がある。
本発明の半導体集積回路の製造方法は、単層または多層
の金属配線構造を構成し、かつ、最上位配線がアルミニ
ウムを成分として含む半導体集積回路の製造工程におい
て、該最上位配線を形成した後、プラズマＣＶＤ法によ
りシリコン酸化膜を全面に被着する工程と、しかる後、
３５０℃から４５０℃の温度範囲においていわゆる「Ａ
Ｉ２シンター」と呼ばれる熱処理を行う工程と、しかる
後、再びプラズマＣＶＤ法によりシリコン窒化膜（Ｓｉ
ｘＮｙ）またはシリコンオキシナイトライド（ＳｉｘＯ
ｙ Ｎ ｚ ）を全面に被着する工程とを有している。
の金属配線構造を構成し、かつ、最上位配線がアルミニ
ウムを成分として含む半導体集積回路の製造工程におい
て、該最上位配線を形成した後、プラズマＣＶＤ法によ
りシリコン酸化膜を全面に被着する工程と、しかる後、
３５０℃から４５０℃の温度範囲においていわゆる「Ａ
Ｉ２シンター」と呼ばれる熱処理を行う工程と、しかる
後、再びプラズマＣＶＤ法によりシリコン窒化膜（Ｓｉ
ｘＮｙ）またはシリコンオキシナイトライド（ＳｉｘＯ
ｙ Ｎ ｚ ）を全面に被着する工程とを有している。
上述した従来の製造方法に対し、本発明においては、水
素雰囲気中における熱処理を行う前にプラズマＣＶＤ法
により最上位配線上にシリコン酸（ＩＪを形成するので
アルミニウムがシリコン酸化膜により被覆され、熱処理
を行った後にもアルミニウム表面のヒロックの発生が防
止できる。
素雰囲気中における熱処理を行う前にプラズマＣＶＤ法
により最上位配線上にシリコン酸（ＩＪを形成するので
アルミニウムがシリコン酸化膜により被覆され、熱処理
を行った後にもアルミニウム表面のヒロックの発生が防
止できる。
次に、本発明について図面を参照して説明する。
第１図は、本発明の一実施例の縦断面図である。
まず、シリコン基板１０１に１．０μｍの酸化膜１０２
を気相成長法により成長させ、ホトレジストを用いて所
定の位置に開孔を設けた後スパッタリング法により０．
５μｍのアルミニウム層１０３を成長させる。その後、
ホトレジスト１０４をマスクとして、ＣＣｐ４系のガス
プラズマ中でアルミニウム層１０３をエツチングし、配
線層１０５を形成する（第１図（ａ））。
を気相成長法により成長させ、ホトレジストを用いて所
定の位置に開孔を設けた後スパッタリング法により０．
５μｍのアルミニウム層１０３を成長させる。その後、
ホトレジスト１０４をマスクとして、ＣＣｐ４系のガス
プラズマ中でアルミニウム層１０３をエツチングし、配
線層１０５を形成する（第１図（ａ））。
次に、プラズマ気相成長法により、１．０μｍのシリコ
ン酸化膜１０６を形成し、アルミニウム配線層１０３並
びに酸化膜１０２の全面に被着する。
ン酸化膜１０６を形成し、アルミニウム配線層１０３並
びに酸化膜１０２の全面に被着する。
し、かる後、４５０℃の水素雰囲気中で２０分間の熱処
理を行う。さらにプラズマＣＶＤ法により０．５μｍの
シリコン窒化膜１０８を形成した後ホトレジストをマス
クにＣＦ、系のガスプラズマ中で、エツチングを行い、
電極配線の接続孔を設ける（第１図（ｂ））。
理を行う。さらにプラズマＣＶＤ法により０．５μｍの
シリコン窒化膜１０８を形成した後ホトレジストをマス
クにＣＦ、系のガスプラズマ中で、エツチングを行い、
電極配線の接続孔を設ける（第１図（ｂ））。
上述の実施例によれば、水素雰囲気中における熱処理の
際、アルミニウム配線がプラズマ酸化膜１０６により被
覆されているため、アルミニウム配線におけるヒロック
の発生が抑制され、信頼性の高い配線が得られる。
際、アルミニウム配線がプラズマ酸化膜１０６により被
覆されているため、アルミニウム配線におけるヒロック
の発生が抑制され、信頼性の高い配線が得られる。
第２図は、本発明の他の実施例を説明するための半導体
チップの縦断面図である。
チップの縦断面図である。
この実施例は水素雰囲気中における熱処理を施した後、
ＰＳＧ膜を形成することを除いて一実施例と同じ内容で
ある。第２図に示すように配線層を形成した後プラズマ
気相成長法により１．０μｍのシリコン酸化膜２０６を
形成し、アルミニウム配線層２０５並びに酸化膜２０２
の全面に被着する。しかる後４５０℃の水素雰囲気中で
２０分間の熱処理を行い、１．０μｍのＰＳＧ膜２０７
を気相成長法により成長し、さらにプラズマ気相成長法
により０．５μｍのシリコン窒化膜２０８を形成する。
ＰＳＧ膜を形成することを除いて一実施例と同じ内容で
ある。第２図に示すように配線層を形成した後プラズマ
気相成長法により１．０μｍのシリコン酸化膜２０６を
形成し、アルミニウム配線層２０５並びに酸化膜２０２
の全面に被着する。しかる後４５０℃の水素雰囲気中で
２０分間の熱処理を行い、１．０μｍのＰＳＧ膜２０７
を気相成長法により成長し、さらにプラズマ気相成長法
により０．５μｍのシリコン窒化膜２０８を形成する。
この実施例によれば、カバー膜がプラズマ酸化膜２０６
と、プラズマ窒化膜２０８の間にＰＳＧ膜２０７をはさ
んだ構造となっているため、一実施例に比較して、耐マ
イグレーション性に優れ、しかも、ＰＳＧ膜による不純
物のゲッタリング効果を有するという利点がある。
と、プラズマ窒化膜２０８の間にＰＳＧ膜２０７をはさ
んだ構造となっているため、一実施例に比較して、耐マ
イグレーション性に優れ、しかも、ＰＳＧ膜による不純
物のゲッタリング効果を有するという利点がある。
以上説明したように本発明は、最」１位配線を形成した
後にプラズマＣＶＤ法によりシリコン酸化膜を形成した
後にアルミシンターを行うことにより、アルミニウム配
線がプラズマ酸化膜で被覆され水素雰囲気中における熱
処理の際のヒロックの発生が抑制されるという効果があ
る。
後にプラズマＣＶＤ法によりシリコン酸化膜を形成した
後にアルミシンターを行うことにより、アルミニウム配
線がプラズマ酸化膜で被覆され水素雰囲気中における熱
処理の際のヒロックの発生が抑制されるという効果があ
る。
第１図（ａ）、 （ｂ）は本発明の一実施例の半導体集
積回路の製造方法を説明するための断面図、第２図は本
発明の他の実施例の半導体集積回路の製造方法を説明す
るための縦断面図、第３図は従来の半導体集積回路の縦
断面図である。 １０１．２０１．．３０１・・・・・・シリコン基板、
１０２．２０２，３０２・・・・・シリコン酸化膜、］
０３・・・・・アルミニウム層、１０４・・・・・・ホ
トレジスト、１０５，２０５，３０５・・・・・・アル
ミニウム配線、１０６，２０６，３０６・・・・・・プ
ラズマシリコン酸化膜、２０７・・・・・・ＰＳＧ膜、
１０８，２０８゜３０８・・・・・・プラズマシリコン
窒化膜。 代理人 弁理士 内 原 晋
積回路の製造方法を説明するための断面図、第２図は本
発明の他の実施例の半導体集積回路の製造方法を説明す
るための縦断面図、第３図は従来の半導体集積回路の縦
断面図である。 １０１．２０１．．３０１・・・・・・シリコン基板、
１０２．２０２，３０２・・・・・シリコン酸化膜、］
０３・・・・・アルミニウム層、１０４・・・・・・ホ
トレジスト、１０５，２０５，３０５・・・・・・アル
ミニウム配線、１０６，２０６，３０６・・・・・・プ
ラズマシリコン酸化膜、２０７・・・・・・ＰＳＧ膜、
１０８，２０８゜３０８・・・・・・プラズマシリコン
窒化膜。 代理人 弁理士 内 原 晋
Claims (1)
- 単層または多層の金属配線構造を構成し、かつ、最上位
配線がアルミニウムを成分として含む材料を使用した半
導体集積回路装置の製造方法において、該最上位配線を
形成した後、プラズマ化学気相成長法によりシリコン酸
化膜を全面に被着する工程と、しかる後、３５０℃から
４５０℃の温度範囲において水素中で熱処理を行う工程
とを有することを特徴とする半導体集積回路装置の製造
方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050989A JPH02189921A (ja) | 1989-01-18 | 1989-01-18 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1050989A JPH02189921A (ja) | 1989-01-18 | 1989-01-18 | 半導体集積回路装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02189921A true JPH02189921A (ja) | 1990-07-25 |
Family
ID=11752188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1050989A Pending JPH02189921A (ja) | 1989-01-18 | 1989-01-18 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02189921A (ja) |
-
1989
- 1989-01-18 JP JP1050989A patent/JPH02189921A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5815250A (ja) | 半導体装置の製造方法 | |
| JPS639925A (ja) | 半導体装置の製造方法 | |
| JPH07326618A (ja) | 配線構造およびその製造方法 | |
| US5645976A (en) | Capacitor apparatus and method of manufacture of same | |
| KR100220933B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH02189921A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0342834A (ja) | 半導体装置 | |
| JPH05343613A (ja) | 集積回路装置 | |
| JPH08274099A (ja) | 配線形成法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPS5918690A (ja) | ホ−ル素子 | |
| JPH05198744A (ja) | 半導体装置の製造方法 | |
| JPH01238126A (ja) | 半導体装置の製造方法 | |
| JPS62291146A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPH03204934A (ja) | 薄膜配線上への絶縁膜の形成方法 | |
| JPH07107926B2 (ja) | 半導体容量素子の製造方法 | |
| JPS58116750A (ja) | 半導体装置の製造方法 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JPS6354746A (ja) | 半導体装置の製造方法 | |
| JPS58197876A (ja) | 半導体装置 | |
| JPS5984442A (ja) | 半導体装置の製造方法 | |
| JPH04107924A (ja) | 半導体装置の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 |