JPH02186713A - 比較回路，比較回路に基準電圧を与える基準発生回路，および比較回路を用いた電子スイッチ - Google Patents
比較回路，比較回路に基準電圧を与える基準発生回路，および比較回路を用いた電子スイッチInfo
- Publication number
- JPH02186713A JPH02186713A JP470889A JP470889A JPH02186713A JP H02186713 A JPH02186713 A JP H02186713A JP 470889 A JP470889 A JP 470889A JP 470889 A JP470889 A JP 470889A JP H02186713 A JPH02186713 A JP H02186713A
- Authority
- JP
- Japan
- Prior art keywords
- current
- reference voltage
- circuit
- transistor
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 230000003503 early effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の背景
技術分野
この発明は比較回路に与える基準電圧を発生する基準電
圧回路に関する。
圧回路に関する。
従来技術
比較回路は入力信号のレベルを基準電圧と比較してその
大小を表わす出力信号を発生するものであり、多くの分
野で信号処理回路の１つとして。
大小を表わす出力信号を発生するものであり、多くの分
野で信号処理回路の１つとして。
その他の用途に用いられている。たとえば近接スイッチ
、フォトスイッチ等の電子スイッチにおいて、センサの
出力信号をレベル弁別してオン。
、フォトスイッチ等の電子スイッチにおいて、センサの
出力信号をレベル弁別してオン。
オフ信号（検出信号）を生成するために使用される。
ところで近年、近接スイッチにおいて設定表示機能の付
加が必要とされている。これは物体を安定に検出できる
距ＭＣ検出可能最大距離の８０％程度の値）を表示する
ものである。この設定表示機能の付加のためには、物体
の距離に応じて発振振幅が変化する発振回路が必要であ
る。このような発振回路の特性の一例が第８図に示され
ている。
加が必要とされている。これは物体を安定に検出できる
距ＭＣ検出可能最大距離の８０％程度の値）を表示する
ものである。この設定表示機能の付加のためには、物体
の距離に応じて発振振幅が変化する発振回路が必要であ
る。このような発振回路の特性の一例が第８図に示され
ている。
横軸は物体までの距離、縦軸は発振回路（センサ）の発
振振幅、すなわちその後段に接続された比較回路の入力
である。
振振幅、すなわちその後段に接続された比較回路の入力
である。
比較回路の２種類の基準電圧がｖ 、■ でＯＮ
ＯＰＰ 示されている。人力が基準電圧Ｖ。Ｎを超えると比較回
路からオフ信号（検出信号）が出力され。
ＯＰＰ 示されている。人力が基準電圧Ｖ。Ｎを超えると比較回
路からオフ信号（検出信号）が出力され。
人力が基準電圧■ を下廻ると検出信号はオフ０１コ
Ｆ する。したがって、検出信号は基準電圧Ｖ。Ｎと■
の差ΔＶ に対応して距離に関するヒスＯＦＦ
ｖｅｒ テリシスを持つことになる。このように２種類の基準電
圧を設けているのは検出信号のオン、オフ・チャタリン
グを防止するためである。
Ｆ する。したがって、検出信号は基準電圧Ｖ。Ｎと■
の差ΔＶ に対応して距離に関するヒスＯＦＦ
ｖｅｒ テリシスを持つことになる。このように２種類の基準電
圧を設けているのは検出信号のオン、オフ・チャタリン
グを防止するためである。
第９図は従来の比較回路の一例を示している。
この比較回路は差動回路ｌＯと基準電圧回路１１とから
構成されている。差動回路ｌＯは２つのトランジスタＴ
「 とＴ ｒ ２を含み、それらのエミッタが相互に接
続され、かつ電流源Ｃ８ｏに接続されている。一方のト
ランジスタＴｒｌのベースには比較されるべき人力、す
なわち上記発振回路の発振振幅を表わす電圧信号が与え
られる。このトランジスタＴ ｒ １のコレクタは電流
ミラー回路を構成する一方のトランジスタＴ ｒ ａに
接続されている。電流ミラー回路を構成する他方のトラ
ンジスタＴ ｒ ４は２コレクタ（スプリット・コレク
タ）タイプのものであり、その一方のコレクタは出力電
圧（電流出力）に接続され、他方のコレクタは、基準電
圧回路１１の後述するスイッチングφトランジスタＴ
ｒ ５のベースに接続されている。差動回路ｌＯの他方
のトランジスタＴ ｒ ２のベースには基準電圧回路１
１から発生する基準電圧ｖｒｅ。
構成されている。差動回路ｌＯは２つのトランジスタＴ
「 とＴ ｒ ２を含み、それらのエミッタが相互に接
続され、かつ電流源Ｃ８ｏに接続されている。一方のト
ランジスタＴｒｌのベースには比較されるべき人力、す
なわち上記発振回路の発振振幅を表わす電圧信号が与え
られる。このトランジスタＴ ｒ １のコレクタは電流
ミラー回路を構成する一方のトランジスタＴ ｒ ａに
接続されている。電流ミラー回路を構成する他方のトラ
ンジスタＴ ｒ ４は２コレクタ（スプリット・コレク
タ）タイプのものであり、その一方のコレクタは出力電
圧（電流出力）に接続され、他方のコレクタは、基準電
圧回路１１の後述するスイッチングφトランジスタＴ
ｒ ５のベースに接続されている。差動回路ｌＯの他方
のトランジスタＴ ｒ ２のベースには基準電圧回路１
１から発生する基準電圧ｖｒｅ。
（Ｖ または■ ）が与えられる。
ＯＮ ＯＦＦ
基準電圧回路１１は、電流Ｉの電流源Ｃ８，抵抗Ｒおよ
びＲが、電源電圧十ｖｄとアースＧとの間に直列に接続
されてなり、抵抗Ｒ２に並列にトランジスタＴ ｒ ｓ
が接続されている。電流源Ｃ８と抵抗Ｒ１との接続点の
電位が基準電圧■ である。
びＲが、電源電圧十ｖｄとアースＧとの間に直列に接続
されてなり、抵抗Ｒ２に並列にトランジスタＴ ｒ ｓ
が接続されている。電流源Ｃ８と抵抗Ｒ１との接続点の
電位が基準電圧■ である。
ｒｅｆ
トランジスタＴ ｒ ５がオフのときに出力される基準
電圧Ｖ が■ であり、これは（Ｒ１＋ｒｅｆ
ＯＮ Ｒ）１で与えられる。トランジスタＴ ｒ ｓがオンの
ときの基準電圧Ｖ がＶ であり、こｒｅｆ
ＯＦＦ れはＲ１÷Ｖ で与えられる。電圧Ｖ はトｌ
ＣＦ２ ＣＥ５ランジスタＴ
ｒ ｓのコレクタ／エミッタ間電圧■ である。した
がって、２つの基準電圧ｖｏＮａＬ と■ の差電圧ΔＶ はＲ１−Ｖ て与ＯＦ１
コ ｒｅｆ ２ ＣＦ２えられる
ことになる。
電圧Ｖ が■ であり、これは（Ｒ１＋ｒｅｆ
ＯＮ Ｒ）１で与えられる。トランジスタＴ ｒ ｓがオンの
ときの基準電圧Ｖ がＶ であり、こｒｅｆ
ＯＦＦ れはＲ１÷Ｖ で与えられる。電圧Ｖ はトｌ
ＣＦ２ ＣＥ５ランジスタＴ
ｒ ｓのコレクタ／エミッタ間電圧■ である。した
がって、２つの基準電圧ｖｏＮａＬ と■ の差電圧ΔＶ はＲ１−Ｖ て与ＯＦ１
コ ｒｅｆ ２ ＣＦ２えられる
ことになる。
第９図の回路は次のように動作する。人力が基準電圧Ｖ
を超えるとトランジスタＴ ｒ １がオンＮ （Ｔｒ はオフ）シ、トランジスタＴ ｒ ４から出
力電流が発生するとともに、トランジスタＴ ｒ ５が
オンとなり基準電圧はＶ に変化する。人力ＦＦ がこの基準電圧Ｖ を下廻るとトランジスタＦＦ Ｔｒ はオフ（Ｔ ｒ ２はオン）状態となり、出力
電流が停止するとともにトランジスタＴ ｒ ｓがオフ
となって′ＪＩ５学電圧はｖｏＮとなる。
を超えるとトランジスタＴ ｒ １がオンＮ （Ｔｒ はオフ）シ、トランジスタＴ ｒ ４から出
力電流が発生するとともに、トランジスタＴ ｒ ５が
オンとなり基準電圧はＶ に変化する。人力ＦＦ がこの基準電圧Ｖ を下廻るとトランジスタＦＦ Ｔｒ はオフ（Ｔ ｒ ２はオン）状態となり、出力
電流が停止するとともにトランジスタＴ ｒ ｓがオフ
となって′ＪＩ５学電圧はｖｏＮとなる。
上述のように出力電流のヒステリシスは基準電圧■ と
Ｖ との差Δ■ で決定され、このＯＮ ＯＦ
Ｆ ｒｅｆ 差電圧ΔＶ はトランジスタＴ「 の電圧Ｖ。Ｅｒｅ
ｆ ５を用いて表
わされる。トランジスタの■ｃＥはばらつきが大きいの
で（約１００ｍＶ前後）、このばらつきよりも小さいヒ
ステリシス幅を設定することは困難である。
Ｖ との差Δ■ で決定され、このＯＮ ＯＦ
Ｆ ｒｅｆ 差電圧ΔＶ はトランジスタＴ「 の電圧Ｖ。Ｅｒｅ
ｆ ５を用いて表
わされる。トランジスタの■ｃＥはばらつきが大きいの
で（約１００ｍＶ前後）、このばらつきよりも小さいヒ
ステリシス幅を設定することは困難である。
発明の概要
発明の目的
この発明は５ トランジスタの■ｃＥ電圧のばらつきの
影響を受けることなく、基準電圧のヒステリシスを小さ
くすることのできる基準電圧回路を提供することを目的
とする。
影響を受けることなく、基準電圧のヒステリシスを小さ
くすることのできる基準電圧回路を提供することを目的
とする。
発明の構成１作用および効果
この発明による基準電圧回路は、少なくとも２つの第１
．第２の電流源、第１の電流源に接続され、そこを流れ
る電流により生じる降下電圧が基準電圧となる抵抗手段
、第２の電流源の電流をダイオード機能素子を介して上
記抵抗手段に流すように、第２の電流源を接続する結節
点、および第２の電流源の電流を上記抵抗手段に流入し
ないようにバイパスするためのスイッチング素子を備え
ていることを特徴とする。
．第２の電流源、第１の電流源に接続され、そこを流れ
る電流により生じる降下電圧が基準電圧となる抵抗手段
、第２の電流源の電流をダイオード機能素子を介して上
記抵抗手段に流すように、第２の電流源を接続する結節
点、および第２の電流源の電流を上記抵抗手段に流入し
ないようにバイパスするためのスイッチング素子を備え
ていることを特徴とする。
この発明による基準電圧回路はまた。少なくとも２つの
第１．第２の電流源、第１の電流源に接続され、そこを
流れる電流により生じる降下電圧が基準電圧となる抵抗
手段、第２の電流源の出力電流を第１の電流源の出力電
流から減算する減算回路、および上記減算回路の減算動
作を制御する手段を備えている、ことを特徴とする。
第１．第２の電流源、第１の電流源に接続され、そこを
流れる電流により生じる降下電圧が基準電圧となる抵抗
手段、第２の電流源の出力電流を第１の電流源の出力電
流から減算する減算回路、および上記減算回路の減算動
作を制御する手段を備えている、ことを特徴とする。
この発明による基＄ ７［ｉ迂回路は、また、入力電圧
と基準電圧がそれぞれ与えられる２つのトランジスタと
、これらのトランジスタを駆動する第１の電流源とから
構成される差動回路に与える上記基準電圧を発生する回
路であって、一定電流を出力する第２の電流源、第２の
電流源に接続され。
と基準電圧がそれぞれ与えられる２つのトランジスタと
、これらのトランジスタを駆動する第１の電流源とから
構成される差動回路に与える上記基準電圧を発生する回
路であって、一定電流を出力する第２の電流源、第２の
電流源に接続され。
そこを流れる電流により生じる降下電圧が上記基準電圧
となる抵抗手段、および上記差動回路の一方のトランジ
スタに流れる電流を上記抵抗手段に流れる電流に加算す
る加算回路を備えていることを特徴とする。
となる抵抗手段、および上記差動回路の一方のトランジ
スタに流れる電流を上記抵抗手段に流れる電流に加算す
る加算回路を備えていることを特徴とする。
この発明による基準電圧発生回路はまた。入力電圧と基
準電圧がそれぞれ与えられる２つのトランジスタと、こ
れらのトランジスタを駆動する第１の電流源とから構成
される差動回路に与える上記基準電圧を発生する回路で
あって、電流ミラーから構成される第２の電流源、上記
電流ミラーの出力側に接続され、その出力電流が流れる
ことにより生じる降下電圧が上記基準電圧となる抵抗手
段、および上記電流ミラーの駆動回路を流れる電流に上
記差動回路の一方のトランジスタに流れる電流を加算す
る加算回路を備えていることを特徴とする。
準電圧がそれぞれ与えられる２つのトランジスタと、こ
れらのトランジスタを駆動する第１の電流源とから構成
される差動回路に与える上記基準電圧を発生する回路で
あって、電流ミラーから構成される第２の電流源、上記
電流ミラーの出力側に接続され、その出力電流が流れる
ことにより生じる降下電圧が上記基準電圧となる抵抗手
段、および上記電流ミラーの駆動回路を流れる電流に上
記差動回路の一方のトランジスタに流れる電流を加算す
る加算回路を備えていることを特徴とする。
この発明による基準電圧発生回路はまた。第１の一定電
流を出力する電流源、上記電流源に接続され１そこを流
れる電流により生じる降下電圧が基準電圧となる抵抗手
段、および第２の一定電流を上記抵抗手段に流れる電流
に加算または同電流から減算する加減算回路を備えてい
ることを特徴とする。
流を出力する電流源、上記電流源に接続され１そこを流
れる電流により生じる降下電圧が基準電圧となる抵抗手
段、および第２の一定電流を上記抵抗手段に流れる電流
に加算または同電流から減算する加減算回路を備えてい
ることを特徴とする。
以上のように、この発明によると抵抗に流れる電流を増
減することにより２種類の基準電圧を発生しているから
、スイッチング番トランジスタのｖｃＥに影響を受ける
ことがない。またヒステリシス幅は２種類の基準電圧の
差電圧、すなわち抵抗値と増減する電流値によって定ま
るから、これらの値を調整することによって任意に設定
することができ、１ＯｈＶ以下とすることも容易に可能
である。したがって、この発明による基準電圧回路を近
接スイッチ等の比較回路に適用した場合には検出距離の
応差幅を自由に設定することが可能となる。
減することにより２種類の基準電圧を発生しているから
、スイッチング番トランジスタのｖｃＥに影響を受ける
ことがない。またヒステリシス幅は２種類の基準電圧の
差電圧、すなわち抵抗値と増減する電流値によって定ま
るから、これらの値を調整することによって任意に設定
することができ、１ＯｈＶ以下とすることも容易に可能
である。したがって、この発明による基準電圧回路を近
接スイッチ等の比較回路に適用した場合には検出距離の
応差幅を自由に設定することが可能となる。
実施例の説明
第１図はこの発明の第１実施例を示している。
この図において第９図に示すものと同一物には同一符号
を付し説明を省略する。
を付し説明を省略する。
基準電圧回路１２は第１．第２の２つの電流源ＣＳ、Ｃ
Ｓ２ （それぞれの出力電流を１ 。
Ｓ２ （それぞれの出力電流を１ 。
１２とする）を含んでいる。第１の電流源Ｃ８１には抵
抗ＲとＲ２が直列に接続されることにより直列回路が構
成され、この直列回路が電源電圧＋ＶｄとアースＧとの
間に設けられている。基準電圧Ｖ は電流源Ｃ８と抵
抗Ｒ１の接続点のｒｅ「 １ 電位である。第２の電流ＲＣ８２にはダイオードＤ１が
直列に接続され、このダイオードＤ１のカソードは抵抗
Ｒｈ Ｒ２の接続点に接続されている。また、スイッチ
ング番トランジスタＴ ｒ ｓは、ダイオードＤ１のア
ノードとアースＧとの間に接続されている。トランジス
タＴ ｒ ｓは差動回路ＩＯのトランジスタＴ ｒ ４
のコレクタ電流によりオン、オフ制御される。
抗ＲとＲ２が直列に接続されることにより直列回路が構
成され、この直列回路が電源電圧＋ＶｄとアースＧとの
間に設けられている。基準電圧Ｖ は電流源Ｃ８と抵
抗Ｒ１の接続点のｒｅ「 １ 電位である。第２の電流ＲＣ８２にはダイオードＤ１が
直列に接続され、このダイオードＤ１のカソードは抵抗
Ｒｈ Ｒ２の接続点に接続されている。また、スイッチ
ング番トランジスタＴ ｒ ｓは、ダイオードＤ１のア
ノードとアースＧとの間に接続されている。トランジス
タＴ ｒ ｓは差動回路ＩＯのトランジスタＴ ｒ ４
のコレクタ電流によりオン、オフ制御される。
ダイオードＤ の順方向降下電圧ｖ、１はトランジスタ
のオン電圧（コレクタ／エミッタ間電圧）■ よりも
大き（、Ｖ＞Ｖ の関係にＣＥＳ
ＤＩ ＣＥＳある。ダイオードＤ は、電流源Ｃ
８２の電流■ Ｉ２がトランジスタＴ ｒ ５がオンのときには必ずト
ランジスタＴ ｒ ５に流れるようにするためである。
のオン電圧（コレクタ／エミッタ間電圧）■ よりも
大き（、Ｖ＞Ｖ の関係にＣＥＳ
ＤＩ ＣＥＳある。ダイオードＤ は、電流源Ｃ
８２の電流■ Ｉ２がトランジスタＴ ｒ ５がオンのときには必ずト
ランジスタＴ ｒ ５に流れるようにするためである。
トランジスタＴ ｒ ｓがオフのときには第２の電流源
Ｃ８の電流Ｉ２はダイオード′ｒｙ１を通って抵抗に流
れるので、このときの基準電圧ｖｏＮは。
Ｃ８の電流Ｉ２はダイオード′ｒｙ１を通って抵抗に流
れるので、このときの基準電圧ｖｏＮは。
（Ｒ＋Ｒ２）■１＋Ｒ２Ｉ２で与えられる。トランジス
タＴ ｒ ｓがオンとなると電流Ｉ２はトランジスタＴ
ｒ ５に流れるので、このときの基準電圧Ｖ は（
Ｒ＋Ｒ２）Ｉ、で与えられる。
タＴ ｒ ｓがオンとなると電流Ｉ２はトランジスタＴ
ｒ ５に流れるので、このときの基準電圧Ｖ は（
Ｒ＋Ｒ２）Ｉ、で与えられる。
ＯＦＦ １
したがって、ヒステリシスを与える差電圧はΔＶ−Ｖ−
Ｖ−Ｒ１となる。
Ｖ−Ｒ１となる。
ｖｅｒ ＯＮ ＯＦＦ ２ ２このように
して、出力電流のヒステリシスはスイッチング・トラン
ジスタＴ「 の■ に影響５ ＣＥＳ を受けることがない。またヒステリ“シス幅は差電圧Δ
Ｖ 、すなわちＲ２Ｉ２によって定まるかｒｅｄ’ ら、定電流源Ｃ８２の出力電流Ｉ２の調整によって任意
に設定することができ、１００ｍＶ以下とすることも容
易に可能である。したがって、この基準電圧回路を近接
スイッチの比較回路に適用した場合には検出距離の応差
幅を自由に決定することが可能となる。
して、出力電流のヒステリシスはスイッチング・トラン
ジスタＴ「 の■ に影響５ ＣＥＳ を受けることがない。またヒステリ“シス幅は差電圧Δ
Ｖ 、すなわちＲ２Ｉ２によって定まるかｒｅｄ’ ら、定電流源Ｃ８２の出力電流Ｉ２の調整によって任意
に設定することができ、１００ｍＶ以下とすることも容
易に可能である。したがって、この基準電圧回路を近接
スイッチの比較回路に適用した場合には検出距離の応差
幅を自由に決定することが可能となる。
第２図は第２実施例を示している。ここでは。
第１図に示す電流源ｃｓ、ｃｓ２がマルチ出力電流ミラ
ー回路１３によって実現されている。この電流ミラー回
路１３はベースを共通にする３個のトランジスタＴｒ
、Ｔｒ 、Ｔｒ８を含んでいる。駆動用トランジス
タＴ ｒ ａのコレクタはそのベースに接続され、また
このコレクタには抵抗Ｒ３が接続されている。そして、
トランジスタＴｒ と抵抗Ｒ３の直列回路が電源電圧
＋Ｖ、とアースＧとの間に接続されている。抵抗Ｒ３の
値によってトランジスタＴ ｒ ａに流れる電流が定め
られる。したがって、トランジスタＴ ｒ ７ 。
ー回路１３によって実現されている。この電流ミラー回
路１３はベースを共通にする３個のトランジスタＴｒ
、Ｔｒ 、Ｔｒ８を含んでいる。駆動用トランジス
タＴ ｒ ａのコレクタはそのベースに接続され、また
このコレクタには抵抗Ｒ３が接続されている。そして、
トランジスタＴｒ と抵抗Ｒ３の直列回路が電源電圧
＋Ｖ、とアースＧとの間に接続されている。抵抗Ｒ３の
値によってトランジスタＴ ｒ ａに流れる電流が定め
られる。したがって、トランジスタＴ ｒ ７ 。
Ｔ「 から流出する電流１ 、Ｉ の値を、これら
のトランジスタＴｒ、Ｔｒ８の面積比（コレフタ面積、
トランジスタの個数等）によって任意に設定でき、した
がってヒステリシス幅を任意に設定できる。この構成は
特にＩＣ化した場合に有効である。他の構成は第１図に
示すものと同じである。
のトランジスタＴｒ、Ｔｒ８の面積比（コレフタ面積、
トランジスタの個数等）によって任意に設定でき、した
がってヒステリシス幅を任意に設定できる。この構成は
特にＩＣ化した場合に有効である。他の構成は第１図に
示すものと同じである。
第３図は第３の実施例を示している。第１図に示す回路
と比較すると、？８流源ｃｓ、ｃｓ２が電流ミラー回路
１４で置換されている。この電流ミラー回路１４は２つ
のトランジスタＴｒ、Ｔｒから構成されている。また、
抵抗ＲとＲ２の接読点が差動回路ｌＯのトランジスタＴ
ｒ ２のベースに接続され、この電圧が基準電圧ｖｒ
ｅｆとなる。
と比較すると、？８流源ｃｓ、ｃｓ２が電流ミラー回路
１４で置換されている。この電流ミラー回路１４は２つ
のトランジスタＴｒ、Ｔｒから構成されている。また、
抵抗ＲとＲ２の接読点が差動回路ｌＯのトランジスタＴ
ｒ ２のベースに接続され、この電圧が基準電圧ｖｒ
ｅｆとなる。
トランジスタＴ ｒ ｓがオンのときには電流源として
のトランジスタＴ ｒ １０の出力電流はトランジスタ
Ｔｒ に流れ、トランジスタＴ ｒ ９の出力型流の
みが抵抗Ｒ，Ｒ２に流れる。この電流を１ とし、トラ
ンジスタＴ ｒ ９のコレクタの電位をＶｌとすると１
次式が成立つ。
のトランジスタＴ ｒ １０の出力電流はトランジスタ
Ｔｒ に流れ、トランジスタＴ ｒ ９の出力型流の
みが抵抗Ｒ，Ｒ２に流れる。この電流を１ とし、トラ
ンジスタＴ ｒ ９のコレクタの電位をＶｌとすると１
次式が成立つ。
ｖ ＝ （Ｒ＋Ｒ２＞ ・Ｉ １１ −Ｕ）したがっ
て基１１Ｉ電圧Ｖ は。
て基１１Ｉ電圧Ｖ は。
ＦＦ
Ｖ −Ｒｌ
０ＦＦ ２ １１
− （ＲΦＶ ）／（Ｒ＋Ｒ２）
・・・（２）
となる。
一方、トランジスタＴ「５がオフのときには。
両トランジスタＴｒ 、Ｔｒｌｏの出力電流が抵抗Ｒ
に流入する。両トランジスタＴｒ、Ｔｒ９１Ｏ の出力電流は等しく、これを！１□とすれば次式が成立
つ（ただしアーリー効果は無視する）。
に流入する。両トランジスタＴｒ、Ｔｒ９１Ｏ の出力電流は等しく、これを！１□とすれば次式が成立
つ（ただしアーリー効果は無視する）。
Ｖ −Ｒ−１＋２Ｒ−１・ （３）したがって
基準電圧ｖｏＮは −ＲＩ ＯＮ ２ １２ − （Ｒ・Ｖ ）／（Ｒ＋２Ｒ２） ・・・（４） 第（２）式と第（４）式との差をとることにより。
基準電圧ｖｏＮは −ＲＩ ＯＮ ２ １２ − （Ｒ・Ｖ ）／（Ｒ＋２Ｒ２） ・・・（４） 第（２）式と第（４）式との差をとることにより。
差電圧ΔＶ は次式で与えられる。
ｒｅｌ’
Δｖ −Ｖ ／ （［（Ｒ／Ｒ２） ＋２１ｒｅ
ｒ １ １ ［（Ｒ／Ｒ）＋１１１ ・・・（５）第４図は第４
の実施例を示している。第１図から第３図に示す実施例
においては、スイッチングφトランジスタＴ ｒ ５が
オフのときに、第２の電流源Ｃ８２（またはこれに相当
するトランジスタの出力電流）が第１の電流源Ｃ８１（
またはこれに相当するトランジスタの出力電流）に加算
されるようになっている。第４図に示す実施例では、ト
ランジスタＴ ｒ ｓがオンのときに、第１の電流ＩＣ
Ｓ の出力電流Ｊ、から第２の電流源Ｃ８の出力電流
！ が減算される。１１〉Ｉ２であることが必要である
。
ｒ １ １ ［（Ｒ／Ｒ）＋１１１ ・・・（５）第４図は第４
の実施例を示している。第１図から第３図に示す実施例
においては、スイッチングφトランジスタＴ ｒ ５が
オフのときに、第２の電流源Ｃ８２（またはこれに相当
するトランジスタの出力電流）が第１の電流源Ｃ８１（
またはこれに相当するトランジスタの出力電流）に加算
されるようになっている。第４図に示す実施例では、ト
ランジスタＴ ｒ ｓがオンのときに、第１の電流ＩＣ
Ｓ の出力電流Ｊ、から第２の電流源Ｃ８の出力電流
！ が減算される。１１〉Ｉ２であることが必要である
。
この減算を行なうために電流ミラー回路１６が設けられ
ている。電流ミラー回路１６は２つのトランジスタＴｒ
、Ｔｒ１４から構成されている。トランジスタＴ
「 は電流源Ｃ８２に接続されかっこれによって駆動さ
れるとともにスイッチング・トランジスタＴ ｒ ５に
よって制御される。トランジスタＴ「 は抵抗Ｒ２に並
列に接続されている。
ている。電流ミラー回路１６は２つのトランジスタＴｒ
、Ｔｒ１４から構成されている。トランジスタＴ
「 は電流源Ｃ８２に接続されかっこれによって駆動さ
れるとともにスイッチング・トランジスタＴ ｒ ５に
よって制御される。トランジスタＴ「 は抵抗Ｒ２に並
列に接続されている。
一方、差動回路１０において、電流ミラー回路を構成す
るトランジスタＴｒ４のコレクタは１つであり、これが
出力電圧に接続されている。差動回路のトランジスタＴ
ｒ ２によって駆動される電流ミラー回路１５が設け
られている。この電流ミラー回路１５はトランジスタＴ
ｒ とＴｒ１２とから構成され、一方のトランジスタ
ＴｒｌｌがトランジスタＴ ｒ ２に接続され、他方の
トランジスタＴ ｒ １２のコレクタがスイッチング・
トランジスタＴ ｒ ５のベースに接続されている。
るトランジスタＴｒ４のコレクタは１つであり、これが
出力電圧に接続されている。差動回路のトランジスタＴ
ｒ ２によって駆動される電流ミラー回路１５が設け
られている。この電流ミラー回路１５はトランジスタＴ
ｒ とＴｒ１２とから構成され、一方のトランジスタ
ＴｒｌｌがトランジスタＴ ｒ ２に接続され、他方の
トランジスタＴ ｒ １２のコレクタがスイッチング・
トランジスタＴ ｒ ５のベースに接続されている。
したがって入力電圧が基準電圧Ｖ （Ｖ ）ｖ
ｅｒ ＯＦＦ よりも低くトランジスタＴ ｒ ２がオン（トランジス
タＴｒｌがオフ）のときには、電流ミラー回路１５を介
してトランジスタＴ ｒ ５がオンとなり。
ｅｒ ＯＦＦ よりも低くトランジスタＴ ｒ ２がオン（トランジス
タＴｒｌがオフ）のときには、電流ミラー回路１５を介
してトランジスタＴ ｒ ５がオンとなり。
電流ミラー回路ｔｅに電流１２が流れるので、抵抗Ｒに
流れる電流はＩ −１２となる。このときのＭ準電圧
がＶ である。
流れる電流はＩ −１２となる。このときのＭ準電圧
がＶ である。
ＦＦ
入力電圧がこの電圧■ を超えると、トランＦＦ
ジスタＴ ｒ ｒがオンし、出力電流が発生する。トラ
ンジスタＴ ｒ ２はオフとなるから、トランジスタＴ
「 もオフとなる。抵抗Ｒ２には電流■１が流れる。こ
のときの基準電圧がＶ。Ｎである。
ンジスタＴ ｒ ２はオフとなるから、トランジスタＴ
「 もオフとなる。抵抗Ｒ２には電流■１が流れる。こ
のときの基準電圧がＶ。Ｎである。
したがって、基準電圧の差電圧Δ■ はｒｅ「
Ｒ−１となる。
第４図に示す電流源Ｃ８、Ｃ８２に代えて第２図、第３
図に示すような電流ミラー回路からなる電流源を用いて
もよいのはいうまでもない。
図に示すような電流ミラー回路からなる電流源を用いて
もよいのはいうまでもない。
第５図は電流ミラー回路の種々の構成例を示している。
第５図（Ａ）は第１図から第３図に示されているような
一般的な電流ミラー回路であり、同図＜８＞はベース電
流補償型、同図（Ｃ）はウィルソン・ミラーと呼ばれる
ものである。第５図（Ｄ）〜（１２）は抵抗の有無また
は抵抗値によって流れる電流比を変えることができる電
流ミラー回路を示している。上述したようにトランジス
タの面積比を変えることによっても電流比を変えること
ができる。第５図（Ｇ）はスプリット争コレクタ・タイ
プである。これらの各種の電流ミラー回路をこの発明に
よる基準電圧回路に適用できるのはいうまでもない。
一般的な電流ミラー回路であり、同図＜８＞はベース電
流補償型、同図（Ｃ）はウィルソン・ミラーと呼ばれる
ものである。第５図（Ｄ）〜（１２）は抵抗の有無また
は抵抗値によって流れる電流比を変えることができる電
流ミラー回路を示している。上述したようにトランジス
タの面積比を変えることによっても電流比を変えること
ができる。第５図（Ｇ）はスプリット争コレクタ・タイ
プである。これらの各種の電流ミラー回路をこの発明に
よる基準電圧回路に適用できるのはいうまでもない。
第６図は第５の実施例を示している。この図において差
動回路ｌＯは第４図に示すものと同じである。
動回路ｌＯは第４図に示すものと同じである。
基準電圧回路１２において第１の電流源Ｃ８１とそれに
直列に接続された抵抗Ｒ，Ｒ２のみが設置 けられている。そして、抵抗ＲとＲ２の接続点が電流ミ
ラー回路１５の出力側に接続されている。
直列に接続された抵抗Ｒ，Ｒ２のみが設置 けられている。そして、抵抗ＲとＲ２の接続点が電流ミ
ラー回路１５の出力側に接続されている。
したがって、トランジスタＴ ｒ ２がオフのときには
抵抗Ｒには電流Ｉｌが流れる。トランジスりＴ ｒ ２
がオンとなると、電流ミラー１５から電流ｌ が抵抗Ｒ
２に流入することになる。差電圧Δ■ はＲ１で与え
られる。
抵抗Ｒには電流Ｉｌが流れる。トランジスりＴ ｒ ２
がオンとなると、電流ミラー１５から電流ｌ が抵抗Ｒ
２に流入することになる。差電圧Δ■ はＲ１で与え
られる。
ｒｅｌｏ ２０
この回路は第２の電流源、スイッチング・トランジスタ
等が不要であるから構成が簡素化されている。
等が不要であるから構成が簡素化されている。
第７図は第６の実施例を示している。
電流源が電流ミラー１７で構成され、その一方のトラン
ジスタＴｒ が抵抗Ｒ２に直列に接続されている。抵
抗Ｒ，は設けられていないが、もちろん設けるようにし
てもよい。他方のトランジスタＴ「 には２つの抵抗Ｒ
１１とＲ１２が直列に接続されている。差動回路ＩＯの
トランジスタＴ ｒ ４はスプリット・コレクタ・タイ
プであり、その一方のコレクタが抵抗Ｒ１１とＲ１２の
接続点に接続されている。したがって、トランジスタＴ
ｒ、のオン。
ジスタＴｒ が抵抗Ｒ２に直列に接続されている。抵
抗Ｒ，は設けられていないが、もちろん設けるようにし
てもよい。他方のトランジスタＴ「 には２つの抵抗Ｒ
１１とＲ１２が直列に接続されている。差動回路ＩＯの
トランジスタＴ ｒ ４はスプリット・コレクタ・タイ
プであり、その一方のコレクタが抵抗Ｒ１１とＲ１２の
接続点に接続されている。したがって、トランジスタＴ
ｒ、のオン。
オフ状態に応じて抵抗Ｒ１□に流れる電流か変化し、こ
の電流によって駆動される電流ミラー１７の出力電流が
変化するので、基準電圧Ｖ が変化ｅｒ する。
の電流によって駆動される電流ミラー１７の出力電流が
変化するので、基準電圧Ｖ が変化ｅｒ する。
第１図はこの発明の第１の実施例を示す回路図である。
第２図、第３図および第４図はこの発明の第２、第３お
よび第４の実施例をそれぞれ示す回路図である。 第５図（Ａ）〜（Ｇ）は種々のタイプの電流ミラーを示
す回路図である。 第６図および第７図はこの発明の第５および第６の実施
例をそれぞれ示す回路図である。 第８図は発振回路の特性の一例と検出出力とを示すグラ
フである。 第９図は従来例を示す回路図である。 第１図 １０・・・差動回路。 １２・・・基■電圧回路 ＋３．１４．１５．１６．１７・・・電流ミラー回路。 Ｔｒ、Ｔｒ、、・・・差動回路のトランジスタ。 Ｃ８ｏ・・・差動回路のトランジスタ。 ｃｓ、ｃｓ２−・・電ａｉ。 Ｒ，、Ｒ２・・・抵抗。 Ｔ「５・・・スイッチング・トランジスタ。 Ｄｌ・・・ダイオード。 以 上 （Ａ） （Ｄ） ＣＧ） 第２図 第５躬 ＣＢ） （Ｃ） （Ｅ） （Ｆ） 第４図 第６図 第７図 べ Ｒ
よび第４の実施例をそれぞれ示す回路図である。 第５図（Ａ）〜（Ｇ）は種々のタイプの電流ミラーを示
す回路図である。 第６図および第７図はこの発明の第５および第６の実施
例をそれぞれ示す回路図である。 第８図は発振回路の特性の一例と検出出力とを示すグラ
フである。 第９図は従来例を示す回路図である。 第１図 １０・・・差動回路。 １２・・・基■電圧回路 ＋３．１４．１５．１６．１７・・・電流ミラー回路。 Ｔｒ、Ｔｒ、、・・・差動回路のトランジスタ。 Ｃ８ｏ・・・差動回路のトランジスタ。 ｃｓ、ｃｓ２−・・電ａｉ。 Ｒ，、Ｒ２・・・抵抗。 Ｔ「５・・・スイッチング・トランジスタ。 Ｄｌ・・・ダイオード。 以 上 （Ａ） （Ｄ） ＣＧ） 第２図 第５躬 ＣＢ） （Ｃ） （Ｅ） （Ｆ） 第４図 第６図 第７図 べ Ｒ
Claims (8)
- （１）少なくとも２つの第１、第２の電流源、第１の電
流源に接続され、そこを流れる電流により生じる降下電
圧が基準電圧となる抵抗手段、第２の電流源の電流をダ
イオード機能素子を介して上記抵抗手段に流すように、
第２の電流源を接続する結節点、および 第２の電流源の電流を上記抵抗手段に流入しないように
バイパスするためのスイッチング素子、を備えた基準電
圧回路。 - （２）上記抵抗手段が、直列に接続された２つの抵抗か
らなり、これらの抵抗の接続点に上記結節点が設けられ
ている、請求項（１）に記載の基準電圧回路。 - （３）上記抵抗手段と第１の電流源との接続点、または
上記２つの抵抗の接続点の電位が基準電圧として用いら
れる、請求項（２）に記載の基準電圧回路。 - （４）上記第１、第２の電流源が電流ミラー回路で構成
されている、請求項（１）に記載の基準電圧回路。 - （５）少なくとも２つの第１、第２の電流源、第１の電
流源に接続され、そこを流れる電流により生じる降下電
圧が基準電圧となる抵抗手段、第２の電流源の出力電流
を第１の電流源の出力電流から減算する減算回路、およ
び 上記減算回路の減算動作を制御する手段、 を備えた基準電圧回路。 - （６）入力電圧と基準電圧がそれぞれ与えられる２つの
トランジスタと、これらのトランジスタを駆動する第１
の電流源とから構成される差動回路に与える上記基準電
圧を発生する回路であって、一定電流を出力する第２の
電流源、 第２の電流源に接続され、そこを流れる電流により生じ
る降下電圧が上記基準電圧となる抵抗手段、および 上記差動回路の一方のトランジスタに流れる電流を上記
抵抗手段に流れる電流に加算する加算回路、 を備えた基準電圧回路。 - （７）入力電圧と基準電圧がそれぞれ与えられる２つの
トランジスタと、これらのトランジスタを駆動する第１
の電流源とから構成される差動回路に与える上記基準電
圧を発生する回路であって、電流ミラーから構成される
第２の電流源、 上記電流ミラーの出力側に接続され、その出力電流が流
れることにより生じる降下電圧が上記基準電圧となる抵
抗手段、および 上記電流ミラーの駆動回路を流れる電流に上記差動回路
の一方のトランジスタに流れる電流を加算する加算回路
、 を備えた基準電圧回路。 - （８）第１の一定電流を出力する電流源、 上記電流源に接続され、そこを流れる電流により生じる
降下電圧が基準電圧となる抵抗手段、および 第２の一定電流を上記抵抗手段に流れる電流に加算また
は同電流から減算する加減算回路、を備えた基準電圧発
生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP470889A JPH02186713A (ja) | 1989-01-13 | 1989-01-13 | 比較回路，比較回路に基準電圧を与える基準発生回路，および比較回路を用いた電子スイッチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP470889A JPH02186713A (ja) | 1989-01-13 | 1989-01-13 | 比較回路，比較回路に基準電圧を与える基準発生回路，および比較回路を用いた電子スイッチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186713A true JPH02186713A (ja) | 1990-07-23 |
Family
ID=11591383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP470889A Pending JPH02186713A (ja) | 1989-01-13 | 1989-01-13 | 比較回路，比較回路に基準電圧を与える基準発生回路，および比較回路を用いた電子スイッチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017539158A (ja) * | 2014-11-24 | 2017-12-28 | バン アンド オルフセン アクティー ゼルスカブＢａｎｇ Ａｎｄ Ｏｌｕｆｓｅｎ Ａ／Ｓ | 固体スイッチ・リレー |
-
1989
- 1989-01-13 JP JP470889A patent/JPH02186713A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017539158A (ja) * | 2014-11-24 | 2017-12-28 | バン アンド オルフセン アクティー ゼルスカブＢａｎｇ Ａｎｄ Ｏｌｕｆｓｅｎ Ａ／Ｓ | 固体スイッチ・リレー |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007034506A (ja) | 電源回路 | |
| JPH03119812A (ja) | 電流検出回路 | |
| JPH03186770A (ja) | Ｍｏｓ型電力用トランジスタの電流検出回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| US4725770A (en) | Reference voltage circuit | |
| JP2540923B2 (ja) | 近接スイッチおよびその発振回路 | |
| JPH02186713A (ja) | 比較回路，比較回路に基準電圧を与える基準発生回路，および比較回路を用いた電子スイッチ | |
| US5907260A (en) | Differential amplifying circuit | |
| US5237222A (en) | Comparator circuit for an integrator | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| JPS62102612A (ja) | 利得制御回路 | |
| JP3671519B2 (ja) | 電流供給回路 | |
| KR0177997B1 (ko) | 히스테리시스의 크기를 제어할 수 있는 비교기 회로 | |
| JPH06120784A (ja) | ウインドウコンパレータ | |
| JPS63305415A (ja) | カレント・ミラー回路配置 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH05306958A (ja) | 温度検出回路 | |
| JPH09204232A (ja) | 定電流回路 | |
| JP3016152B2 (ja) | クリップ回路 | |
| JPH01175404A (ja) | 基準電圧回路 | |
| JP3416225B2 (ja) | バイアス変換回路 | |
| JPS62114014A (ja) | 定電圧電源回路 | |
| JPH0498683A (ja) | 差動増幅回路 | |
| JPH08314560A (ja) | 電流源回路 | |
| JPS61294920A (ja) | シユミツト回路 |