JPH02170566A - 微小電圧入力試験用分圧回路の接続方法 - Google Patents
微小電圧入力試験用分圧回路の接続方法Info
- Publication number
- JPH02170566A JPH02170566A JP63325412A JP32541288A JPH02170566A JP H02170566 A JPH02170566 A JP H02170566A JP 63325412 A JP63325412 A JP 63325412A JP 32541288 A JP32541288 A JP 32541288A JP H02170566 A JPH02170566 A JP H02170566A
- Authority
- JP
- Japan
- Prior art keywords
- test
- circuit
- voltage
- input
- micro
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 68
- 238000000034 method Methods 0.000 title claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 238000000926 separation method Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000007664 blowing Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の概要〕
微小電圧入力試験用分圧回路を内蔵している半導体装置
の試験時における微小電圧入力試験用分圧回路の接続方
法に関し、 微小電圧入力試験を実施でき、しかも微小電圧を入力す
る試験用分圧回路による入力容量増大を回避することを
目的とし、 微小電圧入力試験の必要な半導体回路と該回路に微小電
圧を入力する試験用分圧回路を有する半導体装置の、該
半導体回路への該分圧回路の接続方法において、該分圧
回路は前記半導体回路へ接続分離装置を介して接続して
、試験時のみ該半導体回路へ接続し、試験時以外は半導
体回路より分離する構成とする。
の試験時における微小電圧入力試験用分圧回路の接続方
法に関し、 微小電圧入力試験を実施でき、しかも微小電圧を入力す
る試験用分圧回路による入力容量増大を回避することを
目的とし、 微小電圧入力試験の必要な半導体回路と該回路に微小電
圧を入力する試験用分圧回路を有する半導体装置の、該
半導体回路への該分圧回路の接続方法において、該分圧
回路は前記半導体回路へ接続分離装置を介して接続して
、試験時のみ該半導体回路へ接続し、試験時以外は半導
体回路より分離する構成とする。
本発明は、微小電圧入力試験用分圧回路を内蔵している
半導体装置の試験時における微小電圧入力試験用分圧回
路の接続方法に関するものである。
半導体装置の試験時における微小電圧入力試験用分圧回
路の接続方法に関するものである。
集積回路（ＩＣ）の数ある要求のなかに、高速動作があ
る。ＩＣの高速動作においては、入力に付く容量をでき
るかぎり小さくすることが大切である。
る。ＩＣの高速動作においては、入力に付く容量をでき
るかぎり小さくすることが大切である。
微小電圧入力試験を必要とする回路が、微小電圧を入力
するための入力試験用回路を内蔵した半導体装置では、
内蔵された試験用回路の容量が入力につ（ため、高速動
作を妨げる場合がある。従って微小電圧入力試験を必要
としない時には試験回路の容量の影響を小さくする必要
がある。
するための入力試験用回路を内蔵した半導体装置では、
内蔵された試験用回路の容量が入力につ（ため、高速動
作を妨げる場合がある。従って微小電圧入力試験を必要
としない時には試験回路の容量の影響を小さくする必要
がある。
従来の微小電圧入力試験回路内蔵の半導体装置において
は、入力端子に試験回路が常に接続されていた。従って
この試験回路が入力に付くことになり、入力容量が増大
し、高速動作の要求される半導体装置では障害になる。
は、入力端子に試験回路が常に接続されていた。従って
この試験回路が入力に付くことになり、入力容量が増大
し、高速動作の要求される半導体装置では障害になる。
第４図に微小電圧入力試験用回路を内蔵した半導体装置
の例を示す。ＰＩ−Ｐｂは半導体装置（半導体チップ）
１０のパッド、１１は微小電圧入力試験の必要な半導体
回路（ＩＣ内部回路）、１２は微小電圧入力試験用分圧
回路である。
の例を示す。ＰＩ−Ｐｂは半導体装置（半導体チップ）
１０のパッド、１１は微小電圧入力試験の必要な半導体
回路（ＩＣ内部回路）、１２は微小電圧入力試験用分圧
回路である。
回路１１でＱ、、Ｑ、は例えばカレントスイッチを構成
する一対のトランジスタで、これらのベースが本回路の
信号入力端になる。カレントスイッチは両トランジスタ
Ｑ、、Ｑ、が全く同じ電流を流す状態から、少しずれた
状！（ベース入力がそのように変った）での特性等を知
る必要があり、微小電圧入力試験はか＼る目的のもので
ある。
する一対のトランジスタで、これらのベースが本回路の
信号入力端になる。カレントスイッチは両トランジスタ
Ｑ、、Ｑ、が全く同じ電流を流す状態から、少しずれた
状！（ベース入力がそのように変った）での特性等を知
る必要があり、微小電圧入力試験はか＼る目的のもので
ある。
パッドＰ ｒ 、 Ｐ ｈ間に例えば１．ＯＩＶを与え
、抵抗Ｒ１の両端に０．ＯＩＶを発生させ、これをダー
リントン回路Ｑ！とＱ、、Ｑ、とＱ＆ｌパッドＰｔとＰ
、、ＰｓとＲ４を通してトランジスタＱ、、Ｑ。
、抵抗Ｒ１の両端に０．ＯＩＶを発生させ、これをダー
リントン回路Ｑ！とＱ、、Ｑ、とＱ＆ｌパッドＰｔとＰ
、、ＰｓとＲ４を通してトランジスタＱ、、Ｑ。
のベースへ与えることができ、０．０１Ｖの微小電圧入
力試験を行なうことができる。この場合の抵抗Ｒ＋ と
Ｒ２と等しく５００Ω、抵抗Ｒ１は１０Ω、抵抗Ｒ４＝
Ｒｈ ＝ １５０Ω、抵抗Ｒ，＝Ｒ７＝１６０Ωであり
、抵抗Ｒ１とＲ３の接続点は一〇、５ｖ、抵抗Ｒ３とＲ
２（７）接続点は一〇、５１Ｖ、トランジスタＱ、、Ｑ
、のベースは−１，９Ｖと−１゜９１Ｖである。ダーリ
ントン回路Ｑ３とＱ４．ＱｓとＱ８．は抵抗分圧回路Ｒ
１〜Ｒ３から取出す電流を微小にして分割電圧に影響を
与えないようにするものである。
力試験を行なうことができる。この場合の抵抗Ｒ＋ と
Ｒ２と等しく５００Ω、抵抗Ｒ１は１０Ω、抵抗Ｒ４＝
Ｒｈ ＝ １５０Ω、抵抗Ｒ，＝Ｒ７＝１６０Ωであり
、抵抗Ｒ１とＲ３の接続点は一〇、５ｖ、抵抗Ｒ３とＲ
２（７）接続点は一〇、５１Ｖ、トランジスタＱ、、Ｑ
、のベースは−１，９Ｖと−１゜９１Ｖである。ダーリ
ントン回路Ｑ３とＱ４．ＱｓとＱ８．は抵抗分圧回路Ｒ
１〜Ｒ３から取出す電流を微小にして分割電圧に影響を
与えないようにするものである。
通常動作時はパッドＰ、、Ｐ、に入力信号が与えられ、
半導体回路１１は所定の動作を行なう。
半導体回路１１は所定の動作を行なう。
この第４図の回路では分圧回路１２は、通常動作時も半
導体回路１１の信号入力端に接続されたま＼である。第
３図にこれをブロック図化して示す。従って信号入力パ
ッドＰ ｓ、 Ｐ ａから見た分圧回路１２の寄生容量
が、半導体回路１１の信号入力端につくことになり、増
大した容量が半導体装置の高速動作を妨げる恐れがある
。
導体回路１１の信号入力端に接続されたま＼である。第
３図にこれをブロック図化して示す。従って信号入力パ
ッドＰ ｓ、 Ｐ ａから見た分圧回路１２の寄生容量
が、半導体回路１１の信号入力端につくことになり、増
大した容量が半導体装置の高速動作を妨げる恐れがある
。
本発明は、微小電圧入力試験を実施でき、しかも微小電
圧を入力する試験用分圧回路による入力容量増大を回避
することを目的とするものである。
圧を入力する試験用分圧回路による入力容量増大を回避
することを目的とするものである。
第１図に示すように本発明では、微小電圧試験の必要半
導体回路１１に試験用分圧回路１２を、接続／分離装置
１３を介して接続し、この接続／分離装置により、試験
用分圧回路１２は試験時のみ半導体装置１１へ接続し、
試験時以外（通常動作時）は半導体回路より分離する。
導体回路１１に試験用分圧回路１２を、接続／分離装置
１３を介して接続し、この接続／分離装置により、試験
用分圧回路１２は試験時のみ半導体装置１１へ接続し、
試験時以外（通常動作時）は半導体回路より分離する。
この方法では、微小電圧入力試験をする場合には、微小
電圧を入力する試験用分圧回路１２と微小電圧入力試験
を必要とする半導体回路１１を接続するため、微小電圧
入力試験を実施することができる。
電圧を入力する試験用分圧回路１２と微小電圧入力試験
を必要とする半導体回路１１を接続するため、微小電圧
入力試験を実施することができる。
また、試験時以外の高速動作を要求される通常動作の場
合には微小電圧入力試験用分圧回路を切り離すため、入
力容量の増大がなく、高速動作の妨げになるのを防ぐこ
とができる。
合には微小電圧入力試験用分圧回路を切り離すため、入
力容量の増大がなく、高速動作の妨げになるのを防ぐこ
とができる。
（実施例〕
第２図に本発明の実施例を示す。第２図（ａ）では接続
／分離装置１３はリレー接点１３ａで構成され、半導体
装置（半導体チップ）１０の外部で、試験用分圧回路１
２の出力端を半導体回路１１の信号入力端ＤＡＴＡ、
ＲＥＦへ接続する。この端子ＤＡＴＡ、ＲＥＦは第４
図のパッドＰｓ、Ｐａ （詳しくはこれらが接続され
るパッケージの端子ピン）に相当し、分圧回路１２の入
力端ＤＡＴＡ’、 ＲＥＦ’は第４図のパッドｐ＋、
ｐｚ （詳しくはこれらが接続するパッケージの端子
ピン）に相当する。また分圧回路１２の出力もパッド（
端子ピン）を通して外部へ取出す必要があるが、これに
は第４図のパッドＰｔ、Ｐｓ （詳しくは端子ピン）
を使用すればよい。つまりリレー接点１３ａはパッドＰ
２とＰ Ｍ ＋Ｐ４とＰ、（詳しくは端子ピン）の間に
接続する。
／分離装置１３はリレー接点１３ａで構成され、半導体
装置（半導体チップ）１０の外部で、試験用分圧回路１
２の出力端を半導体回路１１の信号入力端ＤＡＴＡ、
ＲＥＦへ接続する。この端子ＤＡＴＡ、ＲＥＦは第４
図のパッドＰｓ、Ｐａ （詳しくはこれらが接続され
るパッケージの端子ピン）に相当し、分圧回路１２の入
力端ＤＡＴＡ’、 ＲＥＦ’は第４図のパッドｐ＋、
ｐｚ （詳しくはこれらが接続するパッケージの端子
ピン）に相当する。また分圧回路１２の出力もパッド（
端子ピン）を通して外部へ取出す必要があるが、これに
は第４図のパッドＰｔ、Ｐｓ （詳しくは端子ピン）
を使用すればよい。つまりリレー接点１３ａはパッドＰ
２とＰ Ｍ ＋Ｐ４とＰ、（詳しくは端子ピン）の間に
接続する。
分圧回路１２は半導体回路１１に精度よく微小電圧を加
えることができる。第４図ではこれらの回路１１．１２
は半導体装置ｌＯ内で常に接続されているので、入力端
子ＤＡＴＡ、 ＲＥＦは分圧回路１２の容量が付き、
人力容量を増大させている。
えることができる。第４図ではこれらの回路１１．１２
は半導体装置ｌＯ内で常に接続されているので、入力端
子ＤＡＴＡ、 ＲＥＦは分圧回路１２の容量が付き、
人力容量を増大させている。
この第２図（ａ）によれば回路１１と回路１２は、試験
時のみリレー接点１３ａを閉じて接続し、試験時以外は
リレー接点１３ａを開いて分離するので、通常動作など
では入力容量の増大を回避することができる。
時のみリレー接点１３ａを閉じて接続し、試験時以外は
リレー接点１３ａを開いて分離するので、通常動作など
では入力容量の増大を回避することができる。
第２図（ｂ）は、接続／分離装置１３としてヒユーズ１
３ｂを用いたものである。このヒユーズ１３ｂは半導体
チップＩＯに内蔵され、試験終了後は電流を流して溶断
する、レーザ光照射で焼き切る、等の方法で遮断状態に
する。
３ｂを用いたものである。このヒユーズ１３ｂは半導体
チップＩＯに内蔵され、試験終了後は電流を流して溶断
する、レーザ光照射で焼き切る、等の方法で遮断状態に
する。
第２図（Ｃ）は接続分離装置として電界効果トランジス
タ１３ｃを用いる例を示す。このトランジスタ１３ｃも
半導体チップ１０内に設けられるが、そのゲート信号線
は外部へ出しておき、試験時には該信号線の端子Ａ、Ｂ
に該トランジスタ１３ｃをオンにする信号を加え、試験
時以外はこれをオフにする信号を加える。
タ１３ｃを用いる例を示す。このトランジスタ１３ｃも
半導体チップ１０内に設けられるが、そのゲート信号線
は外部へ出しておき、試験時には該信号線の端子Ａ、Ｂ
に該トランジスタ１３ｃをオンにする信号を加え、試験
時以外はこれをオフにする信号を加える。
以上説明したように本発明によれば、従来の試験回路を
付けることによるＩＣの高速動作の劣化を防ぐことがで
き、ＩＣの要求される入力特性を保証することができる
。
付けることによるＩＣの高速動作の劣化を防ぐことがで
き、ＩＣの要求される入力特性を保証することができる
。
第１図は本発明の原理図、
第２図は本発明の実施例を示す説明図、第３図は従来例
を示すブロック図、 第４図は第３図の詳細な回路図である。 第１図で１０は半導体装置、１１は微小電圧試験の必要
な半導体回路、１２は試験用分圧回路、１３は接続／分
離装置である。
を示すブロック図、 第４図は第３図の詳細な回路図である。 第１図で１０は半導体装置、１１は微小電圧試験の必要
な半導体回路、１２は試験用分圧回路、１３は接続／分
離装置である。
Claims (1)
- 【特許請求の範囲】 １、微小電圧入力試験の必要な半導体回路（１１）と該
回路に微小電圧を入力する試験用分圧回路（１２）を有
する半導体装置（１０）の、該半導体回路への該分圧回
路の接続方法において、 該分圧回路（１２）は前記半導体回路（１１）へ接続分
離装置（１３）を介して接続して、試験時のみ該半導体
回路へ接続し、試験時以外は半導体回路より分離するこ
とを特徴とする微小電圧入力試験用分圧回路の接続方法
。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325412A JPH02170566A (ja) | 1988-12-23 | 1988-12-23 | 微小電圧入力試験用分圧回路の接続方法 |
| DE89119923T DE68913902D1 (de) | 1988-10-31 | 1989-10-26 | Integrierte Schaltung mit einer Signaldiskriminierungsschaltung und Verfahren zu deren Prüfung. |
| EP89119923A EP0367115B1 (en) | 1988-10-31 | 1989-10-26 | Integrated circuit device having signal discrimination circuit and method of testing the same |
| US07/789,814 US5142222A (en) | 1988-10-31 | 1991-11-12 | Integrated circuit device having signal discrimination circuit and method of testing same |
| US07/789,878 US5168219A (en) | 1988-10-31 | 1991-11-12 | Integrated circuit device having signal discrimination circuit and method of testing the same |
| US07/944,767 US5304923A (en) | 1988-10-31 | 1992-09-14 | Integrated circuit device having signal discrimination circuit and method of testing the same |
| US08/191,451 US5365167A (en) | 1988-10-31 | 1994-02-03 | Integrated circuit device having signal discrimination circuit and method of testing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63325412A JPH02170566A (ja) | 1988-12-23 | 1988-12-23 | 微小電圧入力試験用分圧回路の接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02170566A true JPH02170566A (ja) | 1990-07-02 |
Family
ID=18176556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63325412A Pending JPH02170566A (ja) | 1988-10-31 | 1988-12-23 | 微小電圧入力試験用分圧回路の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02170566A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488041U (ja) * | 1990-12-11 | 1992-07-30 | ||
| JP2021010108A (ja) * | 2019-07-01 | 2021-01-28 | 国立研究開発法人産業技術総合研究所 | 半導体デバイスのセキュリティ機能の検査装置 |
-
1988
- 1988-12-23 JP JP63325412A patent/JPH02170566A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0488041U (ja) * | 1990-12-11 | 1992-07-30 | ||
| JP2021010108A (ja) * | 2019-07-01 | 2021-01-28 | 国立研究開発法人産業技術総合研究所 | 半導体デバイスのセキュリティ機能の検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| JPH02170566A (ja) | 微小電圧入力試験用分圧回路の接続方法 | |
| JPH08179011A (ja) | 半導体試験装置のピン試験回路 | |
| JPS5923676U (ja) | 自己診断機能を持つｉｃ試験装置 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JPH0568103B2 (ja) | ||
| JP3945641B2 (ja) | 半導体装置 | |
| JP2588244B2 (ja) | 半導体装置 | |
| JP2003004808A (ja) | 半導体装置および半導体装置のテスト方法 | |
| JPH07239371A (ja) | 半導体集積回路の試験回路 | |
| SU646279A1 (ru) | Устройство контрол контактировани интегральных схем | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JPH0695130B2 (ja) | 集積回路素子の試験方法 | |
| JPH08181181A (ja) | 半導体集積回路装置 | |
| JPH03224262A (ja) | 半導体装置 | |
| JPS58119608A (ja) | 厚膜抵抗のトリミング方法 | |
| JPH0727825A (ja) | 半導体装置 | |
| JPH0567683A (ja) | 識別回路 | |
| JPH01227467A (ja) | 半導体集積回路 | |
| JPS5885177A (ja) | 半導体電力増幅器の試験装置 | |
| KR20020022202A (ko) | 패키지 상태에서의 반도체 소자의 전기적 특성 측정 수단및 그 방법 | |
| JPS60174963A (ja) | 電子パツケ−ジ試験回路 | |
| JPH02140947A (ja) | 半導体装置 | |
| JPS6385379A (ja) | 半導体集積回路 |