JPS58119608A - 厚膜抵抗のトリミング方法 - Google Patents
厚膜抵抗のトリミング方法Info
- Publication number
- JPS58119608A JPS58119608A JP57001825A JP182582A JPS58119608A JP S58119608 A JPS58119608 A JP S58119608A JP 57001825 A JP57001825 A JP 57001825A JP 182582 A JP182582 A JP 182582A JP S58119608 A JPS58119608 A JP S58119608A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- trimming
- resistor
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は厚膜抵抗が二重の閉回路を構成している厚膜混
成集積回路における、厚膜抵抗のトリきング方法に関す
る。
成集積回路における、厚膜抵抗のトリきング方法に関す
る。
厚膜混成集積回路の離農抵抗体は印刷により形成される
が、一般にその精度が悪く、シたがってトリミングによ
り所定の抵抗値にするのが一般的である。厚膜抵抗をト
リミングする場合は１通常、厚膜抵抗の両端の電極パタ
ーンに測定用プローブを接触さぜ、電圧を加えて厚膜抵
抗に微小亀ｔｌＬを流し、電圧と電流の比から自動的に
抵ＦＬ１ｉｌに換算することＫより、抵抗値を測定しな
がらトリミングする。厚膜抵抗が閉口路ｔＳｔ成してい
る場合は、さらにもう一本のプロー１を接触させて行な
う、これｔ−第１図によｐａ明する。第１図は厚膜混成
集積回路の回路図の一部を示すものであり、Ｒ１−Ｒ１
の厚膜抵抗が閉回路を構成している。Ｌ１〜Ｌ、は厚膜
抵抗Ｒ８〜Ｅｓを流れる電流でａカ、１１〜Ｔ、は電極
パターンによる端子を示す、このような回路で厚膜抵抗
Ｒ１をトリミングする場合、端子Ｔｍ−Ｔｓ’を測定端
子とし、さらに端子ＴＩＫガードピンｔ−接触させる。
が、一般にその精度が悪く、シたがってトリミングによ
り所定の抵抗値にするのが一般的である。厚膜抵抗をト
リミングする場合は１通常、厚膜抵抗の両端の電極パタ
ーンに測定用プローブを接触さぜ、電圧を加えて厚膜抵
抗に微小亀ｔｌＬを流し、電圧と電流の比から自動的に
抵ＦＬ１ｉｌに換算することＫより、抵抗値を測定しな
がらトリミングする。厚膜抵抗が閉口路ｔＳｔ成してい
る場合は、さらにもう一本のプロー１を接触させて行な
う、これｔ−第１図によｐａ明する。第１図は厚膜混成
集積回路の回路図の一部を示すものであり、Ｒ１−Ｒ１
の厚膜抵抗が閉回路を構成している。Ｌ１〜Ｌ、は厚膜
抵抗Ｒ８〜Ｅｓを流れる電流でａカ、１１〜Ｔ、は電極
パターンによる端子を示す、このような回路で厚膜抵抗
Ｒ１をトリミングする場合、端子Ｔｍ−Ｔｓ’を測定端
子とし、さらに端子ＴＩＫガードピンｔ−接触させる。
ガードビンにより、端子ｌ゛１と端子Ｔ、、あるｂは端
子Ｔ１と端子Ｔ、が同電位となり、電流１．あるいは１
１が零とな９．抵抗Ｒ８やＲ８の影会なく抵抗ＲＩを測
定することができる。ガードビンの機能をもつトリきン
グ装置あるいは抵抗測定器は一般に数多く使用されてお
り、絡１図のような回路の抵抗値測定およびトリミング
は容易に行なうことができる。
子Ｔ１と端子Ｔ、が同電位となり、電流１．あるいは１
１が零とな９．抵抗Ｒ８やＲ８の影会なく抵抗ＲＩを測
定することができる。ガードビンの機能をもつトリきン
グ装置あるいは抵抗測定器は一般に数多く使用されてお
り、絡１図のような回路の抵抗値測定およびトリミング
は容易に行なうことができる。
ところが、厚膜抵抗が二重の閉回路ｔ”構成している場
合には上記の方法では測定できない。
合には上記の方法では測定できない。
第２図は厚膜混成集積回路の回路図の一部であり、厚膜
抵抗Ｒ１−九が二重の閉回路を構成している。このよう
な回路で抵抗ＲＩｔ−）リミングする場合、端子Ｔ１．
Ｔ１Ｙｒ測定端子とし、端子ＴＩをガード端子としても
抵抗Ｒ，、Ｒ，には電流が流れてしまい、抵抗Ｒ１の正
確なトリミングができない、端子Ｔ、をガード端子とし
た場合は抵抗ＲｈＲ，に電流が流れてしまｂ、やは９抵
抗Ｒ１の正確なトリミングはできない、端子Ｔ１と１４
を同時にガード端子にすれば抵抗Ｒ３の正確なトリミン
グが可能であるが、ガードビンを２本もつトリミング装
置は一般になめ。
抵抗Ｒ１−九が二重の閉回路を構成している。このよう
な回路で抵抗ＲＩｔ−）リミングする場合、端子Ｔ１．
Ｔ１Ｙｒ測定端子とし、端子ＴＩをガード端子としても
抵抗Ｒ，、Ｒ，には電流が流れてしまい、抵抗Ｒ１の正
確なトリミングができない、端子Ｔ、をガード端子とし
た場合は抵抗ＲｈＲ，に電流が流れてしまｂ、やは９抵
抗Ｒ１の正確なトリミングはできない、端子Ｔ１と１４
を同時にガード端子にすれば抵抗Ｒ３の正確なトリミン
グが可能であるが、ガードビンを２本もつトリミング装
置は一般になめ。
そこでこの工つな二重の閉回路を含む厚膜混成集積回路
の場合、第３図のように１例えば端子７′４を端子１４
′とＴ４″に分割して二重の閉回路をなくしておき、厚
膜抵抗のトリミング終了後。
の場合、第３図のように１例えば端子７′４を端子１４
′とＴ４″に分割して二重の閉回路をなくしておき、厚
膜抵抗のトリミング終了後。
組立てのときＫｓｆヅプコンデンサ等の部品を利用して
端子７．ｒ と７′４’ を接続する。第４図は厚膜混
成集積回路のパターン図の一部であり。
端子７．ｒ と７′４’ を接続する。第４図は厚膜混
成集積回路のパターン図の一部であり。
上記の分割パターンの接続方法を示している。
［４図において１はセラミック基板、２は電極パターン
、５はチップコンデンサ、４は半田である。厚膜抵抗の
トリミング時には端子Ｔ４ｔとＴ、“は非接続であり、
トリミング終了後、チップコンデンサ５′に一搭載し、
半田４によりチップコンデンサ３の電極とセラきツク基
板１上の電極２とを接続する時に、半田４により端子へ
′とＴｌｔ−接続する。
、５はチップコンデンサ、４は半田である。厚膜抵抗の
トリミング時には端子Ｔ４ｔとＴ、“は非接続であり、
トリミング終了後、チップコンデンサ５′に一搭載し、
半田４によりチップコンデンサ３の電極とセラきツク基
板１上の電極２とを接続する時に、半田４により端子へ
′とＴｌｔ−接続する。
ところが端子７”、＝、７−”は端子１１等の通常の部
品取付パターンと比較すると電極パターンとチップ部品
との電なり部分の面積が小さく、半田付性が悪い、特に
部品の搭載位置がずれた場合。
品取付パターンと比較すると電極パターンとチップ部品
との電なり部分の面積が小さく、半田付性が悪い、特に
部品の搭載位置がずれた場合。
端子１４′ あるいはＴ、＃いずれかに半田がつかな
いという半田付不良がおこるとめう欠点がある。
いという半田付不良がおこるとめう欠点がある。
本発明の目的は厚膜抵抗が二重の閉−路を構成している
厚膜混成集積回−においても、組立時の半田付性を悪化
さぜす、しかも各々の厚膜抵抗を精度良くトリハングで
きる。厚膜抵抗のトリきング方法を提供することである
。
厚膜混成集積回−においても、組立時の半田付性を悪化
さぜす、しかも各々の厚膜抵抗を精度良くトリハングで
きる。厚膜抵抗のトリきング方法を提供することである
。
本発明は二重の閉回路内の厚膜抵抗の一部を分割して直
列接続し、分割した各々の厚膜抵抗を別々にトリミング
することにより、閉回路を切断することなく、トリミン
グを可能にするものである。
列接続し、分割した各々の厚膜抵抗を別々にトリミング
することにより、閉回路を切断することなく、トリミン
グを可能にするものである。
本発明の実施例ｔ−第５図、第６図によシ欧明する。第
５図は厚膜混成集積回路の回路図、第６図はそのパター
ン図で６９、羊２図と等価である。すなわち、ｌ！２図
の抵抗Ｒ３を第５図では二本の抵抗Ｒ，′とＲ１″に分
割し、直列接続して、Ｒ，’＋ Ｒ，’ ＝Ｒ，となっ
ている。このような構成にすることにより、抵抗Ｒ１′
をトリミングする場合は端子１′！とＴ、ヲ測定趨子と
し、端子Ｉ“、ｔ−ガード端子にすることにより、他の
抵抗の影会なくトリミング可能である。また抵抗Ｒ１′
をトリミングする場合奄同様に、端子Ｔ、と１゛畠ヲ
測定端子とし１端子Ｔ！をガード端ｌ子とすることによ
り、トリミング可能である。その他の抵抗も同様の方法
で、すべて、他の抵抗の影醤なくトリミング可能である
。
５図は厚膜混成集積回路の回路図、第６図はそのパター
ン図で６９、羊２図と等価である。すなわち、ｌ！２図
の抵抗Ｒ３を第５図では二本の抵抗Ｒ，′とＲ１″に分
割し、直列接続して、Ｒ，’＋ Ｒ，’ ＝Ｒ，となっ
ている。このような構成にすることにより、抵抗Ｒ１′
をトリミングする場合は端子１′！とＴ、ヲ測定趨子と
し、端子Ｉ“、ｔ−ガード端子にすることにより、他の
抵抗の影会なくトリミング可能である。また抵抗Ｒ１′
をトリミングする場合奄同様に、端子Ｔ、と１゛畠ヲ
測定端子とし１端子Ｔ！をガード端ｌ子とすることによ
り、トリミング可能である。その他の抵抗も同様の方法
で、すべて、他の抵抗の影醤なくトリミング可能である
。
本実施例によれば、端子を分割し、組立時にチップ部品
を利用して分割パターンｔ−接続するという方法を用い
ていないので、半田付性を悪化させることなく、すべて
の厚膜抵抗をトリミング可能にできる。
を利用して分割パターンｔ−接続するという方法を用い
ていないので、半田付性を悪化させることなく、すべて
の厚膜抵抗をトリミング可能にできる。
以上述べた本発明によれば、厚膜抵抗の二重の閉回路を
含む厚膜混成集積回路においても、二重の閉（２）路の
ないものとＮ等の精度で厚膜抵抗ｔトリミングでき、し
かも閉回路内の端子を分割する必要がなくなるため、組
立時に搭載部品の半田付性を悪くすることがない、した
がって、組立時の半田付不良の低減の効果がある。
含む厚膜混成集積回路においても、二重の閉（２）路の
ないものとＮ等の精度で厚膜抵抗ｔトリミングでき、し
かも閉回路内の端子を分割する必要がなくなるため、組
立時に搭載部品の半田付性を悪くすることがない、した
がって、組立時の半田付不良の低減の効果がある。
＃！１図〜第５図は厚膜混成集積回路の一部管示す回路
内、第４図は厚膜混成集積回路のパターン図、＃！５図
は本発明のＩ＃膜混成果横回路の一部を示す回路図であ
る。蘂６図は第５−の回路図に対応する厚膜混成集積回
路のパターン図である。 １・・・セラミック基板 ２・・・電極パターン ５・・・チップコンデンサ ４・・・半田 ５・・・抵抗体パターン 代理人弁理士 博 １）利 ｔ ％ １國 皐２旧 ４ 墨３図 車４図 Ｉ Ｔｊ ＴＱ” ５図 第 ら 旧 １ ＼
内、第４図は厚膜混成集積回路のパターン図、＃！５図
は本発明のＩ＃膜混成果横回路の一部を示す回路図であ
る。蘂６図は第５−の回路図に対応する厚膜混成集積回
路のパターン図である。 １・・・セラミック基板 ２・・・電極パターン ５・・・チップコンデンサ ４・・・半田 ５・・・抵抗体パターン 代理人弁理士 博 １）利 ｔ ％ １國 皐２旧 ４ 墨３図 車４図 Ｉ Ｔｊ ＴＱ” ５図 第 ら 旧 １ ＼
Claims (1)
- 【特許請求の範囲】 印刷により形成される厚膜抵抗が、二重の閉回路を構成
している厚膜混成集積回路において。 上記閉回路内の一本以上の厚膜抵抗を二本以上の直列の
Ｆｊ＃膜抵抗に分割して形成し、各々の抵抗を別々にト
リミングすることを特徴とする厚膜抵抗のトリミング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57001825A JPS58119608A (ja) | 1982-01-11 | 1982-01-11 | 厚膜抵抗のトリミング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57001825A JPS58119608A (ja) | 1982-01-11 | 1982-01-11 | 厚膜抵抗のトリミング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58119608A true JPS58119608A (ja) | 1983-07-16 |
| JPS634922B2 JPS634922B2 (ja) | 1988-02-01 |
Family
ID=11512335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57001825A Granted JPS58119608A (ja) | 1982-01-11 | 1982-01-11 | 厚膜抵抗のトリミング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58119608A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153704U (ja) * | 1982-04-09 | 1983-10-14 | 関東自動車工業株式会社 | 自動車用外装部品の取付クリツプ |
| JPS62174902A (ja) * | 1986-01-28 | 1987-07-31 | 太陽誘電株式会社 | 厚膜抵抗体のトリミング方法 |
| JPS62299002A (ja) * | 1986-06-18 | 1987-12-26 | 松下電器産業株式会社 | トリミング抵抗を使用した電気回路 |
-
1982
- 1982-01-11 JP JP57001825A patent/JPS58119608A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58153704U (ja) * | 1982-04-09 | 1983-10-14 | 関東自動車工業株式会社 | 自動車用外装部品の取付クリツプ |
| JPS62174902A (ja) * | 1986-01-28 | 1987-07-31 | 太陽誘電株式会社 | 厚膜抵抗体のトリミング方法 |
| JPS62299002A (ja) * | 1986-06-18 | 1987-12-26 | 松下電器産業株式会社 | トリミング抵抗を使用した電気回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS634922B2 (ja) | 1988-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2468625A (en) | Electrical bridge circuit for testing the value of a resistor | |
| JPS58119608A (ja) | 厚膜抵抗のトリミング方法 | |
| JPS63140558A (ja) | 厚膜回路基板 | |
| JPH0325994A (ja) | 混成集積回路 | |
| JP3174195B2 (ja) | チップ形電子部品の抵抗値測定方法 | |
| JPS583202A (ja) | 機能トリミング方法 | |
| JPS62124763A (ja) | 混成集積回路装置 | |
| JPH05312847A (ja) | 電流検出用半導体装置 | |
| JP2730107B2 (ja) | カレントミラー回路 | |
| JPH02198103A (ja) | 膜抵抗体のトリミング方法 | |
| JPS595937Y2 (ja) | 複合部品ネットワ−ク | |
| JPS62174902A (ja) | 厚膜抵抗体のトリミング方法 | |
| KR930005367Y1 (ko) | 3선식 저항 측정회로 | |
| JPH02148801A (ja) | 膜状抵抗体及びそのトリミング方法 | |
| JPH0610643Y2 (ja) | ネットワーク電子部品 | |
| JPS58111533A (ja) | 入力回路 | |
| JP3061146B2 (ja) | 高電圧測定回路 | |
| JPH0416943B2 (ja) | ||
| JPS61101001A (ja) | 混成集積回路の抵抗構造 | |
| JPS62194681A (ja) | 半導体装置 | |
| JPS60158651A (ja) | 混成集積回路の製造方法 | |
| JPS60160101A (ja) | 抵抗およびその製造方法 | |
| JPH0786521A (ja) | 半導体装置の特性トリミング方法 | |
| JPS59172207A (ja) | 抵抗トリミング方法 | |
| JPH08105935A (ja) | 半導体集積回路の検査装置 |