JPH01278033A - 半導体集積回路のパッド配置構造 - Google Patents

半導体集積回路のパッド配置構造

Info

Publication number
JPH01278033A
JPH01278033A JP63106881A JP10688188A JPH01278033A JP H01278033 A JPH01278033 A JP H01278033A JP 63106881 A JP63106881 A JP 63106881A JP 10688188 A JP10688188 A JP 10688188A JP H01278033 A JPH01278033 A JP H01278033A
Authority
JP
Japan
Prior art keywords
integrated circuit
semiconductor integrated
pad
pads
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63106881A
Other languages
English (en)
Inventor
Hiroshi Nakashiba
中柴　洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63106881A priority Critical patent/JPH01278033A/ja
Publication of JPH01278033A publication Critical patent/JPH01278033A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体集積回路のパッド配置構造に関し、特
に、入力端子及び出力端子等の信号端子に大電流が流れ
るバイポーラ型半導体集積回路に好適のパッド配置構造
に関する。
［従来の技術］ 従来、バイポーラ型半導体集積回路のパッド配置構造は
、第３図に示すように半導体集積回路チップ２１の縁部
に、複数の信号用ボンディングパッド２２と、電源用ボ
ンディングパッド２３と、この電源用ボンディングパッ
ド２３に接続された電源用センスパッド２４とが配置さ
れた構造となっていた。
この半導体集積回路チップ２１のウェハテストは、これ
らの信号用ボンディングパッド２２と電源用ボンディン
グパッド２３と電源用センスパッド２４とに夫々プロー
ブカードの探針２５，２６゜２７を接触させることによ
って行われる。
ところで、バイポーラ型半導体集積回路の゛ウェハテス
トでは高レベルの入出力電圧等を測定することから大電
流を流すことが多い。従って、ボンディングパッドとプ
ローブカードの探針間の接触抵抗やプローブカードの探
針と接続するテ反トシステム（図示せず）の直列抵抗等
が原因となって測定に大きな誤差が生じる虞れがある。
このため、従来の半導体集積回路では、上述のように電
源用ボンディングパッド２３に電源用センスパッド２４
を接続させた構造を採っている。即ち、電源用センスパ
ッド２４とプローブの探針２７を介して電源用ボンディ
ングパッド２３の電圧を測定する。
また、この測定された電圧はフィードバックされ、これ
により半導体集積回路チップ２１に供給される電源電圧
値が所望の値に設定されるようになっている。
［発明が解決しようとする課題］ 上述したように従来の半導体集積回路のパッド配置構造
は、信号用ボンディングパッド２２が半導体集積回路チ
ップ２１の縁部に相互に独立して配置された構造となっ
ている。このため、ウェハテスト時に大電流を流した場
合に、信号用ボンディングパッド２２とプローブカード
の探針２５との間の接触抵抗やプローブカードの探針と
接続されるテストシステムの直列抵抗等が原因となって
、信号用ボンディングパッド２２における電圧測定に誤
差が生じ、そのため正確な測定ができないという欠点が
ある。例えば、ＥＣＬ出力等の高レベルの電圧を測定す
る際には、２０ｍＡ程度の電流が信号用ボンディングパ
ッド２２を介して流出されるため、信号用ボンディング
パッド２２とプローブカードの探針２５との間の接触抵
抗にＯ乃至５Ωのバラツキがあると、測定される電圧の
最大誤差は１００ｍＡという大きなものとなる。この結
果、ウェハテスト時に良品の半導体集積回路チップ２１
を不良品として判定しやすいという問題点があった。
本発明はかかる問題点に鑑みてなされたものであって、
半導体集積回路チップの面積を増大させることなく、電
圧等を高精度で測定することができる半導体集積回路の
パッド配置構造を提供することを目的とする。
［課題を解決するための手段］ 本発明に係る半導体集積回路のパッド配置構造は、半導
体集積回路チップの縁部に沿って配置された複数の信号
用ボンディングパッドと、これらの信号用ボンディング
パッドに夫々電気的に接続された複数の電圧測定用セン
スパッドとを有し、この電圧測定用センスパッドと前記
信号用ボンディングパッドとは前記半導体集積回路チッ
プの外辺に実質的に直交する方向に配置されていること
を特徴とする。
［作用］ 本発明に係る半導体集積回路のパッド配置構造によれば
、ウェハテスト時に信号用ボンディングパッドに大電流
を流した場合には、この信号用ボンディングパッドに電
気的に接続された電圧測定用センスパッドにプローブの
探針を接触させて信号用ボンディングパッドの電圧を測
定する。これにより、信号用ボンディングパッドの電圧
が正確に測定される。
また、この電圧測定用センスパッドと信号用ボンディン
グパッドとは、半導体集積回路チップの外辺に対して直
交する方向に配置されているため、半導体集積回路チッ
プの面積の増加を極力抑制することができる。
［実施例］ 次に、添付の図面を参照して本発明の実施例について具
体的に説明する。
第１図は本発明の実施例に係る半導体集積回路のパッド
配置構造を示す平面図である。
半導体集積回路チップ１の縁部１ａには、半導体集積回
路チップ１の信号が入出力される複数の信号用ボンディ
ングパッド２が辺１ｂに沿って互いに所定の間隔を保っ
て配置されている。各信号用ボンディングパッド２は略
矩形状をなし、その１対の辺が縁部１ａの外辺１ｂに対
して平行になるように配置されている。
また、各信号用ボンディングパッド２に対し、縁部１ａ
の外辺１ｂに実質的に直交する方向に離隔して電圧測定
用センスパッド４が配置されている。そして、各信号用
ボンディングパッド２と電圧測定用センスパッド４とは
導電性の連結部３により電気的に接続されている。
電圧測定用センスパッド４は、信号用ボンディングパッ
ド２と前記縁部１ａの外辺１ｂとの間に信号用ボンディ
ングパッド２と対向するように配置されている。この電
圧測定用センスパッド４は、信号用ボンディングパッド
２の電圧を測定するためのパッドであり、その形状は略
矩形状をなし、且つ、その面積はプローブカードの探針
５を接触させることができる程度の小さな値に設定しで
ある。
なお、第１図には図示していないが、第３図に示した電
源用ボンディングパッド及びこの電源用ボンディングパ
ッドに対して電気的に接続された電源用センスパッドは
本実施例の半導体集積回路チップにおいても設けられて
いることは勿論である。
本実施例の半導体集積回路テープが上述のような構成を
採ることにより、ウェハテスト時に大電流を流した場合
であっても、プローブカードの探針５，６を夫々電圧測
定用センスパッド４と信号用ボンディングパッド２に接
触させることにより電圧測定用センスパッド４とプロー
ブの探針５を介して信号用ボンディングパッド２の電圧
を正確に測定することができる。即ち、例えば、ＥＣＬ
出力等の高レベルの電圧を測定する場合に、信号用ボン
ディングパッド２とプローブカードの探針６との間の接
触抵抗が０乃至５Ωの範囲でバラツキがあったとしても
、測定電圧の誤差は高々３ｍＶと極めて小さくなる。
また、電圧測定用センスパッド４が信号用ボンディング
パッド２と外辺１ｂとの間に配置されているため、半導
体集積回路チップ１の面積をあまり大きくすることなく
信号用ボンディングパッド２に電圧測定用センスパッド
４を接続させることができる。
なお、半導体集積回路チップ１をＴＡＢ方式で組立てる
場合には、ＴＡＢの端部が接触することを防止するため
に信号用ボンディングパッド２の外側に補助的なパッド
を配置することがある。このような場合には、信号用ボ
ンディングパッド２と前記補助的パッドとを電気的に接
続させると共に、補助的パッドを電圧測定用センスパッ
ド４として用いることにより、上述の構成と略同様の構
成を達成することができる。かかる構成によれば、−層
半導体集積回路チツブ１の面積の無駄をなくすごとがで
きる。
第２図は本発明の他の実施例に係る半導体集積回路のパ
ッド配置構造を示す平面図である。
先の実施例にあっては、信号用ボンディングパッド２と
半導体集積回路１の外辺１ｂとの間に電圧測定用センス
パッド４を配置するようにしたが、本実施例では、半導
体集積回路チップ１１の縁部１１ａに複数並べて配置し
た信号用ボンディングパッド１２とこの信号用ボンディ
ングパッド１２が接続される内部素子１１ｃとの間に電
圧測定用センスパッド１４が配置されている。
信号用ボンディングパッド１２は、縁部１１ａの外辺１
１ｂの近傍に配置されており、その面積は、プローブカ
ードの探針１６の大きさを考慮して約１００μｍ２に設
定されている。また、この信号用ボンディングパッド１
２には電圧測定用センスパッド１４がその辺を重ねて配
置されている。
また、この電圧測定用センスパッド１４の他端部は、内
部素子１１ｃと接続されている。この電圧測定用センス
パッド１４の面積は、約８ｏＪｉｍ２に設定されている
。これにより、電圧測定用センスパッド１４と信号用ボ
ンディングパッド１２との中心間の距離が９０μｍに保
たれ、プローブカードの探針１５．１６の各パッド１４
．１２との間の接触が十分可能である。
本実施例の半導体集積回路チップ１１は上述のように構
成されているため、半導体集積回路チップ１１の面積を
殆んど通常の大きさに保持したまま、電圧測定用センス
パッド１４を設けることができる。即ち、通常電圧測定
用センスパッド１４が設けられていない半導体集積回路
チップにあっては、ボンディングワイヤ先端と内部素子
との短絡を防止するため、信号用ボンディングパッドと
内部素子との間の距離を約５０μｍに設定しである。こ
れに対して、本実施例の半導体集積回路チップ１１にあ
っては、半導体集積回路チップ１１の広がりが高々６０
μｍ増えたに過ぎず、その大きさは殆んど通常の半導体
集積回路チップの大きさと変わりがない。
［発明の効果］ 以上説明したように本発明によれば、半導体集積回路チ
ップの縁部に配置された信号用ボンディングパッドに夫
々電圧測定用センスパッドを電気的に接続させるように
したため、ウェハテスト時に大電流を流した場合であっ
ても、電圧測定用センスパッドとプローブカードの探針
とを介して信号用ボンディングパッドの電圧を正確に測
定することができる。
また、電圧測定用センスパッドを、信号用ボンディング
パッドに対して半導体集積回路チップの外辺に直交する
方向に並置させたので、半導体集積回路チップの面積の
増大を抑制しつつ電圧測定用センスパッドを設けること
ができるという効果を奏する。
【図面の簡単な説明】
第１図は本発明の実施例に係る半導体集積回路のパッド
配置構造を示す平面図、第２図は本発明の他の実施例に
係る半導体集積回路のパッド配置構造を示す平面図、第
３図は従来の半導体集積回路のパッド配置構造を示す平
面図である。 １．１１，２１：半導体集積回路チップ、ｌａ。 １１ａ；縁部、ｌｂ、ｌｌｂ；外辺、２，１２゜２２；
信号用ボンディングパッド、４，１４；電圧測定用セン
スパッド

Claims (1)

    【特許請求の範囲】
  1. （１）半導体集積回路チップの縁部に沿って配置された
    複数の信号用ボンディングパッドと、これらの信号用ボ
    ンディングパッドに夫々電気的に接続された複数の電圧
    測定用センスパッドとを有し、この電圧測定用センスパ
    ッドと前記信号用ボンディングパッドとは前記半導体集
    積回路チップの外辺に実質的に直交する方向に配置され
    ていることを特徴とする半導体集積回路のパッド配置構
    造。
JP63106881A 1988-04-28 1988-04-28 半導体集積回路のパッド配置構造 Pending JPH01278033A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63106881A JPH01278033A (ja) 1988-04-28 1988-04-28 半導体集積回路のパッド配置構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63106881A JPH01278033A (ja) 1988-04-28 1988-04-28 半導体集積回路のパッド配置構造

Publications (1)

Publication Number Publication Date
JPH01278033A true JPH01278033A (ja) 1989-11-08

Family

ID=14444847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63106881A Pending JPH01278033A (ja) 1988-04-28 1988-04-28 半導体集積回路のパッド配置構造

Country Status (1)

Country Link
JP (1) JPH01278033A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454134A2 (en) * 1990-04-25 1991-10-30 Kabushiki Kaisha Toshiba Semiconductor device
JP2012182223A (ja) * 2011-02-28 2012-09-20 Panasonic Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454134A2 (en) * 1990-04-25 1991-10-30 Kabushiki Kaisha Toshiba Semiconductor device
US5386127A (en) * 1990-04-25 1995-01-31 Kabushiki Kaisha Toshiba Semiconductor device having groups of pads which receive the same signal
JP2012182223A (ja) * 2011-02-28 2012-09-20 Panasonic Corp 半導体装置

Similar Documents

Publication Publication Date Title
US5909112A (en) Configuration and test process for semiconductor overcurrent detecting circuit
JPH01278033A (ja) 半導体集積回路のパッド配置構造
US5336990A (en) Electrical test shunt having dual contact point mating terminals
JPH0245339B2 (ja) Handotaishusekikairosochi
JPH11121683A (ja) 半導体集積回路
JPH05144895A (ja) プローブカード
US20010054904A1 (en) Monitoring resistor element and measuring method of relative preciseness of resistor elements
JP3093216B2 (ja) 半導体装置及びその検査方法
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JPH02124469A (ja) プローブカード
JPH04315062A (ja) 抵抗体の抵抗値測定方法
JPS5937866Y2 (ja) 半導体ｉｃメモリ
WO2022168156A1 (ja) 半導体装置
JPH05312847A (ja) 電流検出用半導体装置
JPH0566732B2 (ja)
JPH0121562Y2 (ja)
JPH01129432A (ja) 集積回路
JP2509631Y2 (ja) 多チャネル抵坑測定装置
JP2956191B2 (ja) 電源供給回路
JPH0736415B2 (ja) ウエハテスト装置
JPH03185744A (ja) 半導体素子
JP2919312B2 (ja) 半導体装置の検査方法
JPH10300823A (ja) プローバの点検方法
JP2884780B2 (ja) Ｔａｂ型半導体装置
JPS618939A (ja) 半導体装置