JPH05312847A - 電流検出用半導体装置 - Google Patents
電流検出用半導体装置Info
- Publication number
- JPH05312847A JPH05312847A JP4115942A JP11594292A JPH05312847A JP H05312847 A JPH05312847 A JP H05312847A JP 4115942 A JP4115942 A JP 4115942A JP 11594292 A JP11594292 A JP 11594292A JP H05312847 A JPH05312847 A JP H05312847A
- Authority
- JP
- Japan
- Prior art keywords
- chip resistor
- semiconductor device
- current detection
- electrode portion
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 この発明は、チップ抵抗体の半田付け接続部
の抵抗値が変化しても検出精度を損なうことのない高精
度の電流検出用半導体装置を得る。 【構成】 制御ＩＣ２とチップ抵抗体３の電極部3a及び
3bとをワイヤボンディングにより接続し、チップ抵抗体
３と制御ＩＣ２との回路接合を半田付け及びワイヤボン
ディングの併用で行い、チップ抵抗体３とリードフレー
ム１との半田付け接触抵抗値のドリフト量の影響を軽減
する。
の抵抗値が変化しても検出精度を損なうことのない高精
度の電流検出用半導体装置を得る。 【構成】 制御ＩＣ２とチップ抵抗体３の電極部3a及び
3bとをワイヤボンディングにより接続し、チップ抵抗体
３と制御ＩＣ２との回路接合を半田付け及びワイヤボン
ディングの併用で行い、チップ抵抗体３とリードフレー
ム１との半田付け接触抵抗値のドリフト量の影響を軽減
する。
Description
【０００１】
【産業上の利用分野】この発明は、半田付けによって回
路接合されたチップ抵抗体を含む電流検出用半導体装置
に関し、特にチップ抵抗体の半田付け接続抵抗値の変化
(ドリフト)に対する影響を無くして高精度化を実現した
電流検出用半導体装置に関するものである。
路接合されたチップ抵抗体を含む電流検出用半導体装置
に関し、特にチップ抵抗体の半田付け接続抵抗値の変化
(ドリフト)に対する影響を無くして高精度化を実現した
電流検出用半導体装置に関するものである。
【０００２】
【従来の技術】図４は従来の電流検出用半導体装置を示
す平面図であり、図において、１はトランジスタ等のパ
ワー素子(図示せず)が接続されたリードフレーム、２は
リードフレーム１上に半田付けにより接合された半導体
素子即ち制御ＩＣである。３は両端の電極部3a及び3bを
介してリードフレーム１間に半田付けされたチップ抵抗
体であり、制御ＩＣ２と協動して電流検出用抵抗体とし
て機能する。４はリードフレーム１と制御ＩＣ２とを電
気的に接続する金線のワイヤである。
す平面図であり、図において、１はトランジスタ等のパ
ワー素子(図示せず)が接続されたリードフレーム、２は
リードフレーム１上に半田付けにより接合された半導体
素子即ち制御ＩＣである。３は両端の電極部3a及び3bを
介してリードフレーム１間に半田付けされたチップ抵抗
体であり、制御ＩＣ２と協動して電流検出用抵抗体とし
て機能する。４はリードフレーム１と制御ＩＣ２とを電
気的に接続する金線のワイヤである。
【０００３】図５は図４の電流検出用半導体装置の具体
的構成例を示す回路図であり、Ｒはチップ抵抗体３の抵
抗値である。５はパワー素子として機能するトランジス
タであり、エミッタがチップ抵抗体３の一端に接続さ
れ、ベースが制御ＩＣ２に接続されている。６はトラン
ジスタ５のコレクタに接続された電流検出用の高電位側
入力端子、７はチップ抵抗体３の他端に接続された電流
検出用の低電位側入力端子、８はトランジスタ５のベー
スに接続された制御端子である。
的構成例を示す回路図であり、Ｒはチップ抵抗体３の抵
抗値である。５はパワー素子として機能するトランジス
タであり、エミッタがチップ抵抗体３の一端に接続さ
れ、ベースが制御ＩＣ２に接続されている。６はトラン
ジスタ５のコレクタに接続された電流検出用の高電位側
入力端子、７はチップ抵抗体３の他端に接続された電流
検出用の低電位側入力端子、８はトランジスタ５のベー
スに接続された制御端子である。
【０００４】次に、図４を参照しながら、図５に示した
従来の電流検出用半導体装置の動作について説明する。
まず、リードフレーム１上に制御ＩＣ２及びチップ抵抗
体３を半田付けにより接合し、続いて、リードフレーム
１と制御ＩＣ２とをワイヤ４でボンディグし、制御ＩＣ
２とチップ抵抗体３とを電気的に接続する。
従来の電流検出用半導体装置の動作について説明する。
まず、リードフレーム１上に制御ＩＣ２及びチップ抵抗
体３を半田付けにより接合し、続いて、リードフレーム
１と制御ＩＣ２とをワイヤ４でボンディグし、制御ＩＣ
２とチップ抵抗体３とを電気的に接続する。
【０００５】このように一体成型により組立てられた電
流検出用半導体装置において、制御端子８又は制御ＩＣ
２から制御信号を印加してトランジスタ５をオンさせる
と、検出対象となる電流は、高電位側入力端子６からト
ランジスタ５及びチップ抵抗体３を介して、低電位側入
力端子７に流れる。従って、制御ＩＣ２は、チップ抵抗
体３の両端間の電圧値に基づいて、入力端子６から供給
された電流を検出することができる。
流検出用半導体装置において、制御端子８又は制御ＩＣ
２から制御信号を印加してトランジスタ５をオンさせる
と、検出対象となる電流は、高電位側入力端子６からト
ランジスタ５及びチップ抵抗体３を介して、低電位側入
力端子７に流れる。従って、制御ＩＣ２は、チップ抵抗
体３の両端間の電圧値に基づいて、入力端子６から供給
された電流を検出することができる。
【０００６】ところで、電流検出用のチップ抵抗体３の
抵抗値Ｒは、通常30ｍΩ程度の低い値に設定されている
が、半田疲労や各部品間の応力疲労等により、リードフ
レーム１との間の接触抵抗値が変化することがある。
又、例えば検出電流の許容差が±５％の電流検出用半導
体装置の場合、30ｍΩの抵抗値Ｒに対する許容変化量
(ドリフト量)は１．５ｍΩ以下となる。
抵抗値Ｒは、通常30ｍΩ程度の低い値に設定されている
が、半田疲労や各部品間の応力疲労等により、リードフ
レーム１との間の接触抵抗値が変化することがある。
又、例えば検出電流の許容差が±５％の電流検出用半導
体装置の場合、30ｍΩの抵抗値Ｒに対する許容変化量
(ドリフト量)は１．５ｍΩ以下となる。
【０００７】従って、上記のような半田付けによるチッ
プ抵抗体３の接合構造においては、ワイヤ４が半田付け
部分を介して制御ＩＣ２及びチップ抵抗体３を接続して
いるので、チップ抵抗体３を用いた電流検出は、正規の
抵抗値Ｒと半田付け部分の接触抵抗値のドリフト量とを
含めた抵抗値に基づいて行われることになる。
プ抵抗体３の接合構造においては、ワイヤ４が半田付け
部分を介して制御ＩＣ２及びチップ抵抗体３を接続して
いるので、チップ抵抗体３を用いた電流検出は、正規の
抵抗値Ｒと半田付け部分の接触抵抗値のドリフト量とを
含めた抵抗値に基づいて行われることになる。
【０００８】
【発明が解決しようとする課題】従来の電流検出用半導
体装置は以上のように、チップ抵抗体３をリードフレー
ム１に半田付けにより接続しているのみなので、半田付
け接続抵抗値のドリフト量の影響を顕著に受け、製品と
しての初期の歩留りが悪いうえ、長期間の使用に対して
電流検出レベルが変動して満足した特性が得られず、高
精度化を実現することができないという問題点があっ
た。
体装置は以上のように、チップ抵抗体３をリードフレー
ム１に半田付けにより接続しているのみなので、半田付
け接続抵抗値のドリフト量の影響を顕著に受け、製品と
しての初期の歩留りが悪いうえ、長期間の使用に対して
電流検出レベルが変動して満足した特性が得られず、高
精度化を実現することができないという問題点があっ
た。
【０００９】この発明は上記のような問題点を解決する
ためになされたもので、チップ抵抗体の半田付け接続部
の抵抗値が変化しても検出精度を損なうことのない高精
度の電流検出用半導体装置を得ることを目的とする。
ためになされたもので、チップ抵抗体の半田付け接続部
の抵抗値が変化しても検出精度を損なうことのない高精
度の電流検出用半導体装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明の請求項１に係
る電流検出用半導体装置は、制御ＩＣとチップ抵抗体の
電極部とをワイヤボンディングにより接続したものであ
る。
る電流検出用半導体装置は、制御ＩＣとチップ抵抗体の
電極部とをワイヤボンディングにより接続したものであ
る。
【００１１】又、この発明の請求項２に係る電流検出用
半導体装置は、チップ抵抗体を、第１及び第２の電極部
間に形成された中間電極部と、第１及び第２の電極部間
に形成された第１のチップ抵抗体と、第１の電極部と中
間電極部に形成された第２のチップ抵抗体、及び、中間
電極部と第２の電極部との間に形成された第３のチップ
抵抗体からなる並列抵抗体とにより構成し、制御ＩＣと
中間電極部及び第３の電極部とをワイヤボンディングに
より接続したものである。
半導体装置は、チップ抵抗体を、第１及び第２の電極部
間に形成された中間電極部と、第１及び第２の電極部間
に形成された第１のチップ抵抗体と、第１の電極部と中
間電極部に形成された第２のチップ抵抗体、及び、中間
電極部と第２の電極部との間に形成された第３のチップ
抵抗体からなる並列抵抗体とにより構成し、制御ＩＣと
中間電極部及び第３の電極部とをワイヤボンディングに
より接続したものである。
【００１２】
【作用】この発明の請求項１においては、チップ抵抗体
と制御ＩＣとの回路接合を半田付け及びワイヤボンディ
ングの併用で行い、チップ抵抗体とリードフレームとの
半田付け接触抵抗値のドリフト量の影響を軽減すること
により、高精度に且つ安定にチップ抵抗体を形成する。
と制御ＩＣとの回路接合を半田付け及びワイヤボンディ
ングの併用で行い、チップ抵抗体とリードフレームとの
半田付け接触抵抗値のドリフト量の影響を軽減すること
により、高精度に且つ安定にチップ抵抗体を形成する。
【００１３】又、この発明の請求項２においては、第２
及び第３のチップ抵抗体からなる並列抵抗体を並設する
ことにより、第１のチップ抵抗体の抵抗値を大きく設定
できるようにし、半田付け接触抵抗値のドリフト量の影
響を更に軽減する。
及び第３のチップ抵抗体からなる並列抵抗体を並設する
ことにより、第１のチップ抵抗体の抵抗値を大きく設定
できるようにし、半田付け接触抵抗値のドリフト量の影
響を更に軽減する。
【００１４】
実施例１．以下、この発明の実施例１を図について説明
する。図１はこの発明の実施例１を示す平面図であり、
１〜４は前述と同様のものである。この場合、制御ＩＣ
２とチップ抵抗体３とを接続するワイヤ４は、チップ抵
抗体３の電極部３ａ及び３ｂ上に直接ボンディングされ
ている。
する。図１はこの発明の実施例１を示す平面図であり、
１〜４は前述と同様のものである。この場合、制御ＩＣ
２とチップ抵抗体３とを接続するワイヤ４は、チップ抵
抗体３の電極部３ａ及び３ｂ上に直接ボンディングされ
ている。
【００１５】図１に示したこの発明の実施例１の動作に
ついては、前述と同様なのでここでは説明しない。しか
し、制御ＩＣ２とチップ抵抗体３との回路接合は、半田
付けのみならず、ワイヤ４を介しているので、半田付け
接触抵抗値のドリフトの影響を軽減することができる。
従って、チップ抵抗体３の抵抗値Ｒに基づいて高精度に
電流検出を行うことができる。
ついては、前述と同様なのでここでは説明しない。しか
し、制御ＩＣ２とチップ抵抗体３との回路接合は、半田
付けのみならず、ワイヤ４を介しているので、半田付け
接触抵抗値のドリフトの影響を軽減することができる。
従って、チップ抵抗体３の抵抗値Ｒに基づいて高精度に
電流検出を行うことができる。
【００１６】実施例２．尚、上記実施例では、従来と同
様の30ｍΩ程度のチップ抵抗体３を用いたが、チップ抵
抗体３と一体に並列抵抗体を形成した構造のチップ抵抗
体を用いてもよい。
様の30ｍΩ程度のチップ抵抗体３を用いたが、チップ抵
抗体３と一体に並列抵抗体を形成した構造のチップ抵抗
体を用いてもよい。
【００１７】図２は並列抵抗体を併用したチップ抵抗体
を含むこの発明の実施例２を示す平面図である。30は並
列抵抗体併用型のチップ抵抗体であり、中間電極部３ｃ
を有し、電極部３ａと３ｂとの間のチップ抵抗体31と、
電極部３ａと中間電極部３ｃとの間のチップ抵抗体32
と、中間電極部３ｃと電極部３ｂとの間のチップ抵抗体
33とから構成されている。ここで、チップ抵抗体31は前
述のチップ抵抗体３に対応し、チップ抵抗体32及び33は
並列抵抗体を構成している。
を含むこの発明の実施例２を示す平面図である。30は並
列抵抗体併用型のチップ抵抗体であり、中間電極部３ｃ
を有し、電極部３ａと３ｂとの間のチップ抵抗体31と、
電極部３ａと中間電極部３ｃとの間のチップ抵抗体32
と、中間電極部３ｃと電極部３ｂとの間のチップ抵抗体
33とから構成されている。ここで、チップ抵抗体31は前
述のチップ抵抗体３に対応し、チップ抵抗体32及び33は
並列抵抗体を構成している。
【００１８】図３は図２の具体的回路構成例を示す回路
図であり、各チップ抵抗体31〜33の抵抗値は、それぞ
れ、R1、R2及びR3に設定されている。この場合、並列抵
抗値R2及びR3が追加されているので、半田付け接触抵抗
値のドリフトに直接影響されるチップ抵抗値R1を従来よ
り大きく設定することができる。従って、30ｍΩの場合
に±１．５ｍΩの初期許容抵抗値を要するのに対し、抵
抗値を大きくすれば、許容範囲を広げても±５％の検出
電流許容公差を得ることができる。
図であり、各チップ抵抗体31〜33の抵抗値は、それぞ
れ、R1、R2及びR3に設定されている。この場合、並列抵
抗値R2及びR3が追加されているので、半田付け接触抵抗
値のドリフトに直接影響されるチップ抵抗値R1を従来よ
り大きく設定することができる。従って、30ｍΩの場合
に±１．５ｍΩの初期許容抵抗値を要するのに対し、抵
抗値を大きくすれば、許容範囲を広げても±５％の検出
電流許容公差を得ることができる。
【００１９】又、実施例２の構成においても、半田付け
接触抵抗値のドリフトの影響を受けにくくなる。更に、
チップ抵抗体30に対して抵抗値の調整用トリミングを行
う場合においても、抵抗値R1が大きいので、測定プロー
ブの接触抵抗値のバラツキを抑制することができる。
接触抵抗値のドリフトの影響を受けにくくなる。更に、
チップ抵抗体30に対して抵抗値の調整用トリミングを行
う場合においても、抵抗値R1が大きいので、測定プロー
ブの接触抵抗値のバラツキを抑制することができる。
【００２０】上記各実施例では、チップ抵抗体に接続さ
れる半導体素子が制御ＩＣ２の場合を示したが、他の半
導体素子又はパワー素子等の場合でも同等の効果を奏す
ることは言うまでもない。
れる半導体素子が制御ＩＣ２の場合を示したが、他の半
導体素子又はパワー素子等の場合でも同等の効果を奏す
ることは言うまでもない。
【００２１】
【発明の効果】以上のようにこの発明の請求項１によれ
ば、制御ＩＣとチップ抵抗体の電極部とをワイヤボンデ
ィングにより接続し、チップ抵抗体と制御ＩＣとの回路
接合を半田付け及びワイヤボンディングの併用で行い、
チップ抵抗体とリードフレームとの半田付け接触抵抗値
のドリフト量の影響を軽減するようにしたので、チップ
抵抗体の半田付け接続部の抵抗値が変化しても検出精度
を損なうことのない高精度の電流検出用半導体装置が得
られる効果がある。
ば、制御ＩＣとチップ抵抗体の電極部とをワイヤボンデ
ィングにより接続し、チップ抵抗体と制御ＩＣとの回路
接合を半田付け及びワイヤボンディングの併用で行い、
チップ抵抗体とリードフレームとの半田付け接触抵抗値
のドリフト量の影響を軽減するようにしたので、チップ
抵抗体の半田付け接続部の抵抗値が変化しても検出精度
を損なうことのない高精度の電流検出用半導体装置が得
られる効果がある。
【００２２】又、この発明の請求項２によれば、チップ
抵抗体を、第１及び第２の電極部間に形成された中間電
極部と、第１及び第２の電極部間に形成された第１のチ
ップ抵抗体と、第１の電極部と中間電極部に形成された
第２のチップ抵抗体、及び、中間電極部と第２の電極部
との間に形成された第３のチップ抵抗体からなる並列抵
抗体とにより構成すると共に、制御ＩＣと中間電極部及
び第３の電極部とをワイヤボンディングにより接続し、
第１のチップ抵抗体の抵抗値を大きく設定できるように
したので、半田付け接触抵抗値のドリフト量の影響を更
に軽減することができ、チップ抵抗体の半田付け接続部
の抵抗値が変化しても検出精度を損なうことのない高精
度の電流検出用半導体装置が得られる効果がある。
抵抗体を、第１及び第２の電極部間に形成された中間電
極部と、第１及び第２の電極部間に形成された第１のチ
ップ抵抗体と、第１の電極部と中間電極部に形成された
第２のチップ抵抗体、及び、中間電極部と第２の電極部
との間に形成された第３のチップ抵抗体からなる並列抵
抗体とにより構成すると共に、制御ＩＣと中間電極部及
び第３の電極部とをワイヤボンディングにより接続し、
第１のチップ抵抗体の抵抗値を大きく設定できるように
したので、半田付け接触抵抗値のドリフト量の影響を更
に軽減することができ、チップ抵抗体の半田付け接続部
の抵抗値が変化しても検出精度を損なうことのない高精
度の電流検出用半導体装置が得られる効果がある。
【図１】この発明の実施例１を示す平面図である。
【図２】この発明の実施例２を示す平面図である。
【図３】この発明の実施例２の具体的回路構成例を示す
回路図である。
回路図である。
【図４】従来の電流検出用半導体装置を示す平面図であ
る。
る。
【図５】従来の電流検出用半導体装置の具体的回路構成
例を示す回路図である。
例を示す回路図である。
１ リードフレーム ２ 制御ＩＣ(半導体素子) ３、３０〜３３ チップ抵抗体 ３ａ、３ｂ 電極部 ３ｃ 中間電極部 ４ ワイヤ
Claims (2)
- 【請求項１】 リードフレーム上に電極部を介して半田
付けされたチップ抵抗体と、このチップ抵抗体に電気的
に接続された半導体素子とを有する電流検出用半導体装
置において、 前記半導体素子と前記チップ抵抗体の電極部とをワイヤ
ボンディングにより接続したことを特徴とする電流検出
用半導体装置。 - 【請求項２】 リードフレーム上に第１及び第２の電極
部を介して半田付けされたチップ抵抗体と、このチップ
抵抗体に電気的に接続された半導体素子とを有する電流
検出用半導体装置において、 前記チップ抵抗体は、 前記第１及び第２の電極部間に形成された中間電極部
と、 前記第１及び第２の電極部間に形成された第１のチップ
抵抗体と、 前記第１の電極部と前記中間電極部に形成された第２の
チップ抵抗体、及び、前記中間電極部と前記第２の電極
部との間に形成された第３のチップ抵抗体からなる並列
抵抗体と、 を備え、 前記半導体素子と前記中間電極部及び前記第３の電極部
とをワイヤボンディングにより接続したことを特徴とす
る電流検出用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115942A JP2824360B2 (ja) | 1992-05-08 | 1992-05-08 | 電流検出用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4115942A JP2824360B2 (ja) | 1992-05-08 | 1992-05-08 | 電流検出用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05312847A true JPH05312847A (ja) | 1993-11-26 |
| JP2824360B2 JP2824360B2 (ja) | 1998-11-11 |
Family
ID=14674992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4115942A Expired - Fee Related JP2824360B2 (ja) | 1992-05-08 | 1992-05-08 | 電流検出用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2824360B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489693B1 (en) | 1999-02-15 | 2002-12-03 | Isabellenhutte Heusler Gmbh Kg | Method and device for current monitoring in a current supply system |
| JP2019021944A (ja) * | 2018-11-07 | 2019-02-07 | ラピスセミコンダクタ株式会社 | 半導体装置および計測装置 |
| US10267824B2 (en) | 2014-09-03 | 2019-04-23 | Denso Corporation | Shunt resistor |
-
1992
- 1992-05-08 JP JP4115942A patent/JP2824360B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6489693B1 (en) | 1999-02-15 | 2002-12-03 | Isabellenhutte Heusler Gmbh Kg | Method and device for current monitoring in a current supply system |
| US10267824B2 (en) | 2014-09-03 | 2019-04-23 | Denso Corporation | Shunt resistor |
| JP2019021944A (ja) * | 2018-11-07 | 2019-02-07 | ラピスセミコンダクタ株式会社 | 半導体装置および計測装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2824360B2 (ja) | 1998-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399905A (en) | Resin sealed semiconductor device including multiple current detecting resistors | |
| JPH06186254A (ja) | 電流検出用チップ形抵抗体 | |
| JP2582160B2 (ja) | センサ装置 | |
| JP2824360B2 (ja) | 電流検出用半導体装置 | |
| JP2764517B2 (ja) | チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法 | |
| JPH11121683A (ja) | 半導体集積回路 | |
| EP1983569A1 (en) | Semicondutor body and method for voltage regulation | |
| JPH0749540Y2 (ja) | 半導体集積回路装置 | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP3300651B2 (ja) | 安定化電源装置 | |
| JPH01278033A (ja) | 半導体集積回路のパッド配置構造 | |
| JPS58119608A (ja) | 厚膜抵抗のトリミング方法 | |
| KR970007970B1 (ko) | 온-칩 피크전류 측정방법 | |
| JPH0651000Y2 (ja) | モールド型ホトダイオード | |
| JPH11218511A (ja) | ガスセンサ | |
| JPH025538Y2 (ja) | ||
| JP3927251B2 (ja) | 半導体装置 | |
| JPH04334765A (ja) | 内燃機関用点火装置 | |
| KR900009235Y1 (ko) | 전압 평활회로의 출력전압 안정화 회로 | |
| JPS6294949A (ja) | 半導体装置の特性測定方法 | |
| JP2705142B2 (ja) | 半導体集積回路装置 | |
| JPH0562723A (ja) | 混成集積回路装置 | |
| JPH0982714A (ja) | 半導体集積回路の入出力端子 | |
| JPH02246283A (ja) | ホトダイオード用パッケージ | |
| JPH0338103A (ja) | 半導体電子回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |