JPH02166688A - データ編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スズライジングテープで貼合わされて編集
された磁気テープ等の磁気記録媒体から再生されたＰＣ
Ｍ信号等の再生データを、クロスフェード編集するデー
タ編集装置に関するものである。

〔従来の技術〕

第４図は例えば特開昭５３−５８２０５号公報に示され
た従来のデータ編集装置を示すブロック図であシ、図に
おいて、１はスプライス編集された磁気記録媒体で、こ
の例では磁気テープ（以下単にテープと略称する）１が
用いられている。１ａ　＊１ｂ＋１ｃはＰＣＭ信号等の
ディジタル信号が記、録されたテープで、互いに貼合わ
されてテープ１を構成する。

２ａ、２ｂはテープ１ａ＊１ｂｅ１ｃを編集点において
貼合わせるスプライシングチーブ、３はテープ１を再生
する再生ヘッドで、ＶＴＲ等における回転ヘッドを用い
てよい。４は再生ヘッド３で再生された再生データが記
憶されるシフトレジスタ等から成る記憶回路、４ａ、４
ｂ・・・４ｆは記憶回路４の記憶区分、Ｆｏは記憶区分
４　ａ　＋　４　ｃ　＊　４　ｅから読み出されたデー
タ、ＦＩは記憶区分４ｂ、４ｄ、４ｆから読み出された
データ、５は上記再生ヘッド３よ少時間的に先行する位
置でテープ１を再生する先行ヘッド、６は先行ヘッド５
からの再生データから編集点又はデータエラーを検出記
憶し、その検出信号により記憶回路４を制御する記憶制
御回路、７は先行ヘッド５の再生データに応じて編集演
算のための制御を行う演算制御回路、８は上記データＦ
Ｏ。

ＦＩを演算制御回路Ｔの制御に応じてフェードイン。

フェードアウトし、クロスフェード編集演算を行う演算
回路、９は演算回路８から得られるクロスフェード編集
されたディジタル信号をアナログ信号に変換するＤ／Ａ
変換回路、１０は上記アナログ信号を取シ出す出力端子
である。

第５図はスプライシングテープ２ａ（又は２ｂ）の貼付
点前後の記憶区分４ａ、４ｂから読み出された信号４ａ
、　、　４ｂｉの７エードイン、フェードアウト制御を
説明する図である。

第６図はクロスフェード編集時の制御を説明する図であ
り、１１は編集曲線である。

次に動作について説明する。今、テープ１が矢印Ａ方向
に移動しているものとすると、　ＶＴＲ等の回転ヘッド
と同様の再生へ２ド３によシ再生されたＰＣＭ信号等の
ディジタル信号は、適当な増幅回路（図示せず）を経て
、記憶回路４に加えられる。

この記憶回路４は、例えばシフトレジスタの如き構成で
、例えば第１のスズライジングテープ２ａが貼付けられ
たテープ１ａの終端部の記録信号が第１の記憶区分４ａ
Ｋ記憶され、さらに第１のスプライシングチーブ２ａの
貼付けられた第２のテープ１ｂの始端部の記録信号が第
２の記憶区分４ｂに記憶され、さらに第２のスプライシ
ングテープ２ｂの貼付けられた第２のテープ１ｂの終端
部の記録信号が第３の記憶区分４ｃに記憶され、さらに
第２のスプライシングチーブ２ｂの貼付けられた第３の
テープ１ｃの始端部の記録信号が、第４の記憶区分４ｄ
に記憶される。以下、同様にスズライジングチー、プの
貼られたテープの始端部及び終端部に記録されたディジ
タル信号を、記憶回路４の第５、第６、・・・の各記憶
区分に記憶する。

上述の記憶回路４の各記憶区分４ａ、４ｂ・・・４ｆか
ら読み出された信号ＦＯ，Ｆ１．ＦＯ，ＦＩ、・・・は
演算回路８に加えられる。演算回路８は乗算、除算回路
等で構成され、上記信号Ｆ、、Ｆ、をフェードアウト、
又はフェードインさせると共に、クロスフェードして、
その出力をＤ／Ａ変換回路９を介して、出力端子１０に
アナログ信号として出力する。

一方、再生ヘッド３よりも時間的に早い位置でテープＩ
ａｓｌｂ、Ｉｃの信号を検出するため、先行ヘッド５で
再生された信号を記憶制御回路６に供絡し、これＫより
データエラー点又は編集点を検出し、その検出信号を記
憶回路４に供給してその読出し制御を行う。また、演算
制御回路７は、先行ヘッド５よりの信号に応じて演算回
路８においてどの様に２ニードアウト、フェードインを
行うかのウェイト付の制御を行う。

例えば記憶制御回路６が第１の記憶区分４ａよシディジ
タル信号Ｆ、を読出す制御を行うと共Ｋ。

演算制御回路Ｔが第５図に示すように、第１の記憶区分
４ａよシのディジタル信号４ａ１（Ｆｏ）を７エードア
ウトし、さらにスプライシングテープ２１の貼付点よシ
後の第２の記憶区分４ｂよシディジタル信号４ｂｌ（Ｆ
ｘ）を読出して、フェードインさせるように演算回路８
を制御する。

この場合、第１〜第６の記憶区分４ａ〜４ｆを同時に読
出すように成し、第１１第２、第３、・・・第ｎ０Ｍ４
集点で順次切シ変えて行けば、第６図に示すように、ク
ロスフェード編集を行うことができる。その場合、再生
信号の振幅レベルは編集曲線１１で示すようなエンベロ
ープで再生される。

以上によシ、テープ１０編集点又はデータエラー点にお
ける再生音の異常を軽減することができる。

〔発明が解決しようとする課題〕

従来のデータ編集装置は以上のように構成されているの
で、スプライス編集前後ではテープを物理点で接続する
ため、ディジタルデータの欠落が発生しやすく、この欠
落したデータの補正は行われないままクロスフェード編
集を行うため、編集点やデータエラー点での完全な再生
が行なえない等の問題点かありた。

この発明は上記のような問題点を解消するためになされ
たもので、編集点やデータエラー点での完全な再生が行
えるデータ編集装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ編集装置は、テープからの再生デ
ータの入力時に、入力データの誤シ状態情報を検出し、
この検出に応じてエラーデータの補間を行うようにした
ものである。

〔作用〕

この発明におけるデータ編集装置は、入力データの誤シ
状態情報と、その前後のデータとによシェラ−データの
補間が行われることによシ、略完全な再生が行われる。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図においては、第４図と同一符号を付した部分は、従来
のそれらと同一　あるいは相当部分であるため、詳細な
説明は省略する。１２は再生ヘッド３からの再生データ
を誤シ状態に応じて補間する補間制御回路、１３は補間
を行う際の前後のデータを記憶する補間記憶回路である
。

先行ヘッド５．記憶制御回路６によシ、再生データから
編集点及びデータエラーを検出する検出手段が構成され
ている。補間制御回路１２．補間記憶回路１３によシ、
再生データをデータエラーに基いて補間する補間処理手
段が構成されている。

記憶回路４．先行ヘッド５．記憶制御回路６．演算制御
回路７及び演算回路８によυ、クロスフェード編集処理
手段が構成されている。

第２図は補間記憶回路１３に記憶された入力データを示
す。

第３図は補間制御回路１２で行なわれる補間処理の流れ
を示すフローチャートである。

次に動作について説明する。テープ１から再生ヘッド主
３によシ再生された再生データは補間制御回路１２に入
力され、補間制御回路１２は、このデータを一旦、補間
記憶回路１３に記憶させる。

一方、記憶制御回路６によシ、入力データの前後のデー
タの誤シ状態を補間制御回路１２に入力する。次に補間
制御回路１２では、与えられた入力データと誤り状態と
により補間処理を行う。この補間処理の流れを第２図及
び第３図のフローチャートに添って説明する。

先ず、ステップ５Ｔ（１）において、与えられた誤シ状
態に応じて現在入力されたデータ（Ｄ４）から４個前の
入力データ（ＤＯ）の状態をチエツクする。（ＤＯ）が
正常ならば、補間処理は行わない。（Ｄｏ）がエラーな
らばステップＳ　Ｔ　（２）に進み、ここで８個前のデ
ータ（Ｄ−４）〜（Ｄ−１）　、（Ｄｉ）〜（Ｄ４）の
状態をチエツクし、全て正常ならばステップ５Ｔ（３）
で７火桶間を行う。ステップＳ　Ｔ　（２）のチエツク
の結果が正常でないならば、ステップ５Ｔ（４）に進み
、ここで入力データ（Ｄ−ａ　）〜（Ｄ−ｔ）　、（Ｄ
ｔ）〜（Ｄ３）内のデータ状態をチエツクし、２個以上
エラーがないならば、ステップＳ　Ｔ　（５）でエラー
状態に応じて５次、４次、３次補間を行う。ステップ５
Ｔ（４）のチエツクの結果、２個以上エラーが有るなら
ばステップＳ　Ｔ　（６）に進み、ここで入力データ（
Ｄｌ）〜（Ｄ４）の全てがエラーかどうかチエツクし、
全てエラーでないならば、ステップ５Ｔ（７）で２次補
間処理を行う。ステップ５Ｔ（６）のチエツクの結果、
全てがエラーならば、ステップＳ　Ｔ（８）で、入力デ
ータ（Ｄ−１）を（ＤＯ）にコピーする前値コピー処理
を行う。このようにして補間されたデータ（Ｄｏ）のデ
ィジタル信号を記憶制御回路６の制御に応じて記憶回路
４に記憶し、第４図について前述したクロスフェード編
集処理を行う。

なお、上記実施例では、誤シ状態情報が記憶制御回路６
から与えられるようＫしたが、補間制御回路１２の中に
誤シ状態判定回路を設けて判定してもよい。

〔発明の効果〕

以上のように、この発明によれば再生データの補間処理
をクロスフェード編集の前に行うよう構成したので、よ
シ完全な再生が行われ、異常音をなくすことができる効
果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ編集装置を示
すブロック図、第２図は同装置の補間記憶回路に記憶さ
れたデータを示す図、第３図は同装置の補間処理の流れ
を示すフローチャート、第４図は従来のデータ編集装置
を示すブロック図、第５図及び第６図はクロスフェード
編集を説明するための特性図である。 １＊１ａ＋１ｂ＊１（！は磁気テープ、２ａｅ２ｂはス
プライシングテープ、３は再生ヘッド、４は記憶回路、
５は先行ヘッド、６は記憶制御回路、７は演算制御回路
、８は演算回路、１２は補間制御回路、１３は補間記憶
回路。 なお、図中、同一符号は同一　又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. スプライス編集された磁気記録媒体から再生された再生
   データをクロスフェード編集するデータ編集装置におい
   て、上記再生データからデータエラー及び編集点を検出
   する検出手段と、この検出手段で検出されたデータエラ
   ーに基いて上記再生データを補間する補間処理手段と、
   この補間処理手段で補間処理されたデータを上記検出手
   段で検出された編集点に基いてクロスフェード編集する
   クロスフェード編集処理手段とを設けたことを特徴とす
   るデータ編集装置。