JPS5850684A - ディジタル音声電子編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ディジタル録音再生装置等により再生される
ディジタル信号を編集するディジタル音声電子編集装置
に関し、編集点における信号の欠落をなくすとともに、
内蔵するメモリからくり返し読み出して形成したディジ
タル信号を挿入して編集点での自然な聴感を得ることを
目的とするものである。

従来、アナログ録音されたテープの編集においては、録
音済みテープの有用な部分を手切りしてつなぎあわせ１
本のテープとする手切り編集が行なわれてきた。この様
子を第１図に示す。第１図において、１′、２′はそれ
ぞれ異なる録音済みテープの一部であり、１′のＡ部は
必要な部分、Ｂ部は不要な部分、２′の０部は不要な部
分、Ｄ部は必要な部分とする。これらのテープをそれぞ
れ切断し、機械的につなぎあわせることにより望ましい
テープ３′を得ることができる。この際に、テープ１′
２′の切断位置すなわちＡとＢおよびＣ（！：Ｄの境界
（以下編集点と呼ぶ）を見つけることが必要であるが、
そのためには以下のような作業が必要であった。すなわ
ちテープレコーダを再生状態にし、再生音を聞きながら
編集点とおぼしき位置で停止させる。ここでより正確な
編集点を探すためにはｆ−７”　し：Ｉ−ダの巻取リー
ルおよび供給リールを手動で互いに同方向に正転または
逆転させ、このときの再生音を聞いて判断することによ
り決定する。すなわち、このような微調整を行なって望
ましい編集点であると判断した時に再生ヘッドのギャッ
プ部に当接しているテープ位置を正確な編集点として、
上記のような切断を行なっていた。また第１図のように
テープを斜めに切断するのは、編集後のテープを再生し
たときに編集点で再生音が不連続とならないように考慮
された結果である。

このようにすれば、Ａ都の音は徐々に小さくなり（フェ
ードアウト）、Ｄ部の音が徐々に大きくなる（フェード
イン）効果があるためである。この接続部の処理をクロ
スフェードと呼ぶ。

このような編集作業は音楽テープなどを作成する際には
必要不可欠のものであるが、近年実用化されつつあるデ
ィジタル録音再生装置に適用する際には困難な問題が生
ずる。すなわち、ディジタル録音再生装置においては記
録信号はディジタル信号であるためアナログ信号のよう
に斜め切りすることはその期間だけ意味のない情報が続
くことであり、再生音に有害な影響を与えることは自明
である。一方、できるだけ失われる情報を少なくするた
めにテープ進行方向に垂直に切断した場合にも通常ディ
ジタル録音再生装置においては数十サンプルの情報ビッ
トに対して誤り・訂正コードなどを付してｌＰＣＭフレ
ームとして記録するため、ｌＰＣＭフレームの誤シは避
けられない。従って、何）その部分にミューティングを
かける、（ロ）その部分を飛ばして前後の情報をつなぐ
、などの操作が必要であり、いずれにしてもその部分で
の原情報の音質に対する低下は本質的に問題である。

本発明は、上記従来の欠点を解消するものであり、編集
点での信号の欠落や不連続をなく２シ正確な編集を実現
するとともに、本来接続されるべき２つのディジタルデ
ータとは異なる第３のディジタルデータを編集点にくり
返し挿入して聴感上自然でなめらかなつながりの編集を
可能とするディジタル音声電子編集装置を提供するもの
である。

以下本発明の一実施例を図面に基づいて説明する。まず
本発明のディジタル音声電子編集装置の編集方式の概略
を説明する。この方式では録音法テープを機械的に切断
することはせず、ディジタル録音再生装置を３台使用し
、第１のディジタル録音再生装置の再生ディジタル゛信
号を編集点まで再生し、その後ある信号をくり返し挿入
し第２のディジタル録音再生装置の再生ディジタル信号
に切り替えて第３のディジタル録音再生装置に録音し、
編集されたテープを作成する。これを第２図で説明する
。すなわち、第２図において、（ａ）は第１のディジタ
ル録音再生装置に装着された第１のテープ１であり、（
ｂ）は第２のディジタル録音再生装置に装着された第２
のテープ２である。（Ｃ）は本装置に内蔵されたメモリ
に記憶されているデータを４回読み出したデータ３であ
る。（ｄ）は編集したディジタル信号を録音するための
第３のテープであり第３のディジタル録音再生装置に装
着されている。まず第１のディジタル録音再生装置に装
着された第１のテープ１を必要な部分Ａの始まり点４よ
り少し多めに巻き戻すと同時に、第２のディジタル録音
再生装置に装着された第２のテープ２をＣとＤの境界よ
りＬ２＋Ｔだけ手前に巻き戻す。

そして第１のテープ１を再生し、Ａの始まり点４に到達
すると、第３のディジタル録音再生装置に装着された第
３のテープを録音状態とし、第１のテープ１のＡの部分
を録音する。そして第１のテープ１がＡとＢの境界より
Ｌｌ　　分だけ手前になると、第２のテープ２を再生す
る。ここでＴは第１のテープ１のＡとＢの境界と第２の
テープ２のＣとＤの境界との間に挿入する第２図（Ｃ）
のＥｌ、Ｅ２゜Ｅ３．Ｅ４を合計した時間である。Ｌ、
及びＬ２は、第１のテープ１のＡとＢの境界に第１のデ
ィジタル録音再生装置の再生ヘッドが当接する瞬間にお
いて第２のテープ２のＣとＤの境界よシＴ時間前の位置
に第２のディジタル録音再生装置の再生ヘッドが当接す
るように、第１のテープ１及び第２のテープ２を同期走
行させるのに十分な長さであればよい。ここでり、ユＬ
２．Ｔ＝Ｔ、＋Ｔ２＋Ｔ３＋Ｔ４゜Ｔ１−Ｔ２＝Ｔ３＝
Ｔ４　　とする。

次に第１のテープのＡとＢの境界から本装置に内蔵され
たメモリ内のデータに切り替えて、メモリに記憶されて
いるデータを４回くり返し読み出す。（Ｅｌ　＋　Ｅ２
ｓ　Ｆ３．　Ｆ４）　　　　　　　　　　’前記メモリ
に切り替えてから１時間後、すなわち第２のディジタル
録音再生装置の再生ヘッドには１時間第２のテープが走
行して第２図（ｂ）のＣとＤの境界が当接している。し
たがってこの時第３のディジタル録音再生装置の入力を
切り替え、以後、第２のテープのＤの部分を第３のテー
プに録音する。

ゆえに、第１のテープと第２のテープを同期走行させ、
第３のテープに録音するディジタル信号を、第１のテー
プのＡとＢの境界から本装置の内蔵メモリのディジタル
信号（第２図（Ｃ）のＥｌ、Ｆ２゜Ｆ３　＋　Ｆ４　）
を１時間挿入し、その後筒２のテープのＤに切り替える
ことにより第２図（ｄ）のような第３の編集されたテー
プを作成することができる。このときＡとＥｌ　　の境
界において、ディジタル演算によりＡを１１１時間フェ
ードアウト、Ｅｌを１１１時間フェードインし、それら
のフェード処理した信号を加算する。またＥｌとＦ２及
びＦ２とＦ３゜Ｆ３とＦ４の切り替え点において前項を
ＴＦ時間フェードアウトし、後項をＴ１時間フェードイ
ンしそれらのフェード処理した信号を加算する。また同
じようにＦ４とＤの境界において、Ｆ４を”Ｆ２時間フ
ェードアウト、Ｄを１１２時間フェードインしそれらの
フェード処理した信号を加算する。すなわち信号の切り
替え点上はそれぞれクロスフェード処理を行なう。また
これらの操作はチープートの別トラックに記録されたタ
イムコード信号及びアドレスカウンタを′□甫いて行な
う。

本発明は以上のような思想に基づいたディジタル音声電
子編集装置を実現するもので、以下実施例に関して詳細
に説明を述べる。第３図において、６はこの装置の制御
を行なうＣＰＵ（マイクロコンピュータ）、６は、ＣＰ
Ｕ６のプログラムが格納されているＲＯＭ、７はＣＰＵ
６が必要とするデータを保存するＲＡＭａはデータバス
（アドレスバスについては図では省略する）、１９はこ
の装置に対し制御命令を与える操作入力部、９′は操作
入力をＣＰＵ５が受けとったことを示すための表示、あ
るいはこの装置の他の部分を制御するために制御信号を
出力するための制御出力部、１０Ｐ　はそれぞれ第１お
よび第２ディジタル録音再生装−置（以下ＰＣＭテープ
レコーダと呼ぶ）からのＰＣＭデータ入力端子である。

１１はＣＰＵ５からインターフェース素子１０を介した
制御出力６部σの出力により制御されるスイッチ、１２
はスイッチ１１を介したＰＣＭデータを書き込み記憶す
るメモリ、１３はメモリ１２のアドレスカウンタ、１４
はアドレスカウンタ１３とＣＰＵ５をインターフェース
するインターフェース素子、１６は入力端子Ｐ１　から
入力される第１のＰＣＭテープレコーダのＰＣＭデータ
と入力端子Ｐ２から入力される第２のＰＣＭテープレコ
ーダのＰＣＭデータ又は内蔵メモリーのＰＣＭデータと
をそれぞれディジタル演算してクロスフェードを生じさ
せるためのクロスフェード処理回路である。１６は補間
回路であり、メモリ１２が可変速再生された場合で、も
とのサンプリング周波数より低いクロック周波数でメモ
リを読み出したときには、そのクロック周波数が雑音と
して再生音声に混入するのを防止するための補間回路で
ある。１７は上記クロスフェード処理回路１６と補間回
路１６の出力のどちらか一方を制御部９′の出力によっ
て切り替えるスイッチ。１８はＤ／Ａ変換器、１９は低
域フィルタ、２０は増幅器、２１はモニター用スピーカ
である。Ｒは第３ＰｃＭテープレコーダ（記録側テープ
レコーダ）への出力端子である。

２２は基準クロックパルス発生回路、２３は手動クロッ
クパルス発生器、２４は上記基準クロツクパル１ス発生
回路２２と手動クロックパルス発生器２３の出力のどち
らか一方を、制御出力部９′の出ＴＰ、端子はＰ、端子
に接続される第１のＰＣＭテープレコーダで再生したＳ
ＭＰＴＥタイムコードの”Ｐ２端子はＰ２端子に接続さ
れる第２のＰＣＭテープレコーダで再生したＳＭＰＴＥ
タイムコードの入力端子、２６は上記タイムコード入力
とＣＰＵ６をインターフェースするタイムコードインタ
ーフェース回路である。

次に同じく第３図に基づき同実施例の動作を説明する。

前提として、Ｐ、端子に接続される第１のＰＣＭテープ
レコーダに装着するテープを第２図で説明した第１のテ
ープとし、Ｐ２端子に接続される第２０ＰＣＭテープレ
コーダを同じく第２のテープとし、Ｒ端子に春続亭れる
第３０ＰＣＭテープレコーダを同じく第３のテープとす
る。そしてそれぞれを第１の再生側テープレコーダ、第
２の再生側テープレコーダ、記録側テープレコーダと呼
ぶ。第２図（ｄ）に示す第３のテープを作るには、まず
編集点すなわち第２図（ａ）に示す第１のテープのＡの
開始点４及びＡ、Ｈの境界及び（ｂ）に示す第２のテー
プのＣ，Ｄの境界の正確な位置を探す必要がある。

次に編集点を決定するための動作を説明する。

まずへの開始点４を決定するために第１の再生側テープ
レコーダによシ第１のテープの４より前の部分を再生し
、Ｐ１端子に入力する。この時スイッチ１１はｑ−ｈが
ＯＮとなっておＬＰ端子にＰＣＭデータが入力されると
、このデータはスイッチ１１を介して、メモリ１２に巡
回的に記録される。すなわちメモリ１２の最後の番地ま
で書き込みが終われば再び最初の番地から書き込みを始
めるわけで、結果として、ある瞬間をとってみれば、メ
モリ１２に記憶されているＰＣＭデータは常にその瞬間
から一定時間前までのデータが連続して記憶されている
ことになる。このメモリ１２のアトニスはアドレスカウ
ンタ１３によって制御されている。このカウンタ１３の
クロックパルスは、スイッチ２４のｅ　−ｄをＯＮする
ことにより基準クロックパルス発生回路２２から発生さ
れたクロックパルスが供給されるようになっている。更
にスイッチ１７はａ　−ｂがＯＮとなっており、入力さ
れたＰＣＭデータはクロスフェード処理回路１６を素通
りし、スイッチ１７を介し、Ｄ／Ａ変換器１８によりも
とのアナログ信号に変換され、低域フィルタ１９により
高域成分が、カットされ、増幅器２０により増幅され、
スピーカ２１に供給され、第１の再生側テープレコーダ
の音声がモニターされる。

以上の各部の制御、例えばスイッチ１１．１７゜２４の
極性ｊクロスフェード処理回路１６のディスエーブル化
などはすべて制御出力部９′からの信号により行なわれ
る。すなわち、キーボード押しボタンなどで構成される
操作入力部９の信号がインターフェイス素子１０．パス
ライン８を介してＣＰＵ５に伝送され、それに対応した
制御借号夙ＣＰＵ５かラハスライン６、インターフェー
ス素子１０を介して制御出力部９′から出力され、この
信号により行なわれる。なお第３図では制御出力部ｑか
らのスイッチ以外め制御線は省略した。

編集者は、スピーカ２１からの出力音声をモニターしな
がら編集したいタイミングであるという旨の信号を操作
入力部９から入力する。この信号は上記の経路でＣＰＵ
５に伝えられ、制御出力部９′を介して次のような制御
が行なわれる。まず編集者が希望する編集点より一定時
間だけそれまでの動作を続け、一定時間にメモリ１２へ
の書き込みを停止する。その後筒１の再生側テープレコ
ーダのテープ走行を停止する。テープレコーダの制御は
ＣＰＵ５の命令によシ行なわれるが図では全て省略する
。さて、このときのメ壬り１２の内容は第４図のように
なっている。ここで諸元を次のように仮定する。音声デ
ータは１６ビツト／サンプル、サンプリング周波数６０
　ＫＨｚ　、メモリは２苧ｅＫＷ（１Ｗ＝１ｅビット）
、このようにすればメ、、モリ１２に記憶される音声デ
ータは、２６６に÷５０に＃５秒より約６秒分である。

もちろんメモリを節約するために、メモリに記憶するデ
−タを１サンプルおきにしてもよい（サンプリング周波
数が％になったことになる）。またはビット圧縮の方法
を用いて１サンプルあたりのビット数を減らすなどの方
法を適用してもよい。ここでは説明を簡単にするために
そのような処理は一切しないことにする。第４図におい
て、２５６ＫＷのメモリを模擬的に表わすが、音声デー
タは左から右に順次書き込んでいき２ＦＦＦＦまで書け
ば再び０ｏ０００から書き込むことになり、これが′繰
り返される。編集者が希望するタイミングに対応するメ
モリアドレスを図中Ｘで表わす。そして一定時間として
、繰り返し周期内の例えば４秒間遅れのＹのメモリアド
レスに対応するタイミングで書き込みを終了させる。こ
の結果メモリ１２には（Ｙ＋１　）４２ＦＦＦＦ４ｏｏ
Ｑｏｏ−Ｙ（７）順で音声が記録されていることになる
。

９ｒ）らこの装置が編集点採漿モードになるように設定
することによシ各部への制御信号は以下のようになる。

スイッチ１７は（ａ）　−（Ｃ）がＯＮＬ、スイッチ２
４はｄ−ｆがＯＮとなる。２３はロータリーエンコーダ
などで構成された手動クロックパルス発生器であり、動
かす速度によって発生するパルスの周波数が変化するも
ので、停止させていれば全くパルスを発生しないもめで
ある。手動制御手段としてたとえば回転ダイ゛ヤルを採
用すれば、その回転速度を上げるほど数多くのパルスを
発生するものである。このパルスと回転方面の情報をア
ドレスカウンタ１３に与えアップダウンカウンタとして
動作させれば、例えば時計方向に回転させたときにはメ
モリを順方向すなわちｘ−Ｙの順にアドレス設定メモリ
１２の内容を読み出す。この読み出されたＰＣＭデータ
は、補間回路１６によりデータの補間をし、スイッチ１
７を介してＤ／Ａ　　変換器１８によりもとのアナログ
信号に変換され、低域フィルタ１９により高域成分がカ
ットされ増幅器２０により増幅され、スピニカ２１に供
給され編集者はその出力音声をモニターする。そして上
記回転ダイヤルの回転をはやくすればするほど再生させ
る音声の周波数が高くなる。反時計方向に回転させた時
には、Ｘ−ｏｏｏｏ−２Ｆ　Ｆ　Ｆ　Ｆ−＋（Ｙ＋１）
され、あたかも録音されたテープレコ ーダのテープを逆回転させたような音声が再生される。

この時も回転速度に応じて再生音の周波数がかわるのは
当然である。このように５０ＫＨｚでサンプリングされ
メモリされた音声を可変速再生する場合には次のような
問題がある。すなわち、再生が５０ＫＨｚ以上のクロッ
ク周波数で行なわれる場合は特に問題はないが、５０Ｋ
Ｈｚより低い周波数、例えば１０ＫＨｚで再生した場合
にはこのクロック周波数による１０ＫＨｚ　　成分が生
じる。ところが低域フィルタ１９の遮断周波数は例えば
２０ＫＨｚでサンプリング周波数５０ＫＨｚ　のときの
最適値となっている。したがって、上記１０ＫＨｚ成分
は低域フィルタ１９によって除去されずに雑音として聞
こえることになる。この問題を解決するために補間回路
１６を動作させる。

次に第６図を参照しながら補間回路１６の機能を説明す
る。第６図（ａ）はメモリーに記憶された音声信号を正
常速度すなわち５０ＫＨｚで再生し、Ｄ／Ａ変換したも
のである。同じ信号を１０ＫＨｚで再生し、Ｄ／Ａ変換
すると第５図（ｂ）のようになる。ここで第５図（ａｌ
　、　（ｂ）における８点は同一サンプルでるることを
示す。これらの信号の不連続部分を第６図＜ａ）に示す
ように５０ＫＨｚでなめらかに補間することがこの回路
の目的である。

まず、補間の考え方について説明する。第５図τｂ）　
、　（Ｃりの一部の拡大図を第６図に示す。第６図にお
いて３１は補間回路への入力である。ａ、ｂはそれぞれ
メモリを読み出した出力で、時間的に相隣りあうサン′
プルのサンプル値である。Ｔ１゜ｌ”２０ハ手動クロッ
クパルスのタイミンクで、Ｔ２゜はＴ１゜５の１クロッ
ク周期後のタイミングである。”１０１”１１　ｔ　”
１２＃”１３１　”１．４ｔ　Ｔ２０はす７プリ７グク
１ツクパルスのタイミングである。３２は補間回路１６
の出力である。゛ Ｔｌｎ（ｎ＝ｏ、１　、＞、３．４）における補間回路
１６の出力Ｌ１ｎは次のようにして決められる。

Ｌ１ｎ＝ａ　＋　（ｂ−ａ　）　ＩＩｎ　＊　ｋ　　・
＊＊ｓｓ・＊Ｏ・（１）ここでｋは手動クロックパルス
発生器２３の出力の周波数に逆比例する係数（傾き係数
）で、例えば第６図の場合で簡単に決めれば、手動クロ
ックパルス発生器２３の出力は１０ＫＨｚ、サンプリン
グ周波数は５０　ＫＨｚであるので％とする。（１）式
において、ｋ＝％ｎ＝ｏ　、　１　、２　、３　、４と
すれば第６図の３２の補間ができることがわかる。以上
の機能を実現するためのブロック図を第７図に示す。

第７図に補間回路１６のブロック図を示す６２は補間回
路への１６ビツトパラレル信号入力、６３ハ手動クロッ
クパルス発生器２３の出力が入力される端子、６４はサ
ンプリングクロック（この場合５０ＫＨｚ）入力端子で
ある。４１．４２はラッチ回路、４３はラッチ回路４１
の出力からラッチ回路４２の出力を減算する減算回路、
４４は加算回路、４６はサンプリンツクロックで加算回
路４４の出力を２ツチするラッチ回路である。４６はリ
ファレンスクロックパルス発生回路（例えば６０ＫＨｚ
Ｘ１００＝　５ＭＨｚのり０７クバルスを発生する）で
ある。４７は手動クロックパルス発生器２３の出力でリ
セットされ、上記リファレンスクロックパルス発生回路
４６の出力を計数するカウンタ、４８はＲＯＭより成り
、カウンタ４７の出力の値をアドレスとして、そのア１
゛レスに対応するＲＯＭの内容を出力して傾き係数ｋを
発生する回路、４９はラッチ回路４６の出力と傾き係数
発生回路４８の出力の傾きを乗算する回路、６０は乗算
回路４９の出力とラッチ回路４２の出力を加算する加算
回路、６１はラッチ回路４３の出力の極性ビットをラッ
チし、乗算回路４９の極性を決定する極性決定回路であ
る。６６は補間回路の出力・である。

ラッチ回路４１．４２の出力はそれぞれ、第６図におけ
るす、ａに対応する。、減算回路４３の出力は（１）式
における（ｂ−ａ）である。更に加算回路４４とラッチ
回路４６の組合わせによりその出力（ｂ−ａ）Ｘｎを得
る。リファレンスクロックパルス発生回路４８の出力の
周波数はｓ　ＭＨｚ　、手動クロック発生器２３の出力
の周波数は’ｒ　ＯＫＨｚであるから、カウンタ４７の
出力はＳＯＯとなる。

この時例えばＲＯＭにより構成された傾き係数発生回路
４８の出力にとして１０ｏ１５ｏＯ＝％を出力する。す
なわちカウンタ４７の出力を２とすれば□をｋとする。

この結果乗算回路４９の出力は（ｂ−ａ）・ｎ−ｋが得
られる。更に加算回路６０の出力として（１）式のａ＋
（ｂ−ａ）ｓｎ＊ｋが得られる。したがって補間回路の
出力６６として第６図の点線３２が得られるわけである
。ここでａとｂの大小関係により極性ビットが極性決定
回路６１を経て乗算回路４９の符合ビットを変化させる
。なお第７図においては、（１）式の第２項は（ｂ−ａ
）Ｘｎを先に計算する構成となっているが、ハードウェ
アによっては、この段階でオーバーフローすることがあ
るので、ｋＸｎを最初に計算する構成とすればその惧れ
はなくなる。

以上のようにして第３図の補間回路１６の出力が得られ
、Ｄ／Ａ変換器１８、低域フィルタ１９、増幅器２０を
経てスビニカ２１から可変速昇化された音声がモニター
できる。このとき回転ダイヤルを正逆転させれば従来の
アナログテープレコーダのリールを手動で正逆回転させ
たときの再生音と全く同じものが聞こえる。

このようにして編集したい点で回転ダイヤルを止め、そ
の点が編集点である旨の信号をＣＰＵｅｓに与える。こ
れで第２図におけるＡの開始点４の位置が決定したわけ
である。この位置をＣＰＵ６が認識するには次のような
過程を経る。まず最初に編集者から与えられた編集点で
あるというタイミン′グでＰＣＭデータと同時に入力さ
れているＴＰ１端子からのタイムコード入力信号をタイ
ムコードインタフェース２６、パスライン８を経てＣＰ
Ｕ６が読み込み、ＲＡＭ７に保存する。ここでＳＭＰＴ
Ｅタイムコードではフレーム（３０分の１秒）単位の信
号が最小単位であるので、編集精度をこれ以上にするに
は、フレーム内で音声サンブリングパルスを計数しフレ
ーム内の何すンプル目であ鼠かという情報もあわせてＣ
ＰＵｃｓが読み込んでＲＡＭ７に保存しておく必要があ
るが、第３図ではこのカウンタを省略し、タイムコード
インタフェース回路２６に含めるものとする。し−ム・
サンプルの情報を読むことになる。次に編集点探索モー
ドでは手動クロックパルス発生器２３の出力によってア
ドレスカウンタ１３とどもにタイムコードインタフェー
ス′？６内のカウンタが動作し、手動により修正した正
確な編集点のタイムコード情報と更に細かいフレーム単
位内のサンプル点情報すなわち時・分・秒・フレーム・
サンプルの情報をＣ′Ｐ　Ｕ　ｓが読むことになる。（
図示せず）この情報をＳＰｌとする。このようにして、
正確なサンプル点のメモリ１２内の位置、テープ上の位
置の情報をＣＰＵ５が持つことになる。

次に第２図（ａ）の第１のテープのＡ、Ｈの境界を決定
する。前述と同様にして編集者がスピーカ２からの出力
音声をモニターしながら編集したいタイミングすなわち
第１のテープ□のＡ、Ｂの境界付近で前述と同様に操作
入力部９からその旨の信号を入力する。その後、一定時
間メモリ１２に書き込みを続け、停止するところまでは
同様である。

ただしこの場合は、メモリ１２の容量が約６秒あかい時
間例えば１秒経過した時点で、メモリ１２への書き込み
を停止する。このときのメモリ１２内のようすを第８図
に示しＸ、ＹはそれぞれｘＰｌ。

Ｙ　に相当する。メモリ１２内の正確な編集点を探す操
作は前述と同様でスイッチ１７はａ　−ｂがＯＮ、スイ
ッチ２４はｄ−ｆがＯＮとなシ、ダイヤル“を正方向に
回転させた時にはメモリ１２の内容はｘＰｌ−ＹＰｌの
順に再生され、逆方向に回転さはＸｐ１＋０ＯＯＯＯ−
＋２７　Ｆ　Ｆ　Ｆ　−（ＹＰ１＋１）の順に再生され
る。このようにして回転ダイヤルの回転とともに音声が
再生されるわけであるから回転ダイヤルを正しい位置で
停止させてこの点を編集点として指定することができる
。

この点の位置情報は前述の場合と同様の操作でＣＰＵ５
に読み込みＲＡＭ７に保存する。この点の一モリ上のア
ドレスをｘＰ１＋ＮＰ１とする。また　゛前述と同様に
、手動によシ修正した正確な編集点のタイムコード情報
及びサンプル点情報をＥＰｌとする。

次に前述で設定された編集点（メモリ内のアドレスｘＰ
１＋ＮＰ１）が正しいかどうかメモリ１２の内容を指定
されたアドレス分連続して基準クロックで読み出しモニ
ターするかけであるが、編集者が操作入力部９からこの
装置が編集点メモリ・プレモニターモードになるよう設
定すゐことにより各部への制御は以下のようになる。ス
イッチ１７はａ　−ＣがＯＮＬ、スイッチ２４はｄ　−
ｅがＯＮとなる。またＣＰＵ５は、ＲＡＭ７に保存され
ているアドレスカウンターの情報ＹＰｔを、データノく
ス８、インターフェース素子１４を介してアドレスカウ
ンタ１３に初期値としてプリセットする。基準クロック
発生回路２２より発生したクロック信号は、スイッチ２
４を介し、アト歳スカウンタ１３に入力する。アドレス
カウンタ１３は、ＣＰＵ５の命令に基づいてＹＰ１→２
ＦＦＦＦ→０ｏｏＯｏ→ｘＰ１＋ＮＰ１の順にアドレス
を変化させてメモリ１２を読み出すと同時に、このアド
レスは、インターフェース素子１４を介してＣＰＵ５に
入力される。

メモリ１２より読み出されたディジタル信号は、補間回
路１６を素通シし、スイッチ１７、Ｄ／Ａ変換器１８、
低域フィルタ１９、増幅器２０を経てスピーカ２１より
連続した音声信号としてモニターされる。

以上の編集点メモリ・プレモニターモードで編集点に問
題があればメモリー内での編集点の決定作業以降の過程
をくり返し、適当な編集点が得られれば次の作業に進む
。

次に第２図（ｂ）の第２の芋−プのＣ，Ｄの境界を決定
するために第２の再生側テープレコーダにより第２のテ
ープの２の部分を再生し、Ｐ２端子に入力する。この時
スイッチ１１．は、９−１がｏＮとなっており、Ｐ２端
子にｐｃＮｉデータが入力されると、このデータはスイ
ッチ１１を介して、メモリ１２に巡回的に記録される。

以後は、第２図（ａ）に示す第１のテープの開始点４を
決定する内容と同一であるため説明を省略する。ここで
設定された第４図のＸ、ＹをそれぞれｘＰ２・ＹＰ　　
とし、編集点でのメモリ１２内のアドレスヲＸＰ２＋Ｎ
Ｐ２、タイムコード情報及びサンプル点情報をＥＰ２　
　とする。　　　　　　　・次に前述で設定された編集
点（メモリ内のアドレスｘＰ２＋ＮＰ２）が正しいかど
うかメモリ１２の内容を指定されたアドレス分連続して
基準クロックで読み出しモニターするわけで°あるが、
編集者が操作入力部９からこの装置が編集点メモリ・プ
レモニターモードになるよう設定することにより各部へ
の制御は以下のようになる。スイッチ１７゛はａ−ｃが
ＯＮＬ、スイッチ２４はｄ　−ｅがＯＮとなる。またＣ
ＰＵ５は、ＲＡＭ７に保存されているアドレスカウンタ
の情ｑＹＰ２＋１を、データバス８、インターフェ−ス
素子１４を介してアドレスカウンタ１３に初期値として
プリセットする。

基準クロック発生回路２２より発生したクロック信号は
、スイッチ２４を介し、アドレスカウンタ１３に入力す
る。アドレスカウンタ１３は、ＣＰＵ６の命令′に基づ
いてＹ　＋１→２ＦＦＦＦ→５００ｏＯｏ→ｘＰ２　”
　ＮＦ２の順にアドレスを変化さスは、インターフェー
ス素子１４を介してＣＰＵ６に入力される。メモリ１２
よシ読み出されたディジタル信号は、補間回路１６を素
通りし、スイッチ１７、Ｄ／Ａ変換器１８、低域フィル
タ１９、増幅１．器２０を経てスピーカ２１より連続し
た音声信号としてモニターされる。

以上の編集点メモリ・プレモニターモードで編集点に問
題があればメモリ内での編集点の決定作業以降の過程を
くシ返し、適当な編集点が得られれば次の作業に進む。

ここで前述それぞれの編集点を設定する前に第２図の第
１のテープＡと第２のテープＤとの間に挿入するＰＣＭ
データを本装置の内蔵メモリに記憶する。ここでＰＣＭ
データとしては、自然な暗騒音、ランタ弘ノイズなどレ
ベルの低い連続音がよい。

第９図は第３図におけるクロスフェード処理回路１６、
の詳細なブロック図である。Ｆｉｌは第３図におけるＰ
ｌ　　端子からのＰＣＭデータ入力、Ｆｉ２は同じりＰ
２端子からのＰＣＭデータ入力である。

ＣＫはサンプリングクロックで６７．６８アドレレスカ
ウンタ６７又は６８は、メモリ６６のアドレスを設定す
るカウンタで、６６はＦｉｌ　、　Ｆｉ２から入力され
るＰＣＭデータを切り替え′てメモリ６６に入力するス
イッチである。ゆえに編集者は、本装置の内蔵メモリに
記憶すべきＰＣＭデータがテープに記憶されている第１
の再生側テープレコーダーまたは第２の再生側テープレ
コーダー２を再生し、スイッチ６６を介しメモリ６６に
記憶するよう操作入力部９からＣＰＵ６に入力する。こ
こでＣＰＵ５は、ＰＣＭデータが入力される方へ、スイ
ッチ６６の極性を制御するとともにアドレスカウンター
６７のスタート信号、メモリｅ６の書き込みモード信号
をそれぞれ制御出力部９１より出力する。以上の操作を
行なうことによりメモリ６６に必要なＰＣＭデータが記
憶されＴ１時間より少し長めにメモリ６６に書き込みを
行なうとＣＰＵ５は制御出力部９′を介し、メモリ６ｅ
の書き込み状態を停止する。

次に実際のテープには記録せずに、第１およびプ・プレ
モニター動作を行なう。編集者が操作入力部′９からこ
の装置がテープ・プレモニターモードとな蔦ように設定
すると、ＣＰＵ６からの指令により第１の再生側テープ
レコーダは、編集点ＥＰ１よりモニターに必要な時間分
子同期走行制御に必要な時間分（例えば第２図Ｌ１）巻
き戻す、。また第２の再生側テープレコーダは、編集点
ＥＰ２よりＴ時間＋モニターに必要な時間分子同期走行
制御に必要な時間分（例えば第２図Ｌ２＋　Ｔ　）巻き
戻し、再生状態とし前述で求め声編集魚ＥＰ１とＩ　Ｅ
Ｐ２より７時間前のＰＣＭデータが同一時間に第３図Ｐ
ｌ端子およびＰ２端子に入力されるようそれぞれのテー
プを同期制御し適当な遅延回路によりタイミングを調整
する。まず第２図（ａ）のＡの信号のみを、クロスフェ
ード処理回路１６により通過させる。

次に第２図（ａ）の第１のテープの編集点ＥＰ１になる
とクロスフェードを行なうが、ここでクロスフニード処
理について具体的に述べる。

第９図の６１は、フェードアウト曲線を発生するフェー
ド曲線発生回路でこの出力は乗算回路６２に入力され、
乗算回路６２はＦｉｌから入力されるＰＣＭデータと、
前記フェード曲線憚生回路６１の出力とディジタル演算
を行ないＦｉｌからのＰＣＭデータをフェードアウトし
加算回路６３に入力する。ｉ　ｆｃ７１はフェードイン
曲線を発生するフェード曲線発生回路７２の信号を乗算
回路Ｔｏ又は、乗算回路７６のどちらか一方に切り替え
て出力するスイッチである。７３はフェードアウト曲線
を発生するフェード曲線発生回路７４の信号を乗算回路
７０又は、乗算回路７６のどちらか一方に切り替えて出
力するスイッチである。

６９はメモリ６６に記憶されているＰＣＭデータをアド
レスカウンタ６７のタイミングにより読み出されたＰＣ
Ｍデーデージ′テするう′チ回路で、７６はメモリ６６
に記憶されているＰＣＭデータをアドレスカウンタ６８
のタイミングにより読み出されたＰＣＭデータをラッチ
するラッチ回路である。乗算回路７０はラッチ回路６９
にラッチされるＰＣＭデータと、フェード曲線発生回路
’７２，７４の出力のどちらか一方とディジタル演算“
を行ない前記ＰＣＭデータをフェードインまたはフェー
ドアウトし加算回路７７に入力する。

また乗算回路７６はラッチ回路７６にラッチされるＰＣ
Ｍデータと、フェード曲線発生回路７２゜７４の出力の
どちらか一方とディ・ジタル演算を行ない前記ＰＣＭデ
ータをフェニトインまたはフェードアウトし加算回路７
７に入力する。加算回路７７は前記２つのフェード処理
された入力をディジタル加算する。

７９はフェードイン曲線を発生するム０フーード曲線発
生回路と、フェードアウト曲線を発生する８１フ工−ド
曲線発生回路の信号を切り替えて７８乗算回路に入力す
るスイッチである。・乗算回路７８は前記加算回路によ
り加算されたＰＣＭデータ七、フェード曲線発生回路８
０．８１の出力のどちらか一方とディジタル演算を行な
い前記ＰＣＭデータを７．ニードインまたはフェードア
ウトし加算回路６３に入力する。加算回路６３は前述２
つのフェード処理された入力をディジタル加算し加算回
路６４に入力する。８２はフェードイン曲線を発生する
フェード曲線発生回路でとの出力は乗算回路８３に入力
され、乗算回路８３はＦｉ２から入力されるＰＣＭデー
タと前記フェード曲線発生回路７２の出力とディジタル
演算を行ないＦｉ２からのＰＣＭデータをフェードイン
し加算回路６４に入力する。加算回路６４は、加算回路
６３の出力と乗算回路８３の出力とをディジタル加算し
出力Ｆｏ　を得る。なおこのＦＯは第３図スイッチ１７
に入力される。

さてここでＣＰＵ５はＰ　端子に入力されるＰＣＭデー
タをタイムコードインターフェース回路２６により入力
される情報が前述で求められた編、集魚Ｅｐ１と同一と
なるまで第３図クロスフェード処理回路１６を素通りさ
せるが前述それぞれの情報が一致すると、第９図のフェ
ード曲線発生回路６１に制御出力部９′からスタート信
号を出力する。

するとフェード曲線発生回路６１は、フェードアウト曲
線から成るディジタル信号を発生する。乗算回路６２は
フェード曲線発生回路６１とＦｉｌから入力されている
ＰＣＭデータすなわちλとを演算し、前記ＰＣＭデータ
Ａをフェードアウトする（第１０図（ａ））。

またＣＰＵ５は制御□出力部９′よりスイッチ７９をａ
−ｂにＯＮ、アドレスカウンタ６７及びフェード曲線発
生回路８０にスタート信号を出力し、メモリ６６を読み
出し状態２乗算回路７０を素通シ状態、加算回路７７を
乗算回路７０より出力される信号のみを出力する状態、
加算回路６４を加算回路６３より出力される信号のみを
Ｆｏに出力する°状態とする。

アドレスカウンタ６７はメモリ６６に記憶されているＰ
ＣＭデータを読み出しラッチ回路６９に゛よりデータを
ラッチする。（このデータをＥｌとする）ラッチされた
ＰＣＭデータＥ、は乗算回路７０゜加算回路７７を素通
りし、乗算回路７８に入力される。乗算回路７８は前記
ＰＣＭデ〜りＥｌと、スイッチ７９のａ　−ｂを介して
得られるフェード曲線発生回路８０のフェードイン曲線
から成るディジタル信号とを演算しＰＣＭ０ＭデータＥ
フェードインする（第１０図（ｅ））。また加算回路６
３は前述乗算回路６２より得たフェードアウトされたＰ
データＥ、とを加算する。その加算されたＰＣＭデータ
は、加算回路６４を素通りしＦｏ　に出力される（第１
０図（ｑ））。

ゆえにここで再生側テープレコーダ１よシ再生されたＰ
ＣＭデータＡとメモリ６６より読み出されたＰＣＭ０Ｍ
データＥ　とがＴＦ１時間クロスフェードされる。

次にクロスフェードが終了するとＣＰＵ５は、制御出力
部ｑより乗算回路７８を素通り状態とし、加算回路６３
を乗算回路７８から入力される信号のみ素通りさせる状
態とする。ゆえにメモリ６６から読み出されたＰＯＹ３
．データＥ１　　は、ラッチ回路６９、乗算回路７０．
加算回路７７、乗算回路出力される（第１０図（ｑ））
。

次にメモリ６６をアドレスカウンタ６７によりりスイッ
チ７１をａ−ａにＯＮ、スイッチ７３をａ　−ｂにＯＮ
、アドレスカウンタ６８、フェード曲線発生回路７２．
７４にそれぞれスタート信号を出力する。

アドレスカウンタ６７は、前述と同様にメモリ６６に記
憶されているＰＣＭデータＥ、を読み出しラッチ回路６
９によシデータをラッチする。乗算回路７０は前記ラッ
チされたＰＣＭ０ＭデータＥ、スイッチ７３のａ　−ｂ
を介して得られるフェード曲線発生回路７４のフェード
アウト曲線から成るディジタル信号とを演算しＰＣＭ０
ＭデータＥ　をフェードアウトする（第１０図（ｂ））
。

一方アドレスカウンタ６Ｂはメモリ６ｅに記憶されてい
るＰＣＭデータをアドレスカウンタ６７とは異なるタイ
ミシグで最初から読み出しラッチ回路７６によりデータ
をラッチする。（このデータをＥ２　とする）。乗算回
路７６は前記ラッチされたＰＣＭ０ＭデータＥ、スイッ
チ７１のａ　−ｃを介して得られるフェード曲線発生回
路７４のフェードイン曲線から成るディジタル信号とを
演算しＰＣＭ０ＭデータＥをフェードインする（第１０
図（Ｃ））。また加算回路７７は前記乗算回路７０．７
６より得たフェードアウトされたＰＣＭ０ＭデータＥフ
ェードインされたＰＣＭ０ＭデータＥとを加算する（第
１０図（ｄ））。・そして加算されたＰＣＭデータは、
乗算回路７８、加算回路６３．６４を素通りしＦｏに出
力される（第１０図（ｑ））。

ゆえにここでメモリ６６に記憶されているＰＣＭデータ
の初めの部分と終わりの部分がＴ、時間クロスフェード
される。

次にクロスフェードが終了するとＣＰＵ５は、制御出力
部σよりアドレスカウンタ６７を停止させると共に乗算
回路７６を素通り状態、加算回路７７を乗算回路７６か
ら入力される信号のみ素通りさせる状態とする、ゆえに
メモリ６６から読み出されたＰＣＭ０ＭデータＥ、ラッ
チ回路７６、乗算回路７６、加算回路７７、乗算回路７
８、加算回路６３．６４を介しＦｏに出力される（第１
゜図（ｑ））。

次にメモリ６６をアドレスカウンタ６８により１２時間
読み出すと、ＣＰＵ５は制御出力部すよりスイッチ７１
をａ　−ｂにＯＮ、スイッチ７３をａ　−Ｇ　Ｋ　ＯＮ
、アドレスカウンタ６７、フェード曲線発生回路７２．
７４にそれぞれ再スタート信号を出力する。

アドレスカウンタ６８は前述と同様メモリ６６に記憶さ
れているＰＣＭ０ＭデータＥを読み出しラッチ回路７６
によシデータをラッテする。乗算回路７６は前記ラッチ
されたＰＣＭ０ＭデータＥと、スイッチ７３のａ　−ｃ
を介して得られるフェード曲線発生回路７４のフェード
アウト曲線から成るディジタル信号とを演算しＰＣＭ０
ＭデータＥをフェードアウトする（第１０図（Ｃ））。

一方アドレスカウンタ６７は、メモリ６６に記憶されて
いるＰＣＭデータを最初から読み出しラッチ回路６９に
よりデータをラッチする（このＰＣＭデータをＥ３　と
する）。乗算回路７０は前記ラッチされたＰＣＭ０Ｍデ
ータＥとスイッチ７１のａ　−ｂを介して櫓られるフェ
ード曲線発生回路７２の７工−ドイン曲線から成るディ
ジタル信号とを演算しＰＣＭ０ＭデータＥフェードイン
する（第１０図（ｂ））。また加算回路７７は前記乗算
回路Ｔｏ　、７６より得たフェードアウトされたＰＣＭ
０ＭデータＥ　とフェードインされたＰＣＭ０Ｍデータ
Ｅを加算する（第１０図（ｄ））。そして加算されたＰ
ＣＭデータは、乗算回路７８、加算回路６３゜６４を素
通りしＦｏに出力される（第１０図（ｑ））。

ゆえにここでメモリ６６に記憶されているＰＣＭデータ
の初めの部分と終わりの部分が７２時間クロスフェード
される。

次にり°ロスフェードが終了するとＣＰＵ５は制御出力
部９′よりアドレスカウンタ６８を停止させると共に乗
算回路７ｏを素通り状態、加算回路７７を乗算回路７ｏ
より入力される信号のみ素通りさせる状態とする。ゆえ
にメモ？６６から読み出されたＰＣＭ０ＭデータＥ、ラ
ッチ回路６９、乗算回路７０．加算回路７７、乗算回路
７８、加算回路６３，６４を介しＦｏに出力される（第
１０図次にメモリ６６をアドレスカウンター６７により
Ｔ　時間読み出すと、ＣＰ’Ｕは前述と同様な制御を行
ないアドレスカウンタ６７により読み出されるＰＣＭ０
ＭデータＥとアドレスカウンタ６８゜により読み出され
るＰＣＭ０ＭデータＥをＴ１時間クロ　　　　−スフニ
ードさせその後ＰＣＭデータＥ４を丁。時間ＦＯに出力
する（第１０図’（ｑ）　）。

以上メモリ６６をＴ　（＝　Ｔ１＋：Ｔ２＋Ｔ３＋Ｔ４
）時間読み出すと、ＣＰ’ＵＳは制御出力部９′よりス
イッチ７９をａ−ＣＫＯＮ、またフェード曲線発生回路
８１．８２にフェードスタート信号を出力する。

ンタ６８によシ読み出されて いるＰＣＭデータＥ　は、乗算回路７８でスイッチ７９
のａ−Ｃを介して得られるフェード曲線発生ロー８１の
フェードアウト曲線から成るディジタル信号と演算しＰ
Ｃ′ｈ４データＥ４をフェードアウトする（第１０図（
ｉ））。そしてこの信号は加算回路６３を素通りし加算
回路６４に入力される。

一方Ｆｉ２には第２の再生側テープレコーダより再生さ
れたＰＣＭｙ’−夕第２図（ｂ）のＣとＤの境界のＰＣ
ＭデータＤが入力されている。乗算回路８３は前記ＰＣ
Ｍデータとフェード曲線発生回路８２より得られるフェ
ードイン曲線から成るディジタル信号と演算しＰＣＭデ
ータＤをフェードインしく第１０図（ｆ））、加算回路
６４に入力する。加算回路６４はフェードアウトされた
ＰＣＭデータＥ４ａフェードインされたＰＣＭデータＤ
とを加算しＦＯに出力する（第１０図（ｑ））。

ゆえにここでメモリ６６より読み出されたＰＣＭデータ
Ｅ　と、第２の再生側テープレコーダより再生されたＰ
ＣＭデータＤとがＴｉｒ２時間クロスフェードされる。

次にクロスフェードが終了するとＣＰＵ５は制御出力部
９′より乗算回路８３をＦｉ２から入力されるＰＣＭデ
ータを素通りするよう制御すると共に、加算回路６４を
乗算回路８３から入力される信号のみを素通りさせるよ
う制御することにより、Ｆｉ２から入力されるＰＣＭデ
ータＤは、乗算回路８３、加算回路６４を素通りしＦｏ
に出力される。

このようにクロスフェード処理回路１６は、各ＰＣＭデ
ータをＡ→ＡとＥｌ　　のクロスフェード→Ｅ、→Ｅ２
のクロスフェード→Ｅ２→Ｅ２とＥ３のクロスフェード
→Ｅ３→Ｅ３とＥ４のクロスフェート−Ｅ４→Ｅ４トモ
のクロスフェード→Ｄのごとく切り換え、その切換られ
た信号はスイッチ１７、Ｄ／Ａ変換器１８、低域フィル
タ１９、増幅器２０を介してスピーカ２１に供給され、
編集者はスピーカ２１の出力音声をモニターする。

テープ上の正確な編集点は前述のようにＲＡＭ７に保存
されているので、テープの同期走行、前記遅延回路の遅
延量、クロスフェート°のタイミングなどはすべてＣＰ
Ｕ５からの指、令によって行なわれる。

以上の過程により、テープ・プレモニター動作が終了す
る。ここで編集点付近の音のりな力；りに問題がおれば
編集点の決定作業をくり返し、適当な編集点′が得られ
れば次の編集作業に進む。

編集作業において、それぞれの編集点付近はテープ・プ
レモニターの動作と同一である一１Ｊ工、編集作業は第
２図の第１のテープ及び第２のテープの必要な部分を再
生して第３のテープに記録しなければならないた怜、第
１の再生側テープレコーダを第２図（ａ）の第１のテー
プのＡの開始点４より少し前まで巻き戻す。また第２の
再生側テープレコーダを第２図伽）の第２のテープのＣ
とＤの境界の編集点ＥＰ２よりＬ２＋Ｔ時間分巻き戻す
。そして第１の再生側テープレコーダを再生し、第３図
のＰ。

端子に第２図（ａ）のＡの開始点４０ＰＣＭデータが入
力されると、Ｒ端子に接続されている記録側テープレコ
ーダを記録状態にする。

以後はテープ・プレモニターの動作と全く同一な動作を
行なうことによりＲ端子に接続されている記録側テープ
レコーダに第２図（ｄ）のごとく編集される。

上記の実施例によれば、再生されたディジタル信号の段
階で編集を行なうため、記録テープを切断して継ぎ合わ
せるもののように情報の欠落や不連続を起こすことがな
伝。また再生側テープレコーダの出力をいったんメモリ
に記憶させ、このメモリを読み出してモニターしながら
編集を行なう゛選定が可能である。特に前記メモリの読
み出しを手動により可変速とすることができ、あわせて
補間回路を有するくとから、緩速で再生して聴くことが
でき編集点の選定を容易に行なうことができる。そして
選定した編集点の位置情報はタイムコードとサンプリン
グパルスとの併用によりそのデータを記憶させるので、
前記位置情報をサンプリングパルスの精度にまで高める
ことが可能である。

さらに内蔵のメモリにあらかじめ暗騒音、ランダムノイ
ズなどの低レベルで連続した信号データを記憶させてお
き、このメモリを数回くり返して読み出したディジタル
信号を、編集されるべき第１の再生信号と第２の再生信
号との間に挿入し、加えてこの挿入されるディジタル信
号と前記第１゜第２の再生信号との継ぎをそれぞれクロ
スフェード処理し、またメモリをくり返し読み出したそ
れぞれの回の信号の継ぎもクロスフェード処理したこと
により、聴感上、非常に自然なつながりを得ることが可
能となった。また上述のようにこの挿入およびクロスフ
ェード処理もメモリを繰り返し読み出して何度も修正し
モニター可能であるため□　　　実際の編集作業が極め
て容易になり、かつ正確となるものである。さらに上記
の構成では挿入するディジタ。ル信号はメモリを何度も
読み出して形成するものであり、メモリとしては容量の
小さなもので実現できる利点を有する。

以上のように本発明によれば、第１と第２の再生ディジ
タル信号の間に、くり返しにより形成された第３のディ
ジタル信号を挿入して編集することにより、編集点にお
いて聴感上自然なつながりを実現できる。さらに第３の
ディジタル信号を、内蔵のメモリをくり返し読み出すこ
とにより形成すれば、メモリの容量の小さなもので実現
することが可能である。また前記メモリにあらかじめ記
これをくシ返しの最初・と最後および第１．第２の再生
信号との継ぎの部分でクロスフェード処理を施すびによ
って、編集点でのつながりをより自然な感じにすること
ができ、品位の高い編集記録を得ることが可能となるも
のである。

第１−図はアナログ編集の概念を示す説明図、第２図は
本発明のディジタル音声電子編集装置に採用した編集方
式の概念を、示す説明図、第３図は本発明のディジタル
音声電子編集装置の一実施例を示すブロック図、第４図
はメモリ１２の書き込み状態を示す説明図、第６図は補
間の概念を説明する波形図、第６図は本実施例の補間機
能を説明する波形図、第７図は補間回路の構成を示すブ
ロック図、第８図はメモリ１２の書き込み状態を示す説
明図、第９図は第３図におけるクロスフェード処理回路
の構成を示すブロック図、第１０図は第９図の各部のレ
ベル波形を示す図である。

ＡＭ、ｅ・・・・・・操作入力部、９′・・・・・・制
御出力部、１２１＋１１１１１１１１１１メモリ、１３
１１１１１１１１＋１１１アドレスカウンタ、１６°■
惨・クロスフェード処理回路Ｓ１６″ＩＩ＠１１＠１１
補間回路、１８ふ・・・・・Ｄ／Ａ変換器、２２・・・
・・・基準クロック発生回路、２３・・・・・・手動ク
ロツク発生器、８１．７２，７４，８０，８１．８２・
・・・・・・フェード曲線発生回路、６２．７０．７６
゜７８．８３−・・−拳乗算回路、６３．６４．７７・
・・・・・φ加算回路、６６・・・・・・メモＩＪ、６
７．６８ｅ■・・φアドレスカウンタ、６９，７５・・
・０ＩＩラッチ回路、６５，７１．７３，７？・・−・
ＩＩＩ＋スイッチ手段。

代理人の氏名　弁理士　中　尾　敏　男　ほか１名第５
図 １６図

Claims (3)

【特許請求の範囲】
1. （１）テープ、ディスク等の音源から再生された第１の
   ディジタル信号と第２のディジタル信号との間に、くり
   返して形成された第３のディジタル信号を挿入して記憶
   装置に記憶させることを特徴とするディジタル音声電子
   編集装置。
2. （２）第３のディジタル信号は、書き込み可能なメモリ
   からくり返して読み出された信号により形成されたこと
   を特徴とする特許請求の範囲第１項記載のディンタル音
   声成子編集装置。
3. （３）第１のディジタル信号をフェードアウトさせると
   同時に第、３のディジタル信号をフェードインさせてこ
   れらを加え合わせ、第３のディジタル信号をフェードア
   ウトさせると同時に第２のディジタル信号をフェードイ
   ンさせてこれらを加え合わせるとともに、第３のディジ
   タ信号を形成するメモリから・のくり返し読み出し信号
   の接続点をもクロスフェードさせることを特徴とする特
   許請求の範囲第１項記載のディジタル音声電子編集装置
   。