JPH02216689A - データ編集装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スプライシングテープで貼合わされて編集
された磁気テープ等の磁気記録媒体から再生されたパル
ス符号変調（以下ＰＣＭという）信号等の再生データを
、クロスフェード編集するデータ編集装置に関するもの
である。

〔従来の技術〕

第７図は、例えば特願昭６３−３２０５２３号公報に示
された本出願人提出の従来のデータ編集装置を示すブロ
ック図であり１図において、１はスプライス編集された
磁気記録媒体で、この例では磁気テープ（以下単にテー
プと略称する）が用いられている。ｌａ、ｌｂ、ｌｃは
ＰＣＭ信号等のディジタル信号が記録されたテープで、
互いに貼合わされて上記テープ１を構成する。

２ａ、２ｂはテープｌａ、ｌｂ、ｌｃを編集点において
貼合わせるスプライシングテープ、３はテープ１を再生
する再生ヘッドで、ＶＴＲ等における回転ヘッドを用い
てよい。４は上記再生ヘッド３より時間的に先行する位
置でテープ１を再生する先行ヘッド、５は再生ヘッド３
からの再生データを誤り状態に応じて補間する補間制御
回路。

６はこの補間を行う際の前後のデータを記憶する補Ｈｆ
ｆ−記憶回路、７は再生ヘッド３で再生された再生デー
タが上記補間制御回路５を介して記憶されるシフトレジ
スタ等から成る記憶回路、７ａ、７ｂ、・・・７ｆは記
憶回路７の記憶区分、Ｆｏは記憶区分７ａ、７ｃ、７ｅ
から読み出されたデータ。

Ｆｌは記憶区分７ｂ、７ｄ、７ｆから読み出されたデー
タ、８は先行ヘッド４からの再生データから編集点又は
データエラーを検出記憶し、その検出信号により記憶回
路７及び補間制御回路５を制御する記憶制御回路、９は
先行ヘッド４の再生データに応じて編集演算のための制
御を行う演算制御回路、１０は上記データＦＯ＋ＦＩを
演算制御回路９の制御に応じてフェードイン、フェード
アウトし、クロスフェード編集演算を行う演算回路。

１１は演算回路１０から得られるクロスフェード編集さ
れたディジタル信号をアナログ信号に変換するＤ／Ａ変
換回路、１２は上記アナログ信号を取り出す出力端子で
ある。

第８図は上記補間記憶回路６に記憶されたデータを示す
図、第９図は補間処理の動作を示すフローチャート、第
１０図はスプライシングテープ２ａの貼付点前後の記憶
区分７ａ、７ｂから読出された信号７ａ、、７ｂ１のフ
ェードイン、フェードアウト制御を説明する図、第１１
図はクロスフェード編集時の制御を説明する図であり、
１３は編集曲線を示す。

第１２図は再生ヘッド３からのディジタル信号（磁気情
報４０）及び先行ヘッド４がらのディジタル信号（誤り
状態情報５０）の各々の信号データの流れを示す図であ
り、しかして再生ヘッド３からの磁気情報４０における
４１ａ、４１ｂ、・・・は左チャンネルＥＶＥＮ情報（
図中、記号Ｌｅで示す）、４２ａ、４２ｂ、−は右チャ
ンネルＥＶＥＮ情報（図中、Ｒｅで示す）　、４３ａ、
４３ｂ。

・・・は左チャンネルＯＤＤデータ（図中、ＬＯで示す
）　、４４ａ、４４ｂ、−は右チャンネ／Ｌ１０ＤＤデ
ータ（図中、Ｒｏで示す）、また先行ヘッド４からの誤
り状態情報５０における５１ａ、５１ｂ。

・・・は左チャンネルＥＶＥＮ情報（図中、ＦＬｅで示
す）、５２ａ、５２ｂ、・・・は右チャンネルＥＶＥＮ
情報（図中、ＦＲａで示す）、５３ａ、５３ｂ、・・・
は左チャンネルＯＤＤデータ（図中。

ＦＬｏで示す）、５４ａ、５４８．　・＝は右チャンネ
ルＯＤＤデータ（図中、ＦＲｏで示す）であり、これら
は何れも各々独立した信号である。

次に動作について説明する。今、テープ１が矢印へ方向
に移動しているものとすると、ＶＴＲ等の回転ヘッドと
同様の再生ヘッド３により再生されたＰＣＭ信号等のデ
ィジタル信号４１ａ〜４４ａ、４１ｂ　〜４４ｂ、４１
ｃ〜４４ｃ、４１ｄ〜４４ｄ、・・・・・・（第１２図
）は、適当な増幅回路（図示せず）を介し、補間制御回
路５に入力する。

このとき補間制御回路５は、その信号、即ち、再生デー
タを一旦、補間記憶回路６に記憶させる。

一方、記憶制御回路８により、入力データの前後のデー
タの誤り状態を補間制御回路５に入力する。

次に補間制御回路５では、与えられた入力データと誤り
状態とにより補間処理を行う。この補間処理の流れを第
８図のデータの記憶状態図及び第９図のフローチャート
に添って説明する。

先ず、ステップＳＴＩにおいて、与えられた誤り状態に
応じて現在入力されたデータＤ、から４個前の入力デー
タＤ。の状態をチエツクする。Ｄ。

が正常ならば、補間処理を行わない。Ｄわがエラーなら
ばステップＳＴ２に進み、ここで８個前のデータＤ−４
〜Ｄ−□、Ｄｉ〜Ｄ、の状態をチエツクし、全て正常な
らばステップＳＴ３で７吹掃間を行う。

ステップＳＴ２のチエツクの結果が正常でないならば、
ステップＳＴ４に進み、ここで入力データＤ−、〜Ｄ−
、、Ｄ、〜Ｄ３内のデータ状態をチエツクし、２個以上
エラーがないならば、ステップＳＴ５でエラー状態に応
じて５次、４次、３次補間を行う。ステップＳＴ４のチ
エツクの結果、２個以上エラーが有るならばステップＳ
Ｔ６に進み、こ”こで入力データＤ□〜Ｄ４の全てがエ
ラーかどうかチエツクし、全てエラーでないならば、ス
テップＳＴ７で２吹掃間処理を行う、ステップＳＴ６の
チエツクの結果、全てがエラーならば、ステップＳＴ８
で、入力データＩＣ１をＤｏにコピーする前値コピー処
理を行う。このようにして補間されたデータＤ、のディ
ジタル信号を記憶制御回路８の制御に応じて記憶回路７
に記憶する。

この記憶回路７は１例えばシフトレジスタの如き構成で
、例えば第１のスプライシングチーブ２ａが貼付けられ
たテープ１ａの終端部の記録信号が第１の記憶区分７ａ
に記憶され、さらに第１−のスプライシングテープ２ａ
の貼付けられた第２のテープ１ｂの始端部の記録信号が
第２の記憶区分７ｂに記憶され、さらに第２のスプライ
シングテープ２ｂの貼付けられた第２のテープ１ｂの終
端部の記録信号が第３の記憶区分７ｃに記憶され。

さらに第２のスプライシングテープ２ｂの貼付けられた
第３のテープ１ｃの始端部の記録信号が。

第４の記憶区分７ｄに記憶される。以下、同様にスプラ
イシングテープの貼られたテープの始端部及び終端部に
記録されたディジタル信号を、記憶回路７の第５．第６
．・・・の各記憶区分に記憶する。

上述の記憶回路７の各記憶区分７ａ、７ｂ、・・・７ｆ
から読み出された信号Ｆｏｒ　ＦＩ＋　Ｆｏ、Ｆｌ、・
・・は演算回路１０に加えられる。演算回路１０は乗算
５除算回路等で構成され、上記信号ＦＯ＊ＦＩをフェー
ドアウト、又はフェードインさせると共に、クロスフェ
ードして、その出力をＤ／Ａ変換回路１１を介して、出
力端子１２にアナログ信号として出力する。

一方、再生ヘッド３よりも時間的に早い位置でテープｌ
ａ、ｌｂ、ｌｃの信号を検出するため。

先行ヘッド４で再生された信号を記憶制御回路８に供給
し、これによりデータエラー点又は編集点を検出し、そ
の検出信号を記憶回路７に供給してその読出し制御を行
う。また、演算制御回路９は、先行ヘッド４よりの信号
に応じて演算回路１０においてどの様にフェードアウト
、フェードインを行うかのウェイト付の制御を行う。

例えば記憶制御回路８が第１の記憶区分７ａよリディジ
タル信号ＦＯを読出す制御を行うと共に、演算制御回路
９が第１０図に示すように、第１の記憶区分７ａよりの
ディジタル信号７ａ１（ＦＯ）をフェードアウトし、さ
らにスプライシングテープ２ａの貼付点より後の第２の
記憶区分７ｂよりディジタル信号７ｂ、（Ｆｒ）を読出
して、フェードインさせるように演算回路１０を制御す
る。

この場合、第１〜第６の記憶区分７８〜７ｆを同時に読
出すように成し、第１．第２．第３．・・・第ｎの編集
点で順次切り換えて行けば、第１１図に示すように、ク
ロスフェード編集を行うことができる。その場合、再生
信号の振幅レベルは編集曲線１３で示すようなエンベロ
ープで再生される。

〔発明が解決しようとするａ題〕

従来のデータ編集装置は以上のように構成されているの
で、補間制御回路５においては、シリアルなディジタル
信号として入力する磁気情報４゜の各信号（情報）Ｌｅ
、Ｒｅ、Ｌｏ、Ｒｏ、及び誤り状態情報５０の各信号（
情報）ＦＬｅ。

ＦＲｅ、ＦＬｏ、ＦＲｏを１つづつ、個別に順次処理し
なければならないため高速な処理が行えず。

したがって高速なシステムに対応できるようにするため
には、補ｔＩ■処理を低レベルの次数の低いものにして
甘んじなければならない問題点があった。

この発明は上記のような課題を解消するためになされた
もので、高速で且つ高度な補間処理が行えるデータ編集
装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係るデータ編集装置は、スプライス編集され
た磁気記録媒体から再生された再生データを複数組のデ
ータに分類して出力する補間選択回路と、この補間選択
回路から組別に分類されたデータを各組並行して補間処
理及びクロスフェード編集処理をする複数組の補間回路
と、各補間回路の出力を統合する出力選択回路とを備え
たものである。

〔作用〕

この発明における補間選択回路は再生データを複数組の
データに分類して各データを対応する補間回路に供給し
、各組の補間回路では供給されたデータにつき各組並行
して当該データに対する補間処理、更にクロスフェード
編集処理を実行し、これにより高速で且つ高度な補間処
理が実行される。

〔実施例〕

以下、この発明の一実施例を図について説明する、第１
図において、２１は再生ヘッド３からのディジタル信号
（磁気情報４０）、及び先行ヘッド４からのディジタル
信号（誤り状態情報５０）を複数組のデータにそれぞれ
分類して出力する補間選択回路、２２ａ、２２ｂ、２２
ｃ、２２ｄはそれぞれ、第３図に示すように、この補間
選択回路２１により上記磁気情報４０が４組に分類選択
された各組の信号データ（磁気情報）、２３ａ。

２３ｂ、２３ｃ、２３ｄはそれぞれ、同じく第３図に示
すように、補間選択回路２１により上記誤り状態情報５
０が４組に分類選択された各組の誤り状態情報、３０ａ
、３０ｂ、３０ｃ、３０ｄはそれぞれ、上記各組の信号
データ２２ａ〜２２ｄ、誤り状態情報２３ａ〜２３ｄを
受けて補間処理及びクロスフェード編集処理を行う各組
の補間回路、２４ａ、２４ｂ、２４ｃ、２４ｄは各補間
回路３０ａ〜３０ｄ間においてデータを取込む際に加え
られる同期信号、２５ａ、２５ｂ、２５ｃ、２５ｄは各
補間回路３０ａ〜３０ｄがその補間処理及びクロスフェ
ード編集処理後にそれぞれ出力する補間データ、２６は
これら補間データ２５ａ〜２５ｄを統合出力してＤ／Ａ
変換回路１１に供給する出力選択回路である。

第２図は上記補間回路３０ａ〜３０ｄの具体的構成を示
し、各組共通の構成を備える。しかして第７図に示した
従来のデータ編集装置と同一部分には同一符号を付し、
その説明は省略する。

この場合、先行ヘッド４及び記憶制御回路８により、再
生データからｌＩｉ集点及びデータエラーを検出する検
出手段が構成され、また補間制御回路５及び補間記憶回
路６により再生データをデータエラーに基いて補間する
補間処理手段が構成され、更に記憶回路７、演算制御回
路９、演算回路１０によりクロスフェード編集処理手段
が構成されている。また第４図ないし第６図は補間選択
回路２１、補間回路３０ａ〜３０ｄ、出力選択回路２６
が行う３種類の処理動作を示すフローチャートである。

次に動作について説明する。再生ヘッドよりのディジタ
ル信号（磁気情報４０）と、先行ヘッド４よりのディジ
タル信号（誤り状態情報５０）は共にシリアルな信号と
して補間選択回路２１に入力する。このとき補間選択回
路２１は、上記磁気情報４０を４組の信号データ（磁気
情報）２２ａ。

２２ｂ、２２ｃ、２２ｄに分類選択してそれぞれを対応
する補間回路３０ａ、３０ｂ、３０ｃ、３０ｄに供給す
ると共に、上記誤り状態情報５０も同様に４組の誤り状
態情報２３ａ、２３ｂ、２３ｃ、２３ｄに分、類選択し
てそれぞれを対応する補間回路３０ａ、３０ｂ、３０ｃ
、３０ｄに供給する。各組の信号データ（磁気情報）２
２８〜２２ｄ、誤り状態情報２３ａ〜２３ｄの内容は第
３図に示すものとなっている。そして各補間回路３０ａ
〜３０ｄにおいては、後述する第４図ないし第６図に示
す何れか１種類の補間処理、クロスフェード編集処理を
各組並行して同時に実行し、その補間データ、２５ａ、
２５ｂ、２５ｃ、２５ｄをそれぞれ出力し、出力選択回
路２６に与える。この出力選択回路２６はこれら補間デ
ータ２５ａ〜２５ｄを補間類に統合し、Ｄ／Ａ変換回路
１１に送出する。

次に、補間回路３０ａ〜３０ｄが実行する上記補間処理
、クロスフェード編集処理を３種類説明する。

先ず、第４図のフローチャートの場合、各補間回路３０
ａ〜３０ｄはステップ５ＴＩＩの処理において、補間開
始割込み待ち状態となる。そして、補間選択回路２１よ
り開始割込み信号が送出されると、補間回路３０ａ〜３
０ｄは順次補間選択回路２１からの信号データ（磁気情
報）２２８〜２２ｄ、及び誤り状態情報２３ａ〜２３ｄ
をステップ５Ｔ１２．１３の各処理により取込む。そし
て各補間回路３０ａ〜３０ｄにおいては、並列して同時
に、従来同様な補間処理及びクロスフェード編集処理を
ステップ５Ｔ１４により行い、しかして各補間回路３０
ａ〜３０ｄはその処理が終了すると出力選択回路２６に
出力割込信号を夫々出力して、各補間データ２５ａ〜２
５ｄを出力選択回路２６に送る。以上の動作は、補間選
択回路２１が上記開始割込信号を補間回路３０ａ、３０
ｂ。

３０　ｃ　ｒ　３０　ｄ　ｒ　３０　ａ　ｒ・・・の順
に出力することにより順次実行される。

次に５第５図のフローチャートの場合の動作を説明する
。先ず、ステップ５Ｔ２１において、各補間回路３０ａ
〜３０ｄは補間選択回路２１がらの補間処理開始指令を
与えるフラグ情報の読込みを行う。この場合、補間選択
回路２１は上記フラグ情報を補間回路３０ａ、３０ｂ、
３０ｃ、３０ｄ、３０ａ、・・・の順に出方する。そし
て各補間回路３０ａ〜３０ｄでは、読込んだフラグ情報
が補間処理開始指令を与えるものが否かを次のステップ
５Ｔ２２にて判断し、Ｎｏならばステップ５Ｔ２１．２
２を繰返す一方、補間処理開始指令であったときには、
ステップ５Ｔ２３，２４，２５を実行し、第４図のステ
ップ５Ｔ１２，１３．１４と同じ処理を実行する。

次に、第６図のフローチャートの場合の動作を説明する
。先ず、ステップＳＴ３１において、各補間回路３０ａ
〜３０ｄは補間回路動作待ち状態となっている。そして
システムの初期起動により補間回路３０ａに動作指示信
号が出力されると。

補間回路３０ａは補間選択回路２１にデータ送付指示信
号を出力する。そして、補間回路３０ａは次にステップ
５Ｔ３２により所定の送付待ち回数を自身のカウンタに
設定し、次のステップ５Ｔ３３の処理により、補間選択
回路２１から、対応する信号データ（磁気情報）２２ａ
及び誤り状態情報２３ａが送付されてくるまでの間の時
間をカウントダウンする。そしてそのカウントダウン動
作が終り、送付待ち状態が終ると補間回路３０ａはステ
ップ５Ｔ３４，３５．３６の上記ステップ５Ｔ１２，１
３．１４同様な補間処理に入り、しかしてこの間１次の
補間回路３０ｂに動作指示信号を送り、該補間回路３０
ｂに、補間選択回路２１へのデータ送付指示信号の出力
を指令する。そして補間回路３０ａは今回の補間処理が
終るとステップ５Ｔ３１の補間回路動作待ち状態に入る
。

尚、上記実施例では、再生ヘッド３、先行ヘッド４によ
り再生されたディジタル信号を４組の情報に分けて同時
に並列処理する例を示したが、処理チャンネル数に応じ
て更に組数を増加してもよく、その場合は補間回路３０
ａ〜３０ｄを対応した数に増加させればよい。

〔発明の効果〕

以上のように、この発明によれば、データ編集装置を、
スプライス編集された磁気記録媒体から再生された再生
データを補間選択回路によって複数組のデータに分類し
、この分類されたデータを各組並行して複数組の補間回
路により補間処理及びクロスフェード編集処理し、出方
選択回路により統合出力するようにしたので、高速で且
つ高度な補間処理が可能になる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるデータ編集装置の回
路図、第２図は補間回路３０ａ〜３０ｄの詳細回路図、
第３図は補間選択回路２１がらの信号データ２２ａ〜２
２ｄ、誤り状態情報２３ａ〜２３ｄの流れを示す信号図
、第４図ないし第６図は３種類の補間処理のフローチャ
ート、第７図は従来のデータ編集装置の回路図、第８図
は補間記憶回路６の記憶データを示すデータ説明図、第
９図は補間処理のフローチャート、第１０図及び第１１
図はクロスフェード編集を説明するための特性図、第１
２図は再生ヘッド３、先行ヘッド４からのディジタル信
号の流れを示す信号図である。 １は磁気テープ（磁気記録媒体）、２１は補間選択回路
、３０ａ、３０ｂ、３０ｃ、３０ｄは補間回路、２６は
出力選択回路である６ なお１図中、同一符号は同一または相当部分を示す。 特許出願人　　三菱電機株式会社 第 図 第 図 第 図 第 １０図 第 図 暗闇 第 図

Claims (1)

【特許請求の範囲】
1. スプライス編集された磁気記録媒体から再生された再生
   データをクロスフェード編集するデータ編集装置におい
   て、前記再生データを複数組のデータに分類して出力す
   る補間選択回路と、前記補間選択回路から分類された該
   データに対応して並列的に処理するとともに、該データ
   からデータエラー及び編集点を検出し、データエラーに
   基いて補間を行い、編集点に基いてクロスフェード編集
   を行う複数組の補間回路と、前記複数組の補間回路の出
   力を統合する出力選択回路とを備えたことを特徴とする
   データ編集装置。