JPH02166516A - 浮動小数点演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ディジタル信号処理ＬＳＩの浮動小数点演算回路に関し
、 内部バスや内部メモリの拡大を要することなく、指数部
と仮数部の任意ビット長比の浮動小数点演算を可能とす
ることを目的とし、 内部バスより与えられる浮動小数点データをコマンドに
応じてシフトして任意ビット長比の指数部および仮数部
データをそれぞれ取り出し、演算後指数データおよび仮
数データをそれぞれシフトすると共にビット数を制限し
て元のデータ形式に合うように整形する構成とする。

［産業上の利用分野］ 本発明は、ディジタル信号処理ＬＳＩ（ＬＳＩは大規模
集積回路の略）の演算回路である浮動小数点演算回路の
改良に関する。

［従来の技術］ 従来より音声信号や画像処理などのディジタル信号を処
理する浮動小数点演算回路を構成するＬＳＩがある。第
５図は従来の浮動小数点演算回路の一例を示す構成図で
ある。浮動小数点演算においては、符号部、指数部、仮
数部を別々に演算する。内部バス１０より与えられる２
つの浮動小数点データは、その符号部データがレジスタ
１０１（ｓＸ）と１０２（ｓＹ）に、指数部データがレ
ジスタ１０３　（ｅＸ）と１０４　（ｅＹ）に、また仮
数部データが１０５（ｆＸ）と１０６（ｆＹ）にそれぞ
れセットされる。

次に、符号演算部１０７でレジスタ１０１と１０２のデ
ータの演算、指数演算部１０８でレジスタ１０３と１０
４のデータの演算、そして仮数演算部１０９でレジスタ
１０５と１０６のデータの演算を行ない、各演算部の演
算結果はそれぞれレジスタ１１０　（ｓＺ）　、１１１
　（ｅＺ）　、１１２（ｆＺ）にセットされ、その後内
部バス２０に送出される。

［発明が解決しようとする課題］ ところで、最近では高密度化を図る上でＬＳＩの大きさ
を小さくする要求がある。その場合、演算精度を縮小し
、すなわち演算ビット数を少なくし、ＬＳＩの内部バス
や内部メモリのビット数（１データに要するビット数）
を少なくして縮小する方式が考えられるが、高能率音声
符号化を行なう等の場合にはその処理が複雑なアルゴリ
ズムであり、ビット長を短くした場合処理途上において
ダイナミックレンジや演算精度の面で問題が生ずること
がある。

なお、演算処理の区間ごとにみると、ダイナミックレン
ジが必要な部分と演算精度が必要な部分とに分けられる
けれども、従来の演算回路ではこの点を考慮せず一律に
両方が満足されるデータ語長とし、ビット長を長くとっ
である。そのため内部バスや内部メモリが大きくなり、
結果としてチップサイズが大きくなって消費電力も大き
くなるという欠点があった。

本発明の目的は、このような点に鑑み、指数部と仮数部
のビット長をコマンドに対応して任意のビット長の比に
することにより、ダイナミックレンジおよび演算精度を
落とすことなく上記問題点を解決することのできる浮動
小数点演算回路を提供することにある。

［課題を解決するための手段］ 第１図は本発明の原理構成図である。図において、１０
０は内部バス１０より与えられる浮動小数点データから
符号データのみがセットされる符号用レジスタ、１１０
は内部バス１０より与えられる浮動小数点データから指
数部データのみを取り出すために指定された所定ビット
数だけシフトしてレジスタに取り込む指数部用シフト手
段、１２０は内部バス１０より与えられる浮動小数点デ
ータから仮数部データのみを取り出すために指定された
所定ビット数だけシフトしてレジスタに取り込む仮数部
用シフト手段、２００は符号用レジスタ１００から与え
られるデータについて所定の演算を行なう符号演算部、
２１０は指数部用シフト手段１１０から与えられるデー
タについて所定の演算を行なう指数演算部、２２０は仮
数部用シフト手段１２０から与えられるデータについて
所定の演算を行なう仮数演算部、３００は指数演算部２
１０の出力結果を前記指数部用シフト手段１１０でシフ
トしたビット数だけ逆方向ヘシフトする指数部出力デー
タ用シフト手段、３１０は仮数演算部２２０の出力結果
を前記仮数部用シフト手段１２０でシフトしたビット数
だけ逆方向ヘシフトする仮数部出力データ用シフト手段
、４００は指数部出力データ用シフト手段３００の出力
データを指定されたビット長にする指数部用リミッタ、
４１０は仮数部出力データ用シフト手段３１０の出力デ
ータを指定されたビット長にする仮数部用リミッタ、５
００は符号演算部の出力、指数部用リミッタ４００の出
力データおよび仮数部用リミッタ４１０の出力データを
内部バス２０に出力するために一時的にこれらのデータ
を保持しておくための出力レジスタである。

［作用］ このような構成において、浮動小数点データの演算の際
ダイナミックレンジを必要とするか演算精度を必要とす
るかで、目的に応じて例えば第２図の（ａ）あるいは同
図（ｂ）に示すようなビット長で与えられるが（浮動小
数点データの全ビット長としては一定）、指数部および
仮数部を取り出すためにシフト手段１１０，１２０によ
りそれぞれシフトする。演算部でそれぞれ演算した後各
演算結果を元のデータ形式に戻すため、出力データ用シ
フト手段３００．３１０によりシフトし続いてリミ・ツ
タ４００，４１０によりそれぞれ所定のビット長に整形
する。

なお、符号部のデータはシフトすることなくそのままレ
ジスタ１００に取り込み符号演算部２００において所定
の演算を行う。

各演算部部で求められた結果は出力レジスタ５００にセ
ットされ、内部バス２０に適宜送出される。

［実施例］ 第３図は本発明の浮動小数点演算回路の一実施例を示す
構成図である。図において、第１図と同等部分には同一
符号を付しである。符号用レジスタ１００において、１
０１は内部バス１０より与えられる第１の浮動小数点デ
ータから符号データのみを取り込むための第１のレジス
タ（ｓＸ）、１０２は第２の浮動小数点データから符号
データのみを取り込むための第２のレジスタ（８Ｙ）で
ある。

指数部用シフト手段１１０において、１１１は内部バス
１０より与えられる第１の浮動小数点データから指定さ
れた所定のビット数だけシフトし指数データのみを取り
込むための指数部用の第１のシフタ、１１２は内部バス
１０より与えられる第２の浮動小数点データから指定さ
れた所定のビット数だけシフトし指数データのみを取り
込むための指数部用の第２のシフタである。１１３は第
１のシフタ１１１の出力を保持するレジスタ（ｅＸ）、
１１４は第２のシフタ１１２の出力を保持するレジスタ
（ｅＹ）である。

仮数部用シフト手段１２０において、１２１は内部バス
１０より与えられる第１の浮動小数点データから指定さ
れた所定のビット数だけシフトし仮数データのみを取り
込むための仮数部用の第１のシフタ、１２２は内部バス
１０より与えられる第２の浮動小数点データから指定さ
れた所定のビット数だけシフトし仮数データのみを取り
込むための仮数部用の第２のシフタである。１２３は第
１のシフタ１２１の出力を保持するレジスタ（ｆＸ）、
１２４は第２のシフタ１２２の出力を保持するレジスタ
（ｆＹ）である。

出力レジスタ５００において、５０１は符号演算部２０
０の出力を保持する出力レジスタ、５０２は指数部用リ
ミッタ４００と仮数部用リミッタ４１０の各出力データ
を一つにまとめて保持する出力レジスタである。

このような構成においては、指数部用のシフタ１１１．
１１ｔ２および仮数部用のシフタ１２１゜１２２は取り
込んだ入力データをコマンドに応じて所定のビット数だ
けそれぞれシフトする。符号についてはシフトすること
なくそのままレジスタ１０１．１０２を介して符号演算
部２００に取り込まれる。指数データは前記シフタ１１
１．１１２からレジスタ１１３．１１４をそれぞれ介し
指数演算部２１０に取り込まれ、そして仮数データにつ
いては前記シフタ１２１，１２２からレジスタ１２３，
１２４を介して仮数演算部２２０に取り込まれ、それぞ
れ演算される。

指数演算部２１０の出力データは、第１図の場合と同様
に指数部出力データ用シフト手段３００において前記指
数部用のシフタでシフトしたビット数だけ逆方向ヘシフ
トし、リミッタ４００により所定のビット長に整形され
る。

仮数演算部２２０の出力データも、第１図の場合と同様
に仮数部出力データ用シフト手段３１０において前記仮
数部用のシフタでシフトしたビット数だけ逆方向ヘシフ
トし、リミッタ４１０により所定のビット長に整形され
る。

符号演算部２００で求められた結果は出力レジスタ５０
１に、またリミッタ４００および４１０で得られた指数
および仮数データは出力レジスタ５０２の所定のビット
位置に格納される。

第４図は本発明の浮動小数点演算回路を含むディジタル
信号処理ＬＳＩの一例を示す構成図である。どこでは、
データ語長が全体で２４ビツトで、符号部として１ビツ
ト、残りの２３ビツトを指数部と仮数部でビット長比を
変えて使用する場合を例にとって説明する。プログラム
複合部１の中でコマンドが複合され、制御部２はＲＡＭ
部３、演算部（第３図に示す浮動小数点演算回路である
）４、ｌ１０（入出力装置）部５を制御するようになっ
ている。

プログラム複合部１のコマンドにより指数部と仮数部の
比（ビット長比）が設定され、制御部２がその複合信号
に基づき演算部４のシック１１１゜１１２．１２１，１
２２，３００，３１０とリミッタ４００，４１０の制御
を行なう。すなわち、まずコマンドにより指数部ビット
長を８ビツトと指定すると、仮数部ビット長が１５ビツ
ト長となる。これにより指数部のシフタ１１１．１１２
において指数部を上位２ビツト目から８ビツトを取り出
すため、２３ビツト入力から１５ビツト右にシフトして
レジスタ１１３．１１４に取り込み、指数演算部２１０
により指数部を計算する。その後シフタ３００で１５ビ
ツト左にシフトし、リミッタ４００で８ビツト長に制限
した後、出力レジスタ５０２の上位から８ビツト分へ入
力する。

仮数部においては、シフタ１２１，１２２は入力データ
を８ビツト左にシフトし、レジスタ１２３．１２４に入
力し、そのデータを基に仮数演算部２２０において演算
する。演算結果はシフタ３１０で８ビツト右にシフトさ
れ、続いてリミッタ４１０で仮数部データ語長である１
５ビツトに制限し、出力レジスタ５０２の下位ビット側
１５ビツトに格納される。

以上のようにプログラム複合部のコマンドに対応した指
数部と仮数部のビット長比にシフタおよびリミッタを制
御するこ六により、任意の比（ビット長比）の浮動小数
点データの演算ができる。

［発明の効果］ 以上説明したように、本発明によれば、演算データ長を
短縮できるため、デイ、ジタル信号処理ＬＳ！内の内部
バス、内部メモリが小さくでき、ＬＳＩの大きさも小さ
くでき、消費電力を少なくすることができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は浮動小数点データ形式を示す図、第３図は本発
明の浮動小数点演算回路の一実施例を示す構成図、 第４図は本発明の浮動小数点演算回路を含むディジタル
信号処理ＬＳＩの一例を示す構成図、第５図は従来の浮
動小数点演算回路の一例を示す構成図である。 第１図において、 １０は内部バス、 １００は符号用レジスタ、 １１０は指数部用シフト手段、 １２０は仮数部用シフト手段、 ２００は符号演算部、 ２１０は指数演算部、 ２２０は仮数演算部、 ３００は指数部出力データ用シフト手段、３１０は仮数
部出力データ用シフト手段、４００は指数部用リミッタ
、 ４１０は仮数部用リミッタ、 ５００は出力レジスタである。

Claims (1)

1. 【特許請求の範囲】 内部バス（１０）より与えられる浮動小数点データから
   符号データのみがセットされる符号用レジスタ（１００
   ）と、 内部バス（１０）より与えられる浮動小数点データから
   指数部データのみを取り出すために指定された所定ビッ
   ト数だけシフトしてレジスタに取り込む指数部用シフト
   手段（１１０）と、 内部バス（１０）より与えられる浮動小数点データから
   仮数部データのみを取り出すために指定された所定ビッ
   ト数だけシフトしてレジスタに取り込む仮数部用シフト
   手段（１２０）と、 前記符号用レジスタ（１００）から与えられるデータに
   ついて所定の演算を行なう符号演算部（２００）と、 前記指数部用シフト手段（１１０）から与えられるデー
   タについて所定の演算を行なう指数演算部（２１０）と
   、 前記仮数部用シフト手段（１２０）から与えられるデー
   タについて所定の演算を行なう仮数演算部（２２０）と
   、 前記指数演算部（２１０）の出力結果を前記指数部用シ
   フト手段（１１０）でシフトしたビット数だけ逆方向へ
   シフトする指数部出力データ用シフト手段（３００）と
   、 前記仮数演算部（２２０）の出力結果を前記仮数部用シ
   フト手段（１２０）でシフトしたビット数だけ逆方向へ
   シフトする仮数部出力データ用シフト手段（３１０）と
   、 前記指数部出力データ用シフト手段（３００）の出力デ
   ータを指定されたビット長に制限する指数部用リミッタ
   （４００）と、 前記仮数部出力データ用シフト手段（３１０）の出力デ
   ータを指定されたビット長に制限する仮数部用リミッタ
   （４１０）と、 前記符号演算部（２００）の出力、指数部用リミッタ（
   ４００）の出力データおよび仮数部用リミッタ（４１０
   ）の出力データを内部バス（１０）に出力するために一
   時的にこれらのデータを保持しておくための出力レジス
   タ（５００）を具備し、指数部と仮数部の任意のビット
   長比の浮動小数点データを演算することができるように
   構成したことを特徴とする浮動小数点演算回路。