JPH0795265B2 - 比較回路 - Google Patents
比較回路Info
- Publication number
- JPH0795265B2 JPH0795265B2 JP9773785A JP9773785A JPH0795265B2 JP H0795265 B2 JPH0795265 B2 JP H0795265B2 JP 9773785 A JP9773785 A JP 9773785A JP 9773785 A JP9773785 A JP 9773785A JP H0795265 B2 JPH0795265 B2 JP H0795265B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- byte
- comparator
- bytes
- mask information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/02—Comparing digital values
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はマスク付データの比較処理に係り、マスク付非
連続配置データを連続配置データにおきかえる再配置処
理を行うことなく、その比較処理を行うに好適なマスク
付比較処理方式に関する。
連続配置データを連続配置データにおきかえる再配置処
理を行うことなく、その比較処理を行うに好適なマスク
付比較処理方式に関する。
従来、マスク付非連続配置データと連続配置データの比
較を指定する命令を実行する計算機がすでに知られてい
る。例えば、本出願人による「HITAC Mシリーズ処理装
置（MIEXモード）」（マニュアル番号NO.8080-2-09
3）、PP.144-145参照。このような目的に使用する比較
回路では、１バイトずつ所望のデータを切り出して行う
方法や、マスク付非連続配置データを連続配置データに
おきかえたのち、比較を行う方式がとられてきた。処理
速度の点から前者より後者が優れているため後者の方式
を採用するものが多い。後者の方式について、第１図に
より説明する。
較を指定する命令を実行する計算機がすでに知られてい
る。例えば、本出願人による「HITAC Mシリーズ処理装
置（MIEXモード）」（マニュアル番号NO.8080-2-09
3）、PP.144-145参照。このような目的に使用する比較
回路では、１バイトずつ所望のデータを切り出して行う
方法や、マスク付非連続配置データを連続配置データに
おきかえたのち、比較を行う方式がとられてきた。処理
速度の点から前者より後者が優れているため後者の方式
を採用するものが多い。後者の方式について、第１図に
より説明する。
第１図はデータ幅を４バイトとした場合の一例で、第１
のマスク付非連続配置データ１「ABCD」と第２の連続配
置データ２「EFGH」の大小比較を行う処理装置を示して
いる。今、第２のデータはストレジ101に存在し、通常
のアライナ102により所望のデータの先頭バイトを左端
に位置づけ、さらに、マスク情報３の有効ビツト（“1"
の）数だけデータを出力し、残りのバイトには“0"を埋
め込む処理が行われる。図の例ではマスク情報が“010
1"であるから（“1"の個数は２つ＝比較すべきバイトは
２バイト）「EFGH」の左端より比較すべきバイトの数２
バイトのデータが選ばれ、右２バイトには、“0"が埋め
込まれる（「EFOO」で示す）。
のマスク付非連続配置データ１「ABCD」と第２の連続配
置データ２「EFGH」の大小比較を行う処理装置を示して
いる。今、第２のデータはストレジ101に存在し、通常
のアライナ102により所望のデータの先頭バイトを左端
に位置づけ、さらに、マスク情報３の有効ビツト（“1"
の）数だけデータを出力し、残りのバイトには“0"を埋
め込む処理が行われる。図の例ではマスク情報が“010
1"であるから（“1"の個数は２つ＝比較すべきバイトは
２バイト）「EFGH」の左端より比較すべきバイトの数２
バイトのデータが選ばれ、右２バイトには、“0"が埋め
込まれる（「EFOO」で示す）。
第１のデータ１は、再配置回路100によりマスク情報３
に従つて再配置される。図の例では、第１のデータ「AB
CD」より、マスク情報“0101"の“1"の部分のデータ
「Ｂ」，「Ｄ」が抽出され、左端より順次配置し、残り
のバイト位置には“0"が埋め込まれる。この様にして得
られる再配置後のデータ４「BDOO」と第２のデータ２
「EFOO」との間で、通常の４バイト比較器103を用いて
大小比較が行われ、再配置後のデータ４「BDOO」と第２
のデータ２「EFOO」が一致した場合線CCを“0"に、デー
タ４＜データ２の場合線CCを“1"に、データ４＞データ
２の場合線CCを“2"とする。こうして、所望の比較結果
を得ることができる。
に従つて再配置される。図の例では、第１のデータ「AB
CD」より、マスク情報“0101"の“1"の部分のデータ
「Ｂ」，「Ｄ」が抽出され、左端より順次配置し、残り
のバイト位置には“0"が埋め込まれる。この様にして得
られる再配置後のデータ４「BDOO」と第２のデータ２
「EFOO」との間で、通常の４バイト比較器103を用いて
大小比較が行われ、再配置後のデータ４「BDOO」と第２
のデータ２「EFOO」が一致した場合線CCを“0"に、デー
タ４＜データ２の場合線CCを“1"に、データ４＞データ
２の場合線CCを“2"とする。こうして、所望の比較結果
を得ることができる。
再配置回路100の例として、特開昭55-115150号公報（特
願昭54-20562号に示されている回路を第２図に示す。マ
スク付非連続配置データ１を、任意の方向に桁移動でき
るシフタ202を利用し、マスク情報３に従つて、第１の
データ１と該シフタ202の出力のいずれか一方を、各バ
イト位置ごとに選択してデータの再配置を行うものであ
る。制御回路201の詳細については、同号公報に説明さ
れているので、ここでは説明を省略する。
願昭54-20562号に示されている回路を第２図に示す。マ
スク付非連続配置データ１を、任意の方向に桁移動でき
るシフタ202を利用し、マスク情報３に従つて、第１の
データ１と該シフタ202の出力のいずれか一方を、各バ
イト位置ごとに選択してデータの再配置を行うものであ
る。制御回路201の詳細については、同号公報に説明さ
れているので、ここでは説明を省略する。
以上の様に、マスク付非連続配置データの比較処理に於
ては、再配置回路100を用いて一旦連続配置データに変
換するステツプと、連続配置データ間の比較を行うステ
ツプの２つのステツプから成つていた。第１図及び第２
図の例では、汎用の４バイト比較器103（４バイト加減
算器でも可）や汎用のシフタ202が活用できるため、マ
スク付非連続配置データを処理するために付加すべきハ
ードウエア量は少なくて済むという利点があるが、反
面、一旦再配置を行う処理ステツプを必要とするため、
処理時間が多くかかるという欠点があつた。
ては、再配置回路100を用いて一旦連続配置データに変
換するステツプと、連続配置データ間の比較を行うステ
ツプの２つのステツプから成つていた。第１図及び第２
図の例では、汎用の４バイト比較器103（４バイト加減
算器でも可）や汎用のシフタ202が活用できるため、マ
スク付非連続配置データを処理するために付加すべきハ
ードウエア量は少なくて済むという利点があるが、反
面、一旦再配置を行う処理ステツプを必要とするため、
処理時間が多くかかるという欠点があつた。
本発明の目的は、非連続側のデータの再配置を要しない
比較回路を提供することにある。
比較回路を提供することにある。
本発明は、非連続配置の第１のデータのｉバイト目（ｉ
＝0,1,…,N−１）と、連続配置の第２のデータのi,i−
1,…,0バイト目との間の全部又は一部に各々バイト比較
器を設けて、各々バイト比較器の比較結果とマスク情報
によつて、第１及び第２のデータの大小比較を行うこと
を特徴とするものである。
＝0,1,…,N−１）と、連続配置の第２のデータのi,i−
1,…,0バイト目との間の全部又は一部に各々バイト比較
器を設けて、各々バイト比較器の比較結果とマスク情報
によつて、第１及び第２のデータの大小比較を行うこと
を特徴とするものである。
以下、本発明の第１の実施例を第３図，第４図、第５
図、第６図により説明する。
図、第６図により説明する。
第３図は本発明の第１の実施例を示すブロツク図で、４
バイト構造のデータの比較を行う場合の構成例を示して
いる。第１のデータ１「ABCD」と第２のデータ２「EFG
H」の間でマスク情報３（本例では“0101"）に従い大小
比較を行い、一致している場合線CCを“0"に、第１のデ
ータ＜第２のデータである場合線CCを“1"に、第１のデ
ータ＞第２のデータである場合線CCを“2"にするものと
する。
バイト構造のデータの比較を行う場合の構成例を示して
いる。第１のデータ１「ABCD」と第２のデータ２「EFG
H」の間でマスク情報３（本例では“0101"）に従い大小
比較を行い、一致している場合線CCを“0"に、第１のデ
ータ＜第２のデータである場合線CCを“1"に、第１のデ
ータ＞第２のデータである場合線CCを“2"にするものと
する。
第１のデータ１のｉバイト目（ｉ＝0,1,2,3）と第２の
データ２のｊバイト目（ｊ＝0,…,i）の間にバイト比較
器ij（ij＝00,10,11,20,21,22,30,31,32,33）が設けら
れ、それらバイト比較器の活性化は、マスク情報３を入
力とするデコーダ５の出力Eij（ij＝00,10,11,20,21,2
2,30,31,32,33）により制御される。バイト比較器ijの
出力Cijは大小関係決定回路６に送られ、ここで、CCが
決定される。
データ２のｊバイト目（ｊ＝0,…,i）の間にバイト比較
器ij（ij＝00,10,11,20,21,22,30,31,32,33）が設けら
れ、それらバイト比較器の活性化は、マスク情報３を入
力とするデコーダ５の出力Eij（ij＝00,10,11,20,21,2
2,30,31,32,33）により制御される。バイト比較器ijの
出力Cijは大小関係決定回路６に送られ、ここで、CCが
決定される。
第４図は、第３図のバイト比較器ijの動作を説明する図
で、X,Yは１バイトのデータ、Ｅは活性化制御線であ
り、“0"で不活性、“1"で活性化を行う。Ｚは、“0"又
は“1"又は“2"であり、Ｅ＝“0"又はＸ＝ＹのときＺ＝
“0",E＝“1"かつＸ＜ＹのときＺ＝“1",E＝“1"かつＸ
＞ＹのときＺ＝“2"と動作する。
で、X,Yは１バイトのデータ、Ｅは活性化制御線であ
り、“0"で不活性、“1"で活性化を行う。Ｚは、“0"又
は“1"又は“2"であり、Ｅ＝“0"又はＸ＝ＹのときＺ＝
“0",E＝“1"かつＸ＜ＹのときＺ＝“1",E＝“1"かつＸ
＞ＹのときＺ＝“2"と動作する。
第５図は、第３図のデコーダ５の動作を説明する図で、
４ビツトのマスク情報に従つて、線Eijを“0"又は“1"
に設定する。
４ビツトのマスク情報に従つて、線Eijを“0"又は“1"
に設定する。
第６図は、第３図の大小関係決定回路６の一構成例を示
している。デコーダ５の出力線E10とE11は第５図のデコ
ーダ例から明らかな様に同時に“1"にならず、バイト比
較器10と11は同時に活性化されることはない。従つて線
C10とC11が共に≠“0"の値をとることはない。同様に、
線C20とC21とC22の内２つ以上が同時に≠“0"になら
ず、又、同様に線C30とC31とC32とC33の内２つ以上が同
時に≠“0"にはならない。一方、線C00≠“0"の場合
は、アンド回路61,62,63が共に成立しないので線CCには
線C00がそのまま出力される。線C00＝“0"でかつ線C10
とC11のいずれかが≠“0"の場合は、アンド回路61のみ
が成立し、線CCとして線C10かC11の≠“0"の値が出力さ
れる。以下同様に、もし、線Cijに≠“0"のものがある
場合にはｉが小さい方の線CijをCCとして出力し、も
し、線Cijが全て“0"ならば線CCには“0"を出力する。
している。デコーダ５の出力線E10とE11は第５図のデコ
ーダ例から明らかな様に同時に“1"にならず、バイト比
較器10と11は同時に活性化されることはない。従つて線
C10とC11が共に≠“0"の値をとることはない。同様に、
線C20とC21とC22の内２つ以上が同時に≠“0"になら
ず、又、同様に線C30とC31とC32とC33の内２つ以上が同
時に≠“0"にはならない。一方、線C00≠“0"の場合
は、アンド回路61,62,63が共に成立しないので線CCには
線C00がそのまま出力される。線C00＝“0"でかつ線C10
とC11のいずれかが≠“0"の場合は、アンド回路61のみ
が成立し、線CCとして線C10かC11の≠“0"の値が出力さ
れる。以下同様に、もし、線Cijに≠“0"のものがある
場合にはｉが小さい方の線CijをCCとして出力し、も
し、線Cijが全て“0"ならば線CCには“0"を出力する。
例えば、マスク情報が“0101"の場合、第５図のデコー
ダ例に従つて線E10とE31が“1"となり、他は“0"にな
る。バイト比較器10では第１のデータの１バイト目のデ
ータ「Ｂ」と第２のデータの０バイト目のデータ「Ｅ」
の大小比較が行われ、又バイト比較器31では、第１のデ
ータの３バイト目「Ｄ」と第２のデータの１バイト目
「Ｆ」の大小比較が行われ、それぞれの結果は線C10,C
31に反映される。他のバイト比較器は全て不活性化され
るため、線C00＝C11＝C20＝C21＝C22＝C30＝C32＝C33＝
“0"である。「Ｂ」≠「Ｅ」の場合線C10≠“0"となる
ため、第６図の大小関係決定回路では、線CCとして線C
10を出力し、「Ｂ」＝「Ｅ」かつ「Ｄ」≠「Ｆ」の場
合、線C10＝“0",C31≠“0"となるため線CCとして線C31
を出力し、「Ｂ」＝「Ｅ」かつ「Ｄ」＝「Ｆ」の場合、
線C10＝“0",C31＝“0"となるため線CCとして“0"を出
力する。すなわち、２バイトのデータ「BD」と「EF」の
大小比較を行つたと同じであり、所望の大小比較結果が
線CCに得られたことになる。
ダ例に従つて線E10とE31が“1"となり、他は“0"にな
る。バイト比較器10では第１のデータの１バイト目のデ
ータ「Ｂ」と第２のデータの０バイト目のデータ「Ｅ」
の大小比較が行われ、又バイト比較器31では、第１のデ
ータの３バイト目「Ｄ」と第２のデータの１バイト目
「Ｆ」の大小比較が行われ、それぞれの結果は線C10,C
31に反映される。他のバイト比較器は全て不活性化され
るため、線C00＝C11＝C20＝C21＝C22＝C30＝C32＝C33＝
“0"である。「Ｂ」≠「Ｅ」の場合線C10≠“0"となる
ため、第６図の大小関係決定回路では、線CCとして線C
10を出力し、「Ｂ」＝「Ｅ」かつ「Ｄ」≠「Ｆ」の場
合、線C10＝“0",C31≠“0"となるため線CCとして線C31
を出力し、「Ｂ」＝「Ｅ」かつ「Ｄ」＝「Ｆ」の場合、
線C10＝“0",C31＝“0"となるため線CCとして“0"を出
力する。すなわち、２バイトのデータ「BD」と「EF」の
大小比較を行つたと同じであり、所望の大小比較結果が
線CCに得られたことになる。
この様にして、マスク付非連続配置データ１と連続配置
データ２とのマスク情報３に従つた大小比較処理が、再
配置を行うことなく１つのステツプで実行可能である。
又、本実施例によれば、連続配置データの不要バイト
（マスク情報“0101"の例では右の２バイト）への“0"
の埋込みが不要となる効果がある。
データ２とのマスク情報３に従つた大小比較処理が、再
配置を行うことなく１つのステツプで実行可能である。
又、本実施例によれば、連続配置データの不要バイト
（マスク情報“0101"の例では右の２バイト）への“0"
の埋込みが不要となる効果がある。
第２の実施例を、第7,8,9,10図により説明する。
第７図は本発明の第２の実施例を示すブロツク図で、や
はり４バイト構造で示している。
はり４バイト構造で示している。
第１の実施例と異なる点は、第２の連続配置データ２の
位置合わせにある。第１の実施例では、第２のデータの
先頭バイト（図では「Ｅ」で示した）を左端に位置させ
た、いわゆる左詰めであつたが、第２の実施例では、マ
スク情報３の先頭ビツトが“1"のときのみ左詰めにし、
先頭ビツトが“0"のときには右へ余分に１〜３バイトシ
フトしたものを第２のデータ２′とする。例えば、第８
図に示した様に、マスク情報３の先頭から“0"の繋がる
数だけ右にシフトした（ただし、“0000"は便宜上“000
1"と同じとした）ものを第２のデータ２′とする。この
操作は、デコーダ５′から線50を介して、通常のアライ
ナ102のシフト数を一部補正することで、より少ないハ
ードウエアの増加で実現することが出来る。
位置合わせにある。第１の実施例では、第２のデータの
先頭バイト（図では「Ｅ」で示した）を左端に位置させ
た、いわゆる左詰めであつたが、第２の実施例では、マ
スク情報３の先頭ビツトが“1"のときのみ左詰めにし、
先頭ビツトが“0"のときには右へ余分に１〜３バイトシ
フトしたものを第２のデータ２′とする。例えば、第８
図に示した様に、マスク情報３の先頭から“0"の繋がる
数だけ右にシフトした（ただし、“0000"は便宜上“000
1"と同じとした）ものを第２のデータ２′とする。この
操作は、デコーダ５′から線50を介して、通常のアライ
ナ102のシフト数を一部補正することで、より少ないハ
ードウエアの増加で実現することが出来る。
この様な位置合わせを行うことにより、第２のデータの
先頭バイトは、第１のデータの先頭バイトが有効な場合
（マスク情報先頭ビツトが“1"）にしか使用されないた
め、第１の実施例第３図のバイト比較器10,20,30は不要
となり、第７図の構成となる。第２のデータ２′の位置
合わせを第８図の様にした場合、第７図のデコーダ５′
は第９図の様になる。デコーダ５′の出力線Ejj′（i
j′＝00′,11′,21′,22′,31′,32′,33′）に従つて
バイト比較器ij′が活性化され、バイト比較器ij′の出
力線Cij′は大小関係決定回路６′に送られ最終の比較
結果CCが生成される。大小関係決定回路６′の一構成例
は第10図に示した。
先頭バイトは、第１のデータの先頭バイトが有効な場合
（マスク情報先頭ビツトが“1"）にしか使用されないた
め、第１の実施例第３図のバイト比較器10,20,30は不要
となり、第７図の構成となる。第２のデータ２′の位置
合わせを第８図の様にした場合、第７図のデコーダ５′
は第９図の様になる。デコーダ５′の出力線Ejj′（i
j′＝00′,11′,21′,22′,31′,32′,33′）に従つて
バイト比較器ij′が活性化され、バイト比較器ij′の出
力線Cij′は大小関係決定回路６′に送られ最終の比較
結果CCが生成される。大小関係決定回路６′の一構成例
は第10図に示した。
例えば、マスク情報が“0101"の場合で説明すると、第
８図に従い通常シフトより余分に右に１バイトシフトさ
れ第２のデータ２′は「XEFG」という位置合わせにな
る。デコーダ５′は第９図に従い、線E11′＝E32′＝1,
線E00′＝E21′＝E22′＝E31′＝E33′＝０を出力す
る。バイト比較器11′では第１のデータの１バイト目
「Ｂ」と第２のデータの１バイト目「Ｅ」の大小比較が
行われ、バイト比較器32′では第１のデータの３バイト
目「Ｄ」と第２のデータの２バイト目「Ｆ」の大小比較
が行われ、それぞれの比較結果は線C11，′，C32′に反
映される。他のバイト比較器は全て不活性化されるた
め、線C00′＝C21′＝C22′＝C31′＝C33′＝“0"であ
る。大小関係決定回路６′ではこれにともない、線
C11′≠０のとき線CCとして線C11′を、線C11′＝０の
とき線CCとして線C32′を出力する。
８図に従い通常シフトより余分に右に１バイトシフトさ
れ第２のデータ２′は「XEFG」という位置合わせにな
る。デコーダ５′は第９図に従い、線E11′＝E32′＝1,
線E00′＝E21′＝E22′＝E31′＝E33′＝０を出力す
る。バイト比較器11′では第１のデータの１バイト目
「Ｂ」と第２のデータの１バイト目「Ｅ」の大小比較が
行われ、バイト比較器32′では第１のデータの３バイト
目「Ｄ」と第２のデータの２バイト目「Ｆ」の大小比較
が行われ、それぞれの比較結果は線C11，′，C32′に反
映される。他のバイト比較器は全て不活性化されるた
め、線C00′＝C21′＝C22′＝C31′＝C33′＝“0"であ
る。大小関係決定回路６′ではこれにともない、線
C11′≠０のとき線CCとして線C11′を、線C11′＝０の
とき線CCとして線C32′を出力する。
これで、２バイトデータ「BD」と「EF」の比較結果が線
CCに得られる。
CCに得られる。
この様にしてマスク情報３の先頭ビツトが“0"の場合
に、連続配置データの位置合わせをかえることにより、
バイト比較器の数を減じることが出来る〔第１の実施例
で10個必要だつたバイト比較器が第２の実施例では７個
で済む。〕。又、第１の実施例同様、第２のデータの不
要バイトへの“0"埋込みが必要なくなる効果があること
は言うまでもない。
に、連続配置データの位置合わせをかえることにより、
バイト比較器の数を減じることが出来る〔第１の実施例
で10個必要だつたバイト比較器が第２の実施例では７個
で済む。〕。又、第１の実施例同様、第２のデータの不
要バイトへの“0"埋込みが必要なくなる効果があること
は言うまでもない。
本発明によれば、マスク付非連続配置データを連続配置
データにおきかえる再配置処理ステツプを省略できるの
で、マスク付比較処理が高速に行える効果がある。
データにおきかえる再配置処理ステツプを省略できるの
で、マスク付比較処理が高速に行える効果がある。
第１図は従来のマスク付比較処理を示す一例のブロツク
図、第２図は第１図の再配置回路100の一例のブロツク
図、第３図は本発明の第１の実施例を示すブロツク図、
第４図は第３図のバイト比較器の動作説明図、第５図は
第３図のデコーダ５の動作説明図、第６図は第３図の大
小関係決定回路６の一例の回路図、第７図は本発明の第
２の実施例を示すブロツク図、第８図は第７図の第２の
データ２′の位置合わせを示す図、第９図は第７図のデ
コーダ５′の動作説明図、第10図は第７図の大小関係決
定回路６′の一例の回路図である。 00,10,11,20,21,22,30,31,32,33……バイト比較器、0
0′,11′,21′,22′,31′,32′,33′……バイト比較
器、5,5′……マスク情報のデコーダ、6,6′……大小関
係決定回路。
図、第２図は第１図の再配置回路100の一例のブロツク
図、第３図は本発明の第１の実施例を示すブロツク図、
第４図は第３図のバイト比較器の動作説明図、第５図は
第３図のデコーダ５の動作説明図、第６図は第３図の大
小関係決定回路６の一例の回路図、第７図は本発明の第
２の実施例を示すブロツク図、第８図は第７図の第２の
データ２′の位置合わせを示す図、第９図は第７図のデ
コーダ５′の動作説明図、第10図は第７図の大小関係決
定回路６′の一例の回路図である。 00,10,11,20,21,22,30,31,32,33……バイト比較器、0
0′,11′,21′,22′,31′,32′,33′……バイト比較
器、5,5′……マスク情報のデコーダ、6,6′……大小関
係決定回路。
Claims (2)
- 【請求項１】最大Ｎバイトの第１のデータの内、その第
１のデータの各バイトに対応したビットを有する最大Ｎ
バイトのマスク情報で指定された一つまたは複数の特定
位置のバイトの組からなる第１の部分データと、最大Ｎ
バイトの第２のデータの内、該マスク情報で指定された
先頭位置にある、該第１の部分データと同数のバイト数
を有する第２の部分データとを比較する比較回路であっ
て、 該第１のデータのｉ番目のバイト（ｉ＝0,1,,…,N−
１）と、該第２のデータのｊ番目のバイト（但し、ｊは
ｉと等しいかそれより大きい）とを比較する複数の比較
器と、 該複数の比較器の内、該第１の部分データに属すべきバ
イトと該第２の部分データに属すべきバイトがともに入
力されている比較器での比較を有効とするように、上記
マスク情報を解読して各比較器での比較を有効とするか
否かを制御するデコーダと、 該複数の比較器の内、該デコーダで有効とされた比較器
の出力に基づいて、該第１、第２のデータの大小を判別
する回路とを有する比較回路。 - 【請求項２】最大Ｎバイトの第１のデータの内、その第
１のデータの各バイトに対応したビットを有する最大Ｎ
バイトのマスク情報で指定された一つまたは複数の特定
位置のバイトの組からなる第１の部分データと、最大Ｎ
バイトの第２のデータの内、該マスク情報で指定された
先頭位置にある、該第１の部分データと同数のバイト数
を有する第２の部分データとを比較する比較回路であっ
て、 該マスク情報の先頭部にある値０のビットの数だけ、該
第２のデータを後尾側にシフトするアライナと、 該第１のデータの０番目のバイトと、該第２のデータの
０番目のバイトとを比較する一つの比較器と、 該第１のデータのｉ番目のバイト（ｉ＝1,,…,N−１）
と、該シフト後の第２のデータのｊ番目のバイト（但
し、ｊはｉと等しいかそれより大きい）とを比較する複
数の比較器と、 該一つの比較器と該複数の比較器との内、該第１の部分
データに属すべきバイトと該第２の部分データに属すべ
きバイトがともに入力されている比較器での比較を有効
にするように、上記マスク情報を解読して各比較器での
比較を有効とするか否かを制御するデコーダと、 該一つの比較器と該複数の比較器の内、該デコーダで有
効とされた比較器の出力に基づいて、該第１、第２のデ
ータの大小を判別する回路とを有する比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9773785A JPH0795265B2 (ja) | 1985-05-10 | 1985-05-10 | 比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9773785A JPH0795265B2 (ja) | 1985-05-10 | 1985-05-10 | 比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61256440A JPS61256440A (ja) | 1986-11-14 |
| JPH0795265B2 true JPH0795265B2 (ja) | 1995-10-11 |
Family
ID=14200206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9773785A Expired - Fee Related JPH0795265B2 (ja) | 1985-05-10 | 1985-05-10 | 比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795265B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0668039B2 (ja) * | 1987-03-17 | 1994-08-31 | 住友ダウ株式会社 | 熱可塑性樹脂用有機金属系着色剤 |
| WO2002086717A1 (en) * | 2001-04-16 | 2002-10-31 | Xaxon R & D Corporation | Computer virus check device and method |
-
1985
- 1985-05-10 JP JP9773785A patent/JPH0795265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61256440A (ja) | 1986-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4761760A (en) | Digital adder-subtracter with tentative result correction circuit | |
| US4172288A (en) | Binary or BCD adder with precorrected result | |
| US4685078A (en) | Dual incrementor | |
| JPH0795265B2 (ja) | 比較回路 | |
| JPH06187248A (ja) | データエラー検出訂正制御回路 | |
| JPH0371329A (ja) | 算術論理演算処理装置の演算制御回路 | |
| US5357235A (en) | Parallelized magnitude comparator | |
| US6005502A (en) | Method for reducing the number of bits needed for the representation of constant values in a data processing device | |
| US20040128479A1 (en) | Method and apparatus for variable length instruction parallel decoding | |
| US5687340A (en) | Reduced area floating point processor control logic utilizing a decoder between a control unit and the FPU | |
| US5220670A (en) | Microprocessor having ability to carry out logical operation on internal bus | |
| US6631393B1 (en) | Method and apparatus for speculative addition using a limited carry | |
| JPH0619700B2 (ja) | 演算装置 | |
| JPS59229659A (ja) | デ−タ処理方式 | |
| US5912677A (en) | Method for forming a sum in a signal processing system | |
| JPH038016A (ja) | ラッチデータビット操作回路 | |
| JP3125436B2 (ja) | ビットオフセット量計算装置 | |
| JP3776652B2 (ja) | ベクトル演算装置 | |
| JP2001005664A (ja) | 演算処理装置 | |
| JP2564881B2 (ja) | ビット列比較方式 | |
| JPS5960647A (ja) | メモリアクセス制御方式 | |
| JPS6373420A (ja) | 浮動小数点のデ−タ・フオ−マツト変換演算方式 | |
| JPH09326707A (ja) | 可変長符号復号化演算処理装置 | |
| JPS61100836A (ja) | 移動命令論理比較命令処理方式 | |
| JPH0619705A (ja) | パイプライン制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |