JPH02162752A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02162752A JPH02162752A JP31744488A JP31744488A JPH02162752A JP H02162752 A JPH02162752 A JP H02162752A JP 31744488 A JP31744488 A JP 31744488A JP 31744488 A JP31744488 A JP 31744488A JP H02162752 A JPH02162752 A JP H02162752A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- contact
- oxide thin
- conductive oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 239000010409 thin film Substances 0.000 claims abstract description 61
- 239000010408 film Substances 0.000 claims abstract description 16
- 239000004020 conductor Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract description 12
- 229910016006 MoSi Inorganic materials 0.000 abstract description 7
- 238000001312 dry etching Methods 0.000 abstract description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- XWROUVVQGRRRMF-UHFFFAOYSA-N F.O[N+]([O-])=O Chemical compound F.O[N+]([O-])=O XWROUVVQGRRRMF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 i51% T a S Chemical class 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical class [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に関し、特にコンタクト部の構造に
関する。
関する。
従来の技術
従来、酸化Ｔａを主とする酸化物薄膜は高誘電率（ε〜
２０）を有しているので高集積なる半導体装置内の電気
容量として用いられている。即ち、第３図に示すように
ＲＡＭ等で代表される記憶用ＬＳＩはＳｉ基板３１上に
スイチング用トランジスタ、例えばＭＯ−８）ランジス
タを形成すると共に、例えば、ポリＳｉ電極３２上に酸
化Ｔａ＃膜３３を設けたのち、この酸化Ｔａの薄膜３３
にコンタクト窓３４を形成し、ポリＳｉ電極３２と電気
的に接続するための例えばＡＩからなる接続電極３５、
およびポリＳｉ電極３２に対向する対向電極３Ｂを設け
これらの２電極３２．３６間に電気容量を形成していた
。
２０）を有しているので高集積なる半導体装置内の電気
容量として用いられている。即ち、第３図に示すように
ＲＡＭ等で代表される記憶用ＬＳＩはＳｉ基板３１上に
スイチング用トランジスタ、例えばＭＯ−８）ランジス
タを形成すると共に、例えば、ポリＳｉ電極３２上に酸
化Ｔａ＃膜３３を設けたのち、この酸化Ｔａの薄膜３３
にコンタクト窓３４を形成し、ポリＳｉ電極３２と電気
的に接続するための例えばＡＩからなる接続電極３５、
およびポリＳｉ電極３２に対向する対向電極３Ｂを設け
これらの２電極３２．３６間に電気容量を形成していた
。
また、Ｓｉ基板上に形成したポリＳｉ膜−酸化Ｔａ薄膜
と異なり、第４図に示すように透明基板４１に於て、Ｃ
ｒ薄膜４２−酸化Ｔａ薄膜４３にコンタクト窓４４を形
成し、Ｃｒ薄膜４２と電気的コンタクトを行う方法があ
る。これはＣＦ４ガスを使用したドライエツチング法を
用い、酸化Ｔａ′ＦｆＩ膜４３に窓開けを行い、ＭｏＳ
ｉ／ＡＩ薄膜４５を蒸着し、Ｍｏ５ｉ／ＡＩコンタクト
を形成した。この場合、Ｃｒ薄膜４２はドライエツチン
グのエツチングのストッパーとしての役割を有している
。しかし、この場合、酸化Ｔａ薄膜形成後３０’０−”
Ｃ以上の加工プロセスを経た場合良好なコンタクトが形
成されない。この原因はＣｒ薄膜−酸化Ｔａ薄膜界面に
数ｎｍの厚さを有するＴａを含む変質層が形成されてい
るためであった。この変質層は弗酸−硝酸系エツチング
液で除去でき、良好なオーミック接触が得られたること
が本発明者等により提言されている（特願昭６２−２６
０３０６号）。
と異なり、第４図に示すように透明基板４１に於て、Ｃ
ｒ薄膜４２−酸化Ｔａ薄膜４３にコンタクト窓４４を形
成し、Ｃｒ薄膜４２と電気的コンタクトを行う方法があ
る。これはＣＦ４ガスを使用したドライエツチング法を
用い、酸化Ｔａ′ＦｆＩ膜４３に窓開けを行い、ＭｏＳ
ｉ／ＡＩ薄膜４５を蒸着し、Ｍｏ５ｉ／ＡＩコンタクト
を形成した。この場合、Ｃｒ薄膜４２はドライエツチン
グのエツチングのストッパーとしての役割を有している
。しかし、この場合、酸化Ｔａ薄膜形成後３０’０−”
Ｃ以上の加工プロセスを経た場合良好なコンタクトが形
成されない。この原因はＣｒ薄膜−酸化Ｔａ薄膜界面に
数ｎｍの厚さを有するＴａを含む変質層が形成されてい
るためであった。この変質層は弗酸−硝酸系エツチング
液で除去でき、良好なオーミック接触が得られたること
が本発明者等により提言されている（特願昭６２−２６
０３０６号）。
発明が解決しようとする課題
ドライエツチング後のレジスト除去は、通常困難で発煙
硝酸等の除去液では完全に除去できず、酸化Ｔａ上に設
けた配線に断線不良が発生し易いという問題点を有して
いた。この対策としては０２プラズマによるレジストの
灰化処理が必要である。
硝酸等の除去液では完全に除去できず、酸化Ｔａ上に設
けた配線に断線不良が発生し易いという問題点を有して
いた。この対策としては０２プラズマによるレジストの
灰化処理が必要である。
しかし、この場合Ｃｒ表面が酸化されるため、工程的に
均一で安定したオーミック接触が得られないと言う問題
点を有していた。
均一で安定したオーミック接触が得られないと言う問題
点を有していた。
課題を解決するための手段
そこで、上記した目的は鑑み本発明の半導体装置は、基
板上に設けた導電性酸化物薄膜と、前記導電性酸化物薄
膜上に設けた少なくともＴａを含む酸化物からなる絶縁
膜と前記絶縁膜に形成されたコンタクト窓を通じて前記
導電性酸化物薄膜と電気的に接触する導電体薄膜からな
るものである。
板上に設けた導電性酸化物薄膜と、前記導電性酸化物薄
膜上に設けた少なくともＴａを含む酸化物からなる絶縁
膜と前記絶縁膜に形成されたコンタクト窓を通じて前記
導電性酸化物薄膜と電気的に接触する導電体薄膜からな
るものである。
作用
上記のような本発明の構成によれば、３００℃以上の加
工プロセスにおいて、導電性酸化物薄膜とＴａを含む酸
化物薄膜との界面に絶縁性変質層が形成されることなく
、且つドライエツチング後のレジスト除去時に０２プラ
ズマ灰化処理により導電性酸化物薄膜表面に絶縫層が形
成されることがないので良好なオーミック接触を得るこ
とが出来る。
工プロセスにおいて、導電性酸化物薄膜とＴａを含む酸
化物薄膜との界面に絶縁性変質層が形成されることなく
、且つドライエツチング後のレジスト除去時に０２プラ
ズマ灰化処理により導電性酸化物薄膜表面に絶縫層が形
成されることがないので良好なオーミック接触を得るこ
とが出来る。
実施例
以下、図面を参照して本発明による半導体装置の実施例
を説明する。
を説明する。
即ち、ホウ珪酸ガラスからなる透明基板１１上に導電性
酸化物を真空蒸着した後、パターン形成グして膜厚１１
００ｎのＩＴＯ薄膜１２を設け、この膜上に酸化Ｔａ薄
膜１３をスパッタ蒸着法により４００ｎｍ蒸着する。こ
のＩＴＯ薄膜１２゜Ｔａ薄膜１３を積層した透明基板１
１に、例えばスイチング素子を形成するためにプラズマ
ＣＶＤ法などによりアモルファスＳｉ （ａ−８ｉ）（
図示せず）を３００°Ｃで蒸着する高温プロセスを施す
。続いて、ＩＴＯ薄ｐｌＸ１２と電気的コンタクトを得
るために、フォトレジストを用いて窓開はパターンを形
成し、ＣＦ４ガスを用いてドライエツチング法により酸
化Ｔａ薄膜１３の窓開けを行い、コンタクト窓１４を形
成する。このコンタクト窓１４形成後バレル型の０２プ
ラズマ灰化装置を用いてレジスト除去を行い、レジスト
を完全に除去する。この後、ＭｏＳｉ／ＡＩを蒸着−パ
ターン形成したＭｏＳｉ／ＡＩ薄膜からなる導電体薄膜
１５および電気容量を構成する対向電極１６を設けるこ
とにより電気容量の形成を行う。
酸化物を真空蒸着した後、パターン形成グして膜厚１１
００ｎのＩＴＯ薄膜１２を設け、この膜上に酸化Ｔａ薄
膜１３をスパッタ蒸着法により４００ｎｍ蒸着する。こ
のＩＴＯ薄膜１２゜Ｔａ薄膜１３を積層した透明基板１
１に、例えばスイチング素子を形成するためにプラズマ
ＣＶＤ法などによりアモルファスＳｉ （ａ−８ｉ）（
図示せず）を３００°Ｃで蒸着する高温プロセスを施す
。続いて、ＩＴＯ薄ｐｌＸ１２と電気的コンタクトを得
るために、フォトレジストを用いて窓開はパターンを形
成し、ＣＦ４ガスを用いてドライエツチング法により酸
化Ｔａ薄膜１３の窓開けを行い、コンタクト窓１４を形
成する。このコンタクト窓１４形成後バレル型の０２プ
ラズマ灰化装置を用いてレジスト除去を行い、レジスト
を完全に除去する。この後、ＭｏＳｉ／ＡＩを蒸着−パ
ターン形成したＭｏＳｉ／ＡＩ薄膜からなる導電体薄膜
１５および電気容量を構成する対向電極１６を設けるこ
とにより電気容量の形成を行う。
第２図に本実施例にかかるコンタクトチェーンの測定例
を示す。同図はコンタクト窓（１０μｍ口、８μｍ口、
８μｍ口）３４個からなるコンタクトチェーン例である
。横軸は印加電圧、縦軸はコンタクトチェーン抵抗を示
す。ＩＴＯ−ＭｏＳ１／ＡＩコンタクトチエーンは、印
加電圧依存性がなく、且つコンタクト窓寸法に関わらず
ほぼ一定で、ＩＴＯのシート抵抗依存性を有しており、
良好なオーミック特性を示している。同図において比較
のため示したＣｒ−ＭｏＳｉ／ＡＩコンタクトチェーン
はコンタクト−チェーン抵抗の絶対値がＩＴＯ−ＭｏＳ
ｉ／ＡＩコンタクトチェーン抵抗に比べ大きく、コンタ
クト窓依存性、印加電圧依存性を示し非オーミツク性を
示した。
を示す。同図はコンタクト窓（１０μｍ口、８μｍ口、
８μｍ口）３４個からなるコンタクトチェーン例である
。横軸は印加電圧、縦軸はコンタクトチェーン抵抗を示
す。ＩＴＯ−ＭｏＳ１／ＡＩコンタクトチエーンは、印
加電圧依存性がなく、且つコンタクト窓寸法に関わらず
ほぼ一定で、ＩＴＯのシート抵抗依存性を有しており、
良好なオーミック特性を示している。同図において比較
のため示したＣｒ−ＭｏＳｉ／ＡＩコンタクトチェーン
はコンタクト−チェーン抵抗の絶対値がＩＴＯ−ＭｏＳ
ｉ／ＡＩコンタクトチェーン抵抗に比べ大きく、コンタ
クト窓依存性、印加電圧依存性を示し非オーミツク性を
示した。
尚、本実施例において導電性酸化物薄膜１２はＩＴＯ薄
膜を用いて説明したけれども、この導電性酸化物薄膜１
２は導電体薄膜１５とオーミ、り接触を得るものでよ＜
ＩＴＯ薄膜に限定されるものでない。例えば、ＩＴＯの
代わりにＳ ｎ ０２、Ｔｉ０ａ、Ｚｎｏ等の導電性酸
化物薄膜も本発明に含まれる。また、導電体薄膜１５は
ＭｏＳｉ／ＡＩ薄膜を用いて説明したけれども、この導
電体薄膜１５は導電性酸化物薄膜１２とオーミック接触
を得るものでよ＜ Ｍ ｏ Ｓ ｉ ／ Ａ Ｉ薄膜に
限定されるものでない。例えば、Ｍｏ５ｉの代わりにＴ
ｉ５１％ Ｔ ａ Ｓ を等のシリサイド化合物、Ｔ
ｉＮなどの窒化物を用いたＡＩとの２層膜、あるいはＴ
ｉ等の金属薄膜も本発明に含まれる。
膜を用いて説明したけれども、この導電性酸化物薄膜１
２は導電体薄膜１５とオーミ、り接触を得るものでよ＜
ＩＴＯ薄膜に限定されるものでない。例えば、ＩＴＯの
代わりにＳ ｎ ０２、Ｔｉ０ａ、Ｚｎｏ等の導電性酸
化物薄膜も本発明に含まれる。また、導電体薄膜１５は
ＭｏＳｉ／ＡＩ薄膜を用いて説明したけれども、この導
電体薄膜１５は導電性酸化物薄膜１２とオーミック接触
を得るものでよ＜ Ｍ ｏ Ｓ ｉ ／ Ａ Ｉ薄膜に
限定されるものでない。例えば、Ｍｏ５ｉの代わりにＴ
ｉ５１％ Ｔ ａ Ｓ を等のシリサイド化合物、Ｔ
ｉＮなどの窒化物を用いたＡＩとの２層膜、あるいはＴ
ｉ等の金属薄膜も本発明に含まれる。
発明の効果
以上の説明から明らかなように、本発明によれば、導電
性酸化物薄膜材料、例えばＩＴＯ−酸化Ｔａの組合せに
おいて窓開は工程後に０２プラズマ灰化方法によりレジ
ストを完全に除去し酸化Ｔａ薄膜表面を清浄にすること
ができるので、工程的に安定した良好なコンタクトを得
ることが出来ると共に酸化Ｔａ薄膜上に設けた導電体薄
膜配線の断線不良を低減でき、半導体装置の高信頼性、
高歩留まり化に極めて有用なものであり、その効果は大
きいものがある。
性酸化物薄膜材料、例えばＩＴＯ−酸化Ｔａの組合せに
おいて窓開は工程後に０２プラズマ灰化方法によりレジ
ストを完全に除去し酸化Ｔａ薄膜表面を清浄にすること
ができるので、工程的に安定した良好なコンタクトを得
ることが出来ると共に酸化Ｔａ薄膜上に設けた導電体薄
膜配線の断線不良を低減でき、半導体装置の高信頼性、
高歩留まり化に極めて有用なものであり、その効果は大
きいものがある。
第１図は本発明の実施例にかかる半導体装置の構成を示
す要部断面構造図、第２図は本実施例の半導体のコンタ
クト部の電気的特性を示す特性図、第３図および第４図
は従来例にかかる半導体装置の構成を示す要部断面図で
ある。 １１・・・透明基板、１２・−・導電性酸化物薄膜、１
３・・・酸化Ｔａ薄膜、１４−・φコンタクト開口部、
１５・・・導電体薄膜。 代理人の氏名 弁理士 栗野重孝 はか１名１１・−（
朗五版 ／Ｚ−−一導電姓酸化物薄膜 １３゛−酸化タンタル薄膜 １４− フンタクト免− １５・−導電体薄膜 ｗｉ ２ 図 ／２ １／ ｎ加ｖ、、瓦（Ｖ）
す要部断面構造図、第２図は本実施例の半導体のコンタ
クト部の電気的特性を示す特性図、第３図および第４図
は従来例にかかる半導体装置の構成を示す要部断面図で
ある。 １１・・・透明基板、１２・−・導電性酸化物薄膜、１
３・・・酸化Ｔａ薄膜、１４−・φコンタクト開口部、
１５・・・導電体薄膜。 代理人の氏名 弁理士 栗野重孝 はか１名１１・−（
朗五版 ／Ｚ−−一導電姓酸化物薄膜 １３゛−酸化タンタル薄膜 １４− フンタクト免− １５・−導電体薄膜 ｗｉ ２ 図 ／２ １／ ｎ加ｖ、、瓦（Ｖ）
Claims (1)
- 基板上に設けた導電性酸化物薄膜と前記導電性酸化物薄
膜上に設けた少なくともＴａを含む酸化物からなる絶縁
膜と、前記絶縁膜に形成されたコンタクト窓を通じて前
記導電性酸化物薄膜と電気的に接触する導電体薄膜とを
有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31744488A JPH02162752A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31744488A JPH02162752A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162752A true JPH02162752A (ja) | 1990-06-22 |
Family
ID=18088289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31744488A Pending JPH02162752A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162752A (ja) |
-
1988
- 1988-12-15 JP JP31744488A patent/JPH02162752A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10335582A (ja) | 半導体装置およびその製造方法 | |
| JPH10209375A (ja) | 半導体素子の薄膜キャパシタ製造方法 | |
| JPH0362968A (ja) | 半導体装置の製造方法 | |
| US6436756B1 (en) | Semiconductor device and fabrication method thereof | |
| JPS63226981A (ja) | 超伝導集積回路装置およびその製造方法 | |
| JP2001210787A (ja) | 回路製造方法、ｍｉｍ容量回路 | |
| JPH02162752A (ja) | 半導体装置 | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPS61133662A (ja) | アクテイブマトリクス型薄膜トランジスタ基板 | |
| JPH01102525A (ja) | 薄膜トランジスタアレー、その製造方法およびこれを用いた液晶表示装置 | |
| JPH01101661A (ja) | 電気的コンタクトの製造方法 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| JPS6347981A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH03268451A (ja) | 半導体装置 | |
| JPH03241864A (ja) | マイクロ波集積回路用キャパシタ | |
| JPH0315827A (ja) | 薄膜トランジスタ、薄膜トランジスタアレー及び液晶表示装置 | |
| TW529174B (en) | Method for producing metal capacitor | |
| JPH04360506A (ja) | 薄膜キャパシタ | |
| JP2534335B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPS62206Y2 (ja) | ||
| KR100688725B1 (ko) | 반도체 다마신 공정에서의 ｍｉｍ 캐패시터 제조 방법 | |
| JPS62257761A (ja) | 半導体集積回路の製造方法 | |
| JPH01189950A (ja) | 半導体容量素子の製造方法 | |
| JPH02298086A (ja) | 超電導素子の製造方法 | |
| JPH10335597A (ja) | 容量素子を有する半導体装置およびその製造方法 |