JPH0362968A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0362968A
JPH0362968A JP1198747A JP19874789A JPH0362968A JP H0362968 A JPH0362968 A JP H0362968A JP 1198747 A JP1198747 A JP 1198747A JP 19874789 A JP19874789 A JP 19874789A JP H0362968 A JPH0362968 A JP H0362968A
Authority
JP
Japan
Prior art keywords
film
transparent conductive
conductive film
etching
reaction product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1198747A
Other languages
English (en)
Inventor
Shinji Miyagaki
真治 宮垣
Narimoto Ri
李 成元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1198747A priority Critical patent/JPH0362968A/ja
Priority to US07/554,367 priority patent/US5094978A/en
Priority to EP90114580A priority patent/EP0411530B1/en
Publication of JPH0362968A publication Critical patent/JPH0362968A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/963Removing process residues from vertical substrate surfaces

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法に関し、更に詳しく言えば、S+
を含む基板上に形成された透明導電膜をパターニングす
る半導体装置の製造方法に関し、精度良く透明導電膜を
パターニングすることができる半導体装置の製造方法を
提供することを目的とし、 Si元素を含む層上に透明導電膜を形成する工程と、前
記透明者?ty上に耐エツチング性膜を形成した後、該
耐エツチング性膜をパターニングする工程と、前記パタ
ーニングされた耐エツチング性膜をマスクとして前記透
明導電膜を塩化物系のエツチング液によりエツチングし
た後、続いてフッ素を含む反応ガスによりエツチングす
る工程とを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、更に詳しく言
えば、Si元素を含む基板上に形成された透明導電膜を
パターニングする半導体装置の製造方法に関する。
撮像素子などの受光部には可視光線の受光に適したアモ
ルファスシリコン(a−5t)IFX’やアモルファス
炭化シリコン(a−3iC)膜などが用いられ、また、
透明電極の材料としてインジウム・スズ酸化111i(
ITO膜)などが用いられる。
この撮像素子の製造方法においては、これらの膜の加工
が重要である。
〔従来の技術〕
第3図(a)〜(d)はti像素子の製造方法を説明す
る断面図である。
同図(a)は、受光部としてのa−3iC膜/aSil
ii / a−5iC1liからなる多N膜の形成後、
透明導電膜の形成前の状態を示している。
同図(a)において、1はSi基板、2は素子分離用の
5ift膜、3は層間絶縁膜、4は増幅用のトランジス
タ部、5は^!配線、6は平坦化用のPSG膜、7はa
 −5ic197 d / a−3i膜7 c / a
 −3iC117bからなる受光部である。なお、光電
変換されて発生した電荷の集積電極、電荷のM積用ダイ
オード及び電荷の転送用のCCDの部分は省略しである
まず、同図(a)に示すSi基板1をスパッタ装置に入
れて加熱し、温度150°C程度に保持した状態で、I
TO膜からなる第1の透明導電膜8をスパッタしてa 
−3iCIpJ T d上に堆積する(同図(b))。
次に、レジストパターン9を形成した後、このレジスト
パターン9をマスクとして塩化第二鉄(FeC1s )
水f′jI液により第1の透明導電膜8をエツチングす
る(同図(C))。なお、FeC1,水溶液によるウェ
ットエツチングを行う理由は、ドライエツチングの場合
インジウム(In)やスズ(Sn)の蒸気圧が低いため
この膜のエツチングレートが小さいことによる。
続いて、NF、ガスによりa−5iC膜7 d / a
 −5i膜7 c / a−3iC膜7bをエツチング
した後、AI配yA5上のPSG膜6を選択的にエンチ
ングし、開口部10を形成する。その後、81基板1を
加熱し、温度150°Cに保持したままITO膜からな
る第2の透明導電膜11をスパッタ法により堆積し、開
口部10を介して旧配線5と第2の透明導電膜11とを
接続する(同図(d))。
次に、第2の透明導電膜11上にレジストパターン12
を形成した後、これをマスクとしてpec+3水溶液に
よりして第2の透明導電膜11をエツチングして引出電
極11cを形成すると撮像素子が充放する(同図(e)
)。
〔発明が解決しようとする課題] ところで、同図(b)に示すように、Si基板lを温度
150℃程度に保持したままa−3iC膜7d上に第1
の透明導電膜8を形成すると、第1の透明導電膜8とa
−sicWi47 dとの界面ニT T OとSiトの
反応生成物8aが生じる(第4図(a))。この反応生
成物8aはFeCI y水溶液に溶解しにくい。
このため、同図(c)に示す第1の透明導電膜8のエツ
チングの際、反応生成物8aを完全に除去するようにエ
ツチング時間を長くすると、第4図(b)に示すように
、第1の透明導電膜8上層のITO*8bの横方向のエ
ツチングが進み、反応生成物8aのみがa−SiC膜7
d上に残る部分Aが生じる。これにより、この部分への
接合には異常が起こり、そのため作成された撮像素子の
リーク電流が増大するという問題がある。
また、第2図(d)に示すように、第2の透明導電膜1
1の形成後もPSG膜6との界面でPSG膜6に含まれ
るSi元素との反応生成物11aが生じる(第4図(a
))。このため、第2図(e)に示す第2の透明導電膜
11のエツチングの際、反応生成物11aを完全に除去
しようとすると、上層のITO膜11bのみが横方向に
エンチングされてエツチング液がA1配線5まで達する
場合がある。
このようになると、エツチング液は塩素を含むので、A
1配線5がエツチングされる(第4図(b))。
これにより、撮像素子の品質が悪化するという問題があ
る。
そこで、本発明はかかる従来例の問題点に鑑みてなされ
たもので、Si元素を含む基板上の透明導電膜を精度良
くパターニングすることができる半導体装置の製造方法
を提供することを目的とするものである。
〔課題を解決するための手段〕
上記課題は、第1に、Si元素を含む層上に透明導電膜
を形成する工程と、前記透明導電膜上に耐エンチング性
膜を形成した後、該耐エツチング性膜をパターニングす
る工程と、前記パターニングされた耐エツチング性膜を
マスクとして前記透明導電膜を塩化物系のエツチング液
によりエツチングした後、続いてフッ素を含む反応ガス
によりエツチングする工程とを含むことを特徴とする半
導体装置の製造方法によって解決され、 第2に、第1の発明の半導体装置の製造方法に記載の透
明導電膜がインジウム・スズ酸化膜、インジウム酸化膜
又はスズ酸化膜であることを特徴とする半導体装置の製
造方法によって解決される。
〔作 用〕
通常、Stを含む基板上に透明導電膜、例えばインジウ
ム・スズ酸化膜(rTOIIり、インジウム酸化膜(r
nJi膜)又はスズ酸化膜(Sn02膜)を形成すると
、基板と透明導電膜との界面にはITo、 In10又
は5n10とSiとの反応生成物が形成される。ITo
膜、 In2O21pJ又はSnO□膜は塩化物系の工
・7チンダ液により適度なエンチングレートで工、チン
グされるが、反応生成物は塩化物系のエンチング液には
溶解しにくい。
逆に、反応生成物はSiを含むので、フッ素を含む反応
ガスにより適度なエツチングレートでエツチングされる
が、ITo膜、 InzOa v、又はSn0w膜はド
ライエツチング法ではエツチングされにくい。
従って、本発明の製造方法のように、Si元素を含む基
板上に透明導電膜を形成した後、まず塩化物系のエツチ
ング液により上層の透明導電膜をエツチングし、続いて
フッ素を含む反応ガスにより反応生成物をエツチングす
るという2段階でエツチングを行った場合、適度なエツ
チングレートが保持される。このため、上層の透明導電
膜のサイドエツチング量は極めて少なくなる。
これにより、耐エンチング性膜のパターン、例えばレジ
ストパターンの寸法通りの精度のよいパターニングが可
能となる。
〔実施例〕
以下、本発明の実施例について図を参照しながら説明す
る。
第1図(a)〜(g)は、本発明の透明感1を膜のエン
チング方法を撮像素子の製造方法に適用した場合の実施
例について説明する断面図で、同図(a)は受光部とし
てのa −5ic# / a−5i膜/aSiC膜から
なる多層膜の形成後、透明導電膜の形成前の状態を示し
ている。
同図(a)において、13はSt基板、14は素子分離
用のSi0g膜−15は眉間絶縁膜、16は増幅用のト
ランジスタ部、17はAI配線、1日は平坦化用のPS
G膜、19はa −3iC膜19 d / a −3i
膜19 c / a−3iC膜19bからなる受光部で
ある。なお、光電変換されて発生する電荷の収集電極、
電荷の蓄積用ダイオード及び電荷の転送用のCCDの部
分は省略しである。
まず、同図(a)に示すs+、1113をスパッタ装置
に入れて加熱し、温度150°C程度に保持した状態で
、ITo膜からなる第1の透明導電膜20をスパッタし
てa −5iCWj!19 d上に堆積する(同図(b
))、この際、a −3te膜19 dと第1の透明導
電II*20との界面にはa−3iCとITOとの反応
生成物20aが形成される。
次に、レジストパターン21を形成した後、このレジス
トパターン21をマスクとして、まず塩化第二鉄(Fe
CIz )水溶液により第1の透明導電膜20のうち上
層のIT○膜20bをエツチングする(同図(C))、
続いて、NF3ガスを用いたドライエツチング法により
下層の反応生成物20aをエツチングする(同図(d)
)。このとき、反応生成物20aはSi元素を含んでい
るので、NF4ガスに対して適度なエンチングレートを
有する。このため、ITO膜20′oのサイドエツチン
グ量は極めて少ない。従って、接合上にはITo膜20
bが常に被覆された状態になっており、接合が劣化する
のを防止できる。
続いて、Nhガスによりa −3tC膜19 d / 
a −3i膜19 c / a−5iC膜19bを順次
エツチングした後、AI配線17上のPSG膜18を選
択的にエツチングし、開口部22を形成する。その後、
Si基板13をスパッタ装置に入れて加熱し、温度15
0 ’Cに保持したままITO膜からなる第2の透明溝
を膜23をスバンタ法により堆積し、開口部22を介し
てAI配線17と第2の透明導電膜23とを接続する(
同図(e))。このとき、PSG膜1膜上82の透明導
電膜23との界面にはPSG膜1膜上8まれるSi元素
とITOとの反応生成物23aが形成される。
次に、第2の透明導電膜23上にレジストパターン24
を形成した後、これをマスクとして、まずFeCl3水
溶液によりITO膜23bをエツチングする(同図(r
))、Mいて、NF、ガスを用いたドライエツチング法
により下層の反応生成物23aをエツチングし、引出電
極23cを形成する(同図(g))。このとき、反応生
成物23aはSi元素を含んでいるので、NF3ガスに
対して適度なエツチングレートを有する。このため、I
TO膜23bのサイドエンチング量は極めて少ない。従
って、下地のAI配線17がエツチングされることもな
く品質の向上を図ることができる。また、マスク寸法通
りのバターニングが可能となり撮像素子の微細化を図る
ことが出来る。
その後、レジストパターンを除去して、撮像素子が完成
する。
〔発明の効果〕
以上のように、本発明の半導体装置の製造方法によれば
、Si元素を含む基板上に透明導電膜を形成した後、ま
ず塩化物系のエツチング液により上層の透明導電膜をエ
ツチングし、続いてフン素を含む反応ガスにより反応生
成物をエツチングするという2段階でエツチングを行っ
ているので、適度なエツチングレートが保持される。こ
のため、上層の透明導電膜のサイドエンチング量は極め
て少なくなる。
これにより、精度のよいバターニングが可能となり、微
細化の可能な、品質のよい半導体装置を作成することが
できる。
【図面の簡単な説明】
第1図(a)〜(g)は、本発明のバターニング方法を
撮像素子の製造方法に適用した実施例について説明する
断面図、 第2図(a)〜(e)は、従来のバターニング方法を撮
像素子の製造方法に適用した例について説明する断面図
、 第3図(a)、(b)は、従来例の問題点を説明する断
面図、 第4図(a)、(b)は、従来例の他の問題点を説明す
る断面図である。 〔符号の説明〕 l、13・・・Si基板、 2.14・・・SiO2膜、 3.15・・・層間絶縁膜、 4.16・・・トランジスタ部、 5.17・・・AI配線、 6.18・・・psc膜、 7.19・・・受光部、 7 b、7 d、19b、19d−a−5iC膜、7c
、19c・・・a−5i膜、 8.20・・・第1の透明導電膜、 8a、20a・・・反応生成物、 8 b、 llb、 20b、 23b・・・ITO膜
、9.12.21.24・・・レジストパターン、10
.22・・・開口部、 11.23・・・第2の透明導電膜、 11a、23a・・・反応生成物、 11c、23c・・・引出電極。

Claims (2)

    【特許請求の範囲】
  1. (1)Si元素を含む層上に透明導電膜を形成する工程
    と、 前記透明導電膜上に耐エッチング性膜を形成した後、該
    耐エッチング性膜をパターニングする工程と、 前記パターニングされた耐エッチング性膜をマスクとし
    て前記透明導電膜を塩化物系のエッチング液によりエッ
    チングした後、続いてフッ素を含む反応ガスによりエッ
    チングする工程とを含むことを特徴とする半導体装置の
    製造方法。
  2. (2)請求項1記載の透明導電膜がインジウム・スズ酸
    化膜、インジウム酸化膜又はスズ酸化膜であることを特
    徴とする半導体装置の製造方法。
JP1198747A 1989-07-31 1989-07-31 半導体装置の製造方法 Pending JPH0362968A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1198747A JPH0362968A (ja) 1989-07-31 1989-07-31 半導体装置の製造方法
US07/554,367 US5094978A (en) 1989-07-31 1990-07-19 Method of patterning a transparent conductor
EP90114580A EP0411530B1 (en) 1989-07-31 1990-07-30 Patterning a transparent conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198747A JPH0362968A (ja) 1989-07-31 1989-07-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0362968A true JPH0362968A (ja) 1991-03-19

Family

ID=16396295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198747A Pending JPH0362968A (ja) 1989-07-31 1989-07-31 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5094978A (ja)
EP (1) EP0411530B1 (ja)
JP (1) JPH0362968A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013010067A2 (en) * 2011-07-14 2013-01-17 3M Innovative Properties Company Etching method and devices produced using the etching method
JP2014067768A (ja) * 2012-09-25 2014-04-17 Fujifilm Corp 固体撮像素子および固体撮像素子の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814155B2 (ja) * 1990-08-13 1998-10-22 キヤノン株式会社 Ito膜パターンの形成方法および液晶表示素子用基板の製造方法
KR950000900B1 (ko) * 1991-03-18 1995-02-03 주식회사 에스 · 케이 · 씨 광기록매체의 제조방법
US5286337A (en) * 1993-01-25 1994-02-15 North American Philips Corporation Reactive ion etching or indium tin oxide
US5466618A (en) * 1993-12-29 1995-11-14 Goldstar Co., Ltd. Method for fabricating a thin film transistor for a liquid crystal display
US5607602A (en) * 1995-06-07 1997-03-04 Applied Komatsu Technology, Inc. High-rate dry-etch of indium and tin oxides by hydrogen and halogen radicals such as derived from HCl gas
US5843277A (en) * 1995-12-22 1998-12-01 Applied Komatsu Technology, Inc. Dry-etch of indium and tin oxides with C2H5I gas
KR100333123B1 (ko) * 1998-01-28 2002-04-18 하루타 히로시 태양 전지 장치의 제조 방법
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
BRPI0822196A2 (pt) 2008-01-23 2015-06-23 Solvay Fluor Gmbh Métodos para fabricar uma célula solar a partir de uma pastilha de silício e visores de painel plano, célula solar, e, painel solar
JP2010074072A (ja) * 2008-09-22 2010-04-02 Nec Corp 半導体装置および半導体装置の製造方法
WO2013019695A2 (en) 2011-08-04 2013-02-07 3M Innovative Properties Company Edge protected barrier assemblies
US9099222B2 (en) 2012-10-10 2015-08-04 Carestream Health, Inc. Patterned films and methods
US9904386B2 (en) * 2014-01-23 2018-02-27 3M Innovative Properties Company Method for patterning a microstructure
CN103972075A (zh) * 2014-05-05 2014-08-06 京东方科技集团股份有限公司 一种刻蚀方法和阵列基板
JP6692306B2 (ja) * 2017-02-09 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3979240A (en) * 1975-05-02 1976-09-07 General Electric Company Method of etching indium tin oxide
NL7509341A (nl) * 1975-08-06 1977-02-08 Philips Nv Werkwijze voor de vervaardiging van elektrisch geleidende indiumoxide patronen op een isole- rende drager.
DE2929589A1 (de) * 1979-07-04 1981-01-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines optisch transparenten und elektrisch leitfaehigen filmmusters
US4336295A (en) * 1980-12-22 1982-06-22 Eastman Kodak Company Method of fabricating a transparent metal oxide electrode structure on a solid-state electrooptical device
US4544444A (en) * 1984-08-15 1985-10-01 General Motors Corporation Reactive ion etching of tin oxide films using silicon tetrachloride reactant gas
US4670097A (en) * 1985-12-23 1987-06-02 Gte Products Corporation Method for patterning transparent layers on a transparent substrate
US4708766A (en) * 1986-11-07 1987-11-24 Texas Instruments Incorporated Hydrogen iodide etch of tin oxide
US4750980A (en) * 1986-11-07 1988-06-14 Texas Instruments Incorporated Process for etching tin oxide
US4878993A (en) * 1988-12-22 1989-11-07 North American Philips Corporation Method of etching thin indium tin oxide films

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013010067A2 (en) * 2011-07-14 2013-01-17 3M Innovative Properties Company Etching method and devices produced using the etching method
WO2013010067A3 (en) * 2011-07-14 2013-03-21 3M Innovative Properties Company Etching method and devices produced using the etching method
JP2014067768A (ja) * 2012-09-25 2014-04-17 Fujifilm Corp 固体撮像素子および固体撮像素子の製造方法

Also Published As

Publication number Publication date
EP0411530A3 (en) 1991-04-03
US5094978A (en) 1992-03-10
EP0411530B1 (en) 1995-02-08
EP0411530A2 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
JPH0362968A (ja) 半導体装置の製造方法
US4336295A (en) Method of fabricating a transparent metal oxide electrode structure on a solid-state electrooptical device
JPH07153957A (ja) セルフアライン薄膜トランジスタ・アセンブリを製造する方法
US5188970A (en) Method for forming an infrared detector having a refractory metal
JP2001230396A (ja) 固体撮像素子
JPH04153623A (ja) 配線構造
JPH07118527B2 (ja) イメージセンサの製造方法
JPS59148350A (ja) 半導体装置の製造方法
JPS63114256A (ja) カラ−イメ−ジセンサ
JPH02166769A (ja) 積層型固体撮像装置及びその製造方法
JPS62206Y2 (ja)
JPS63119569A (ja) カラ−イメ−ジセンサ
EP0407062A2 (en) A method and apparatus for forming an infrared detector having a refractory metal
JPS61141173A (ja) 固体撮像装置及びその製造方法
JPS62257761A (ja) 半導体集積回路の製造方法
KR960011476B1 (ko) 밀착형 이메지 센서의 광전변환소자 구조 및 제조방법
JPH02162752A (ja) 半導体装置
JPS63143864A (ja) カラ−イメ−ジセンサ
KR20030086004A (ko) 반도체 소자의 mim형 커패시터 제조방법
JPS60143626A (ja) イメ−ジセンサの製造方法
JP2001176961A (ja) 半導体装置及び製造方法
JPS61203666A (ja) フオトダイオ−ドの製造方法
JPH01149446A (ja) 薄膜抵抗体を有する半導体装置の製造方法
JPH0246772A (ja) 薄膜素子の製造方法
JPH03229462A (ja) イメージセンサ