CN116685191A - 制造允许电流流动的电接触结的方法 - Google Patents

制造允许电流流动的电接触结的方法 Download PDF

Info

Publication number
CN116685191A
CN116685191A CN202310512713.5A CN202310512713A CN116685191A CN 116685191 A CN116685191 A CN 116685191A CN 202310512713 A CN202310512713 A CN 202310512713A CN 116685191 A CN116685191 A CN 116685191A
Authority
CN
China
Prior art keywords
layer
superconductor
capping layer
superconductor material
native oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310512713.5A
Other languages
English (en)
Inventor
A·E·梅格兰特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Google LLC
Original Assignee
Google LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Google LLC filed Critical Google LLC
Priority to CN202310512713.5A priority Critical patent/CN116685191A/zh
Publication of CN116685191A publication Critical patent/CN116685191A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/01—Manufacture or treatment
    • H10N60/0912—Manufacture or treatment of Josephson-effect devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/805—Constructional details for Josephson-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/99—Alleged superconductivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Analysis (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

本公开提供了一种制造允许电流流动的电接触结的方法，该方法包括：提供包括第一层超导体材料的基板；从第一层的第一区域去除第一层的超导体材料的自然氧化物；形成与第一层的第一区域接触的覆盖层，其中，所述覆盖层防止在第一区域中重新形成超导体材料的自然氧化物；在形成覆盖层之后，形成第二层超导体材料，其电连接到第一层超导体材料的第一区域，以提供允许电流流动的电接触结。

Description

制造允许电流流动的电接触结的方法
本申请是针对国际申请日为2016年9月15日、申请号为201680090090.5、发明名称为“用于减少离子研磨损坏的覆盖层”的专利申请的分案申请。
技术领域
本公开涉及用于减少离子研磨损坏的覆盖层。
背景技术
量子计算是一种相对较新的计算方法，它利用量子效应，比如基本状态的叠加和纠缠，以比传统的数字计算机更有效地执行某些计算。与以位(例如“1”或“0”)的形式存储和操纵信息的数字计算机相比，量子计算系统可以使用量子位来操纵信息。量子位可以指能够叠加多个状态(例如“0”和“1”状态的数据)和/或在多个状态中叠加数据本身的量子器件。根据传统术语，量子系统中“0”和“1”状态的叠加可以表示为例如α│0>+β│1>。数字计算机的“0”和“1”状态分别类似于量子位的│0>和│1>基本状态。值│α│2表示量子位处于│0>状态的概率，而值│β│2表示量子位处于│1>基本状态的概率。
发明内容
通常，在一些方面，本公开的主题可以体现为一种制造允许电流流动的电接触结的方法，该方法包括：提供包括第一层超导体材料的基板；从第一层的第一区域去除第一层的超导体材料的自然氧化物；形成与第一层的第一区域接触的覆盖层，其中覆盖层防止在第一区域中重新形成超导体材料的自然氧化物；在形成覆盖层之后，形成第二层超导体材料，其电连接到第一层超导体材料的第一区域，以提供允许电流流动的电接触结。
方法的实现可以包括以下特征中的一个或多个。例如，在一些实施方式中，去除自然氧化物包括离子研磨第一层超导体材料的第一区域。
在一些实施方式中，从第一层超导体材料的第一区域去除自然氧化物包括：将第一光致抗蚀剂层施加到第一层超导体材料上；图案化第一光致抗蚀剂层以暴露第一层超导体材料的第一区域；以及离子研磨第一层超导体材料的暴露的第一区域。形成覆盖层可以包括：在图案化的第一光致抗蚀剂层上形成覆盖层，使得覆盖层的一部分与第一层超导体材料的离子研磨的暴露的第一区域直接接触；和去除一部分覆盖层，该部分覆盖层不与第一层超导体材料的离子研磨的暴露的第一区域直接接触。形成第二层超导体材料可以包括：施加第二光致抗蚀剂层；图案化第二光致抗蚀剂层以暴露覆盖层和部分基板表面；以及在覆盖层和基板表面的暴露部分上形成第二层超导体材料。形成第二层超导体材料可以包括：施加第二光致抗蚀剂层；图案化第二光致抗蚀剂层以暴露覆盖层和部分基板表面；去除覆盖层以暴露第一层的没有自然氧化物的部分；以及在第一层的没有自然氧化物的暴露的第一区域上和在基板表面的暴露部分上形成第二层超导体材料。
在一些实施方式中，覆盖层包括当在预定的一组离子束参数下经受离子研磨时具有的蚀刻速率高于经受相同预定的一组离子束参数的自然氧化物的蚀刻速率的材料。预定的一组离子束参数可以包括束电压、束电流和束宽度。覆盖层材料的蚀刻速率可以是自然氧化物的蚀刻速率的至少五倍高。覆盖层材料的蚀刻速率可以是自然氧化物的蚀刻速率的至少十五倍高。覆盖层材料可以包括银或金。覆盖层材料可以包括金属，金属的厚度使得当电接触结冷却到低于第一层的超导体材料的临界温度时该金属由于超导邻近效应而表现为超导体材料。金属的厚度可以在约5nm和约10nm之间。覆盖层材料可以包括超导体材料。覆盖层的超导体材料可以包括氮化钛、铼或钌。
在一些实施方式中，第一层的超导体材料包括铝。
在一些实施方式中，第二层的超导体材料包括铝。
通常，在另一方面，本公开的主题可以体现为一种器件，包括：基板；在基板上的第一层超导体材料，第一层超导体材料具有第一和第二相对表面，其中第二表面背向基板；与第一层超导体材料的第二表面接触的覆盖层，其中覆盖层抑制在第一层上形成自然氧化物，并且其中第一层超导体材料的第二表面与覆盖层接触的区域不含超导体材料的自然氧化物；以及与覆盖层直接接触的第二层超导体材料。
器件可以具有以下一个或多个特征。例如，在一些实施方式中，第一层超导体材料、覆盖层和第二层超导体材料形成允许DC电流无阻碍地流动的电接触结。
在一些实施方式中，覆盖层包括可以与离子研磨蚀刻速率相关的材料，离子研磨蚀刻速率在一组预定离子束参数下高于在同一组预定离子束参数下与第一层的超导体材料的自然氧化物相关的离子研磨蚀刻速率。一组预定离子束参数可以包括束电压、束电流和束宽度。与覆盖层材料相关的蚀刻速率可以是第一层的超导体材料的自然氧化物的蚀刻速率的至少五倍高。与覆盖层材料相关的蚀刻速率可以是第一层的超导体材料的自然氧化物的蚀刻速率的至少十五倍高。覆盖层材料可以包括银或金。覆盖层材料可以包括金属，金属的厚度使得当电接触结冷却到低于第一层的超导体材料的临界温度时该金属由于超导邻近效应而表现为超导体材料。金属的厚度可以在约5nm和约10nm之间。覆盖层材料可以包括超导体材料。覆盖层材料可以包括氮化钛、铼或钌。
在一些实施方式中，第一层的超导体材料可以是铝。
在一些实施方式中，第二层的超导体材料可以是铝。
在一些实施方式中，器件可以是量子位。
在一些实施方式中，器件可以是电容器。
在一些实施方式中，器件可以是跨越桥。
实施方式可以包括以下优点中的一个或多个。例如，在一些实施方式中，覆盖层防止在下面的超导体上重新形成自然氧化物。在一些实施方式中，其中形成覆盖层的开口区域可以仅设置在待接触的基层的区域上方(具有保护器件的其他区域的可去除的抗蚀剂)，使得由于离子研磨而形成的任何残留物局限于开口区域。另外，由于基层的金属/超导体表面上的污染物不能存储与基板的电介质表面一样多的能量(由于真空(1)和基板材料之间的相对介电常数)，因此残留物可以在基层表面上的沉淀小于在被抗蚀剂保护的基板表面上的沉淀。另外，在一些实施方式中，在开口区域中形成的残留物可掩埋在基层与待沉积的后续结金属/超导体层之间。
出于本公开的目的，超导体(可替代地超导)材料可被理解为在超导临界温度或低于超导临界温度下表现出超导特性的材料。超导体材料的示例包括铝(超导临界温度例如为1.2开尔文)、铌(超导临界温度例如为9.3开尔文)和氮化钛(超导临界温度例如为5.6开尔文)。
在附图和以下描述中阐述了一个或多个实施方式的细节。根据说明书、附图和权利要求，其他特征和优点将显而易见。
附图说明
图1A-1D是示出过程的示例和所产生的损坏的示意图，其中使用离子研磨从超导体基层去除自然氧化物。
图2A是xmon量子位的示例的电路示意图。
图2B是扫描电子显微镜照片，其示出了xmon量子位的一部分的示例。
图3是扫描电子显微镜照片，其示出了xmon量子位的示例。
图4A-4F是示出过程的示例的示意图，其中使用离子研磨和覆盖层从超导体基层去除自然氧化物。
具体实施方式
量子计算需要相干处理存储在量子计算机的量子比特(量子位)中的量子信息。在某些类型的量子计算处理器中，比如量子退火器(annealer)，量子处理器的量子位以可控方式耦合在一起，使得每个量子位的量子态影响其耦合的其他量子位的相应量子态。超导量子计算是量子计算技术的有前途的实现，其中量子电路元件部分地由超导材料形成。超导量子计算机通常是多级系统，其中仅前两个级用作计算基础。在某些实施方式中，量子电路元件比如量子位在非常低的温度下操作，以便可以实现超导性，并且因此热波动不会引起能级之间的转换。可能优选的是，量子电路元件以低能量损耗和耗散操作(例如量子电路元件表现出高品质因数Q)来避免例如量子退相干。可能导致能量损耗和/或退相干的因素包括例如材料缺陷、电子系统激发和不期望的辐射耦合。
超导体材料可用于形成各种量子电路元件和部件，例如约瑟夫森结(Josephsonjunction)、超导共面波导、量子LC振荡器、量子位(例如通量量子位或电荷量子位)、超导量子干涉器件(SQUID)(例如RF-SQUID或DC-SQUID)、电感器、电容器、传输线、接地平面等。某些量子电路元件(包括例如约瑟夫森结、多电平电容器和跨越桥(有时也称为空气桥)等)的制造可能需要多个处理步骤，其中第一图案化超导体层形成，然后直接与第二图案化超导体层接触。为了减少损耗并实现高品质因数，两个超导体层之间的界面应提供电流直接电接触，允许DC电流基本上没有损失地流动。然而，在一些实施方式中，超导体层之间的界面处的自然氧化物的存在可以抑制超导体层之间的直接电和物理接触的形成。例如，自然氧化物可以用作非预期的电容器和附加的约瑟夫森结，因此是有损元件。通常，这种自然氧化物相对较薄，例如约为几纳米厚。
在超导体层之间不存在自然氧化物的情况下，DC电流可以不受阻碍地流动。因此，为了保持第一和第二超导体材料之间的低损耗直接电接触，可以使用诸如离子研磨的技术去除自然氧化物。离子研磨是一种物理蚀刻技术，其中惰性气体(通常为Ar)的离子从宽束离子源加速到材料表面，以便去除材料至某个所需深度或底层。当使用离子研磨去除超导体材料的自然氧化物时，离子轰击还可能攻击器件中的其他材料，比如基板或介电层，导致这些材料的损坏。可替代地或另外，离子轰击可以使已经离子研磨的光致抗蚀剂部分再沉积在已经去除自然氧化物的区域以及基板的其他区域上。再沉积的抗蚀剂可以变成具有金属的混合材料，该金属难以或在某些情况下实际上不可能在不损坏基板的其他区域的情况下去除。在这两种情况下(对残留在器件表面上的其他材料和剩余物的离子损坏)，最终用这种技术制造的器件的品质因数的降低可能是巨大的。可用于形成量子电路元件并形成自然氧化物的超导体材料的示例是铝。铝具有自然氧化物(例如Al2O3)，其可能特别难以通过离子研磨去除，因此需要相对长的时间来蚀刻。基板或其他层暴露于离子轰击的时间越长，损坏就越严重。例如，在铝的情况下，离子研磨可导致品质因数降低十倍或更多。
图1A-1D示出了过程的示例以及由此产生的损坏，其中使用离子研磨从超导体基层去除自然氧化物，从而可以与基层形成电流直接电接触。特别地，图1A-1D中描绘的示例过程示出了xmon量子位的一部分的形成的横截面视图。图2A中示出了xmon量子位200的示例的电路示意图。
xmon量子位通常包括具有四个臂的平面结构，每个臂用于不同的功能。例如参考图2A，可以提供xmon量子位的第一臂202，用于耦合到测量读出谐振器；可以提供第二臂204，用于通过例如量子总线谐振器耦合到一个或多个其他量子位；第三臂206可以提供XY控制以激发量子位状态；且第四臂208可以提供Z控制以调谐量子位频率。在第四臂208的末端，xmon量子位可以包括由环形SQUID形成的可调谐约瑟夫森结。该环与两个隧道结212相交，并连接到地面和Z控制线。四个臂的交叉提供了量子位电容210。图2A所示的其他电容器表示与其他元件的耦合电容，比如读出谐振器、XY驱动器和量子总线。图2B是扫描电子显微照片，示出了在示例xmon量子位中形成约瑟夫森结的区域的俯视图。如图2B的示例所示，可以使用多层超导体材料(比如铝)来形成量子位：基础铝布线层250、形成在基础铝布线层250的表面上的第一铝层252以及形成在第一铝层252的表面上的第二铝层254。通过氧化与第二铝层254接触的第一铝层252的表面，在第一铝层252和第二铝层254之间形成约瑟夫森结256。为了抑制形成其他非预期的约瑟夫森结，第一铝层252和第二铝层254与基础铝布线层250重叠的区域258应该提供允许DC电流无阻碍地流动的直接电接触。如图1A-1D所示的制造过程聚焦于形成xmon量子位的区域258之一(在图2B中用黑色虚线表示)，其中第一铝布线层与第二铝布线层接触。
如图1A所示，提供了具有基层104的基板102。基层104可以由超导体材料形成。例如，基层104可以由铝、铌或氮化钛形成。可以图案化基层104(使用例如光刻和蚀刻或剥离技术)以限定结的第一部分。其上形成有基层104的基板102可以包括介电材料，比如硅或蓝宝石。例如，在一些实施方式中，基板102可以是硅或蓝宝石晶圆。
基板102和基层104的处理部分地在或接近标准环境温度和压力(例如25℃和1巴)下发生。结果，基层104的超导体材料可在其暴露于大气的表面上形成相对薄的自然氧化物106。如本文所解释，可以使用离子研磨来去除期望不具有阻抗的电接触的区域中的自然氧化物106。例如如图1B所示，离子研磨101可以施加到基板102和基层104的区域108，区域108由图案化的光致抗蚀剂层110限定，以去除自然氧化物106。在铝基层的情况下，Ar离子研磨可以使用以下束参数施加约3分钟以去除自然氧化铝：400V、21mA以及宽度约3.2″的束。在离子研磨步骤之后，可以在区域108上形成第二超导体材料层112，使得允许DC电流无阻碍地流动的直接电接触由基层104制成，如图1C所示。然后，去除第二超导体层112的不需要的部分。例如如图1D所示，使用剥离过程去除区域108外部的第二超导体层112的部分。如图1D所示，第二超导体层112可以具有其自己的自然氧化物层118。前述过程可以导致对基板(区域114)的实质性损坏并且留下再沉积的抗蚀剂作为残留物116，这两者都可以增加损耗，因此降低了与正在形成的电路元件相关的品质因数。图3是扫描电子显微镜照片，其显示了可能由于在xmon量子位的形成期间离子研磨以去除自然氧化物而导致的基板表面损坏的示例。突出显示了区域300的损坏。
为了减少与离子研磨相关的损失，可以引入覆盖层，其中覆盖层防止自然氧化物的重新形成并且允许改变该过程以避免离子研磨引起的损坏和抗蚀剂硬化。图4A-4F是示出过程的示例的示意图，其中使用离子研磨和覆盖层从超导体基层去除自然氧化物，使得可以与基层形成无阻抗的电接触。特别地，图4A-4F中描绘的示例过程示出了xmon量子位的一部分的形成的横截面视图。然而，也可以在形成其他器件期间应用如本文详述的覆盖层的使用，比如在形成包括电容器或跨越桥的超导体量子电路元件中。
如图4A所示，提供具有基层404的基板402。基层404可以由超导体材料形成。例如，基层404可以由铝、铌或氮化钛形成。可以图案化基层404(使用例如光刻和蚀刻或剥离技术)以限定结的第一部分。如在图1A-1D的示例中那样，基层404的超导体材料形成自然氧化物406。其上形成基层404的基板402可包括介电材料，比如硅或蓝宝石。例如，在一些实施方式中，基板402可以是硅或蓝宝石晶圆。
在下一步骤中，如图4B所示，沉积并图案化光致抗蚀剂层408以限定暴露基层404的一部分的开口区域401。与图1A-1D的过程相反，开口区域401可以仅限定在基层404的与第二超导体层接触的区域上方。基层404和基板402的其他部分被光致抗蚀剂层408覆盖。器件的其他区域也可以用光致抗蚀剂层408保护。
然后可以使用离子研磨403去除开口区域401中的基层404的自然氧化物406。例如，基层404可以包括铝，并且离子研磨可以从基层404去除自然氧化铝。由于存在光致抗蚀剂层408，防止离子撞击并因此损坏永久结构的表面，比如基板402或将用于形成电路器件的其他材料层。仅在要接触的基层404的区域上方形成开口区域401可具有若干优点。例如，由于离子研磨现在仅发生在由光致抗蚀剂408限定的基层404的顶表面上(可以忽略抗蚀剂本身的离子研磨)，所以形成的任何残留物可被限制在开口区域401中。这可能是有利的，因为基层404的金属/超导体表面上的污染物不能存储与基板的电介质表面一样多的能量(由于真空(1)和基板材料(对于蓝宝石和硅而言为约10-11)之间的相对介电常数)。因此，认为残留物在基层表面上的沉淀小于在基板表面上的沉淀。另外，任何剩余的残留物可以埋在基层404和随后要沉积的结金属/超导体层之间。在一些实施方式中，这消除了存储在开口区域401中的能量，因为由于DC电接触，两个金属/超导体层将处于相同的电位。此外，在一些实施方式中，形成基层404的金属/超导体材料可在离子研磨下以低于基板的速率蚀刻，因此不太可能形成难以去除的光致抗蚀剂残留复合物。
在去除自然氧化物之后，可以在开口区域401中形成覆盖层410，如图4C所示。覆盖层410可以形成为与基层404的表面接触，从该表面去除自然氧化物。在覆盖层410就位的情况下，当器件暴露于大气氧时，可以在区域401中没有重新形成自然氧化物的情况下执行器件的额外处理。此外，覆盖层410可以由比自然氧化物更容易去除的材料形成。例如，覆盖层410可以由这样的材料形成，当在预定的一组离子束参数下进行离子研磨时，其蚀刻速率可以高于当在相同预定的一组离子束参数下进行离子研磨时基层404的超导体材料的自然氧化物的蚀刻速率。预定的一组离子束参数可以包括例如束电压、束电流和/或束宽度。以这种方式，当去除覆盖层410时，用于去除覆盖层410的技术(例如离子研磨)可以比去除自然氧化物的情况对器件造成更小的整体损坏，因为它可能需要较少的总时间来去除相同厚度的材料。覆盖层410的最薄可能厚度对应于防止自然氧化物重新形成的厚度。根据材料和沉积参数，这可以小到几纳米。在一些实施方式中，覆盖层410可具有延伸至几微米或更大的厚度。
在相同的处理参数下，覆盖层410的去除速率相对于自然氧化物的去除速率可以变化。例如，在一些实施方式中，覆盖层410可与通过离子研磨的蚀刻速率相关，该蚀刻速率是在相同预定的一组离子研磨束参数下通过与基层404的超导体材料的自然氧化物相关的离子研磨的蚀刻速率的至少两倍、至少五倍、至少十倍、至少十五倍或至少二十倍高。
下面所示的表1描绘了在80mA、100V加速度和恒定束宽度的相同束参数下经受离子研磨的不同材料的蚀刻速率的各个示例。数值四舍五入到最接近的
表1
从表1中可以看出，氧化铝在经受离子研磨时具有约的蚀刻速率。可以选择各种不同的材料作为覆盖层材料，其具有比氧化铝更高的离子研磨蚀刻速率。在一些实施方式中，在选择覆盖层材料时，选择具有比也经受离子研磨的材料(除了覆盖层410之外)更高的蚀刻速率的材料可能是有利的。例如，在一些实施方式中，除了覆盖层410之外的区域可在去除覆盖层410期间经受离子轰击。这些其他区域可包括例如器件的基板表面或其他层。这种材料的示例包括硅和氧化硅(例如SiO2)，其分别与/>和/>的离子研磨蚀刻速率相关，如表1所示。这些其他区域可能不受诸如抗蚀剂的临时覆盖层保护。通过选择具有比自然氧化物的蚀刻速率更高以及比暴露于离子轰击的其他材料的蚀刻速率更高的蚀刻速率的覆盖层材料，可以减少对那些其他材料的不期望的损坏的量。这是因为覆盖层材料可以比暴露于离子研磨的其他材料快得多地蚀刻。
作为示例，在一些实施方式中，覆盖层410可以由银(离子研磨蚀刻速率为)或金(离子研磨蚀刻速率为/>)形成。可替代地，覆盖层410可以由超导体材料形成。在一些实施方式中，覆盖层410可以由超导体材料形成，超导体材料不形成或最小化自然氧化物且仍具有比覆盖层410覆盖的基层材料的自然氧化物更高的蚀刻速率。例如，在一些实施方式中，覆盖层410可以由氮化钛、铼或钌形成。
在形成覆盖层410之后，可以去除限定开口区域401的光致抗蚀剂层408。例如，可以通过将光致抗蚀剂剥离剂溶液施加到器件上或通过执行抗蚀剂的O2灰化(也称为等离子体灰化)来去除层408。如图4D所示，然后可以沉积并图案化第二光致抗蚀剂层412以限定将沉积第二超导体层的区域405。然而，在沉积第二超导体层之前，可以去除覆盖层410。如本文所解释，可以使用离子研磨去除覆盖层410。由于覆盖层410的材料可以与相对高的蚀刻速率相关，因此与去除基层404的超导体材料的自然氧化物相比，可以快速地去除覆盖层410并且基本上没有损坏抗蚀剂硬化。
如图4E所示，然后可以沉积并图案化第二超导体层414，使得它与基层404直接电和物理接触，并使其与基板402接触。第二超导体层414可以由与基层404相同或不同的材料形成。例如，第二超导体层414可以由铝、氮化钛或铌以及其他材料形成。可以使用例如剥离过程来图案化第二超导体层414，其中当剥离光致抗蚀剂412时去除超导体材料的不期望部分。如图4E所示，第二超导体层414可具有其自己的自然氧化物层416。
可替代地，在一些实施方式中，不去除覆盖层410，如图4F所示。相反，第二超导体层414可以形成在覆盖层410上并与之接触。如果例如覆盖层410由超导体材料形成，则允许DC电流无阻碍地流动的直接电接触仍可以在基层404和第二超导体层414之间。例如，如果选择具有很少或没有自然氧化物的超导体材料(例如TiN、Re或Ru)作为覆盖层410，则可以通过相对快速的离子研磨去除覆盖层410本身上的自然氧化物，几乎没有损坏或抗蚀剂硬化。
在一些实施方式中，覆盖层410可以由金属形成，金属的厚度使得由于超导邻近效应，金属表现为超导体材料。当超导体材料与非超导体材料(例如金或银)接触时发生超导邻近效应，使得非超导体材料在介观距离上开始呈现零或接近零的电阻。通常，当两个超导材料被非超导金属薄膜分开时，可以观察到邻近效应。在一些实施方式中，邻近效应可导致非超导体所邻近的超导体的临界温度Tc的降低。可以以这种方式利用邻近效应的厚度包括例如约5nm至约数百纳米(例如约100nm、约200nm、约300nm、约400nm或约500nm)。例如，在一些实施方式中，厚度可以在约5nm和约10nm之间。
在图4F所示的示例中，可以选择诸如金或银的金属作为覆盖层410。通过将覆盖层410留在适当的位置，可以保持允许DC电流无阻碍地流动的直接电接触，而不必执行第二次离子研磨步骤，因此进一步减少了潜在的损坏并提高了所制造的器件的品质因数。
本文所述的过程可能需要沉积一种或多种材料，比如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用沉积过程来沉积，比如化学气相沉积、物理气相沉积(例如蒸发或溅射)或外延技术以及其他沉积过程。本文描述的过程还可能需要在制造期间从器件去除一种或多种材料。取决于要去除的材料，去除过程可以包括例如湿法蚀刻技术、干法蚀刻技术或剥离过程。
本说明书中描述的量子主题和量子操作的实施方式可以在合适的量子电路中实现，或者更一般地在量子计算系统中实现，其包括本说明书中公开的结构及其结构等同物，或者它们中的一个或多个的组合。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子加密系统或量子模拟器。
术语量子信息和量子数据是指由量子系统承载、保持或存储在其中的信息或数据，其中最小的非平凡系统是量子位，例如定义量子信息单元的系统。应理解的是，术语“量子位”包括可在相应的上下文中适当地近似为两级系统的所有量子系统。这种量子系统可以包括多级系统，例如具有两个或更多个级。举例来说，这种系统可包括原子、电子、光子、离子或超导量子位。在许多实施方式中，计算基本状态用地面和第一激发态识别，但应理解的是，其中计算状态用较高级激发状态识别的其他设置是可能的。可以理解，量子存储器是能够以高保真度和效率长时间存储量子数据的装置，例如光-物质界面，其中光用于传输且物质用于存储和保存诸如叠加或量子相干的量子数据的量子特征。
量子电路元件可用于执行量子处理操作。也就是说，量子电路元件可以配置为利用诸如叠加和纠缠的量子力学现象来以非确定性方式对数据执行操作。某些量子电路元件比如量子位可以配置为同时表示和操作多于一种状态的信息。可以用本文公开的过程形成的超导量子电路元件的示例包括这样的电路元件，比如共面波导、量子LC振荡器、量子位(例如通量量子位或电荷量子位)、超导量子干涉器件(SQUID)(例如RF-SQUID或DC-SQUID)、电感器、电容器、传输线、接地平面等。
相反，经典电路元件通常以确定性方式处理数据。经典电路元件可以配置为通过对数据执行基本算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中数据以模拟或数字形式表示。在一些实施方式中，经典电路元件可用于通过电或电磁连接将数据传输到量子电路元件和/或从量子电路元件接收数据。可以用本文公开的过程形成的经典电路元件的示例包括快速单通量量子(RSFQ)装置、互易量子逻辑(RQL)装置和ERSFQ装置，它们是不使用偏置电阻器的RSFQ的高能效版本。其他经典电路元件也可以用本文公开的过程形成。
在使用超导量子电路元件和/或超导经典电路元件(比如本文所述的电路元件)的量子计算系统的操作期间，超导电路元件在低温恒温器内冷却到允许超导体材料表现出超导特性的温度。
虽然本说明书包含许多具体的实施方式细节，但是这些不应被解释为对可能要求保护的范围的限制，而是作为可能特定于特别实施方式的特征的描述。在单独实施方式的上下文中在本说明书中描述的某些特征也可以在单个实施方式中组合地实现。相反，在单个实施方式的上下文中描述的各种特征也可以单独地或以任何合适的子组合在多个实施方式中实现。此外，尽管上面的特征可以描述为以某些组合起作用并且甚至最初如此声明，但是在某些情况下可以从组合中切除来自所要求保护的组合的一个或多个特征，并且所要求保护的组合可以针对子组合或者子组合的变化。
类似地，虽然在附图中以特定顺序描绘了操作，但这不应被理解为要求以所示的特定顺序或按顺序执行这些操作，或者执行所有示出的操作，以实现期望的结果。例如，权利要求中记载的动作可以以不同的顺序执行并且仍然实现期望的结果。在某些情况下，多任务并行处理可能是有利的。此外，上述实施方式中的各种部件的分离不应理解为在所有实施方式中都需要这种分离。
已经描述了许多实施方式。然而，应该理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改。其他实施方式在以下权利要求的范围内。

Claims (15)

1.一种制造允许电流流动的电接触结的方法，该方法包括：
提供包括第一层的超导体材料的基板；
从所述第一层的第一区域去除所述第一层的所述超导体材料的自然氧化物；
形成与所述第一层的所述第一区域接触的覆盖层，其中所述覆盖层防止在所述第一区域中重新形成所述超导体材料的自然氧化物，
其中所述覆盖层包括当在预定的一组离子束参数下经受离子研磨时具有的蚀刻速率高于经受相同预定的一组离子束参数的自然氧化物的蚀刻速率的材料；以及
在形成所述覆盖层之后，形成第二层的超导体材料，该第二层的超导体材料电连接到所述第一层的超导体材料的所述第一区域，以提供允许电流流动的电接触结。
2.根据权利要求1所述的方法，其中所述覆盖层的厚度在约5nm和约10nm之间。
3.根据权利要求1所述的方法，其中所述覆盖层包括金属，所述金属具有一厚度使得当所述电接触结被冷却到低于超导体材料的临界温度时该金属由于超导邻近效应而表现为超导体。
4.根据权利要求1所述的方法，其中所述第一层的超导体材料包括铝、铌或氮化钛。
5.根据权利要求1所述的方法，其中所述覆盖层包括氮化钛、铼或钌。
6.根据权利要求1所述的方法，其中所述覆盖层包括超导体。
7.根据权利要求1所述的方法，其中所述覆盖层包括银或金。
8.根据权利要求1所述的方法，其中所述覆盖层包括当在预定的一组离子束参数下经受离子研磨时具有的蚀刻速率高于经受相同预定的一组离子束参数的自然氧化物的蚀刻速率的材料。
9.根据权利要求8所述的方法，其中所述预定的一组离子束参数包括束电压、束电流和束宽度。
10.根据权利要求8所述的方法，其中所述覆盖层的蚀刻速率是所述自然氧化物的蚀刻速率的至少五倍高。
11.根据权利要求8所述的方法，其中所述覆盖层的蚀刻速率是所述自然氧化物的蚀刻速率的至少十五倍高。
12.根据权利要求1所述的方法，其中所述第二超导体层的超导体材料包括氮化钛、铼或钌。
13.根据权利要求1所述的方法，其中所述电接触结形成量子位的部分。
14.根据权利要求1所述的方法，其中所述电接触结形成电容器的部分。
15.根据权利要求1所述的方法，其中所述电接触结形成跨越桥的部分。
CN202310512713.5A 2016-09-15 2016-09-15 制造允许电流流动的电接触结的方法 Pending CN116685191A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310512713.5A CN116685191A (zh) 2016-09-15 2016-09-15 制造允许电流流动的电接触结的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2016/051910 WO2018052424A1 (en) 2016-09-15 2016-09-15 Capping layer for reducing ion mill damage
CN202310512713.5A CN116685191A (zh) 2016-09-15 2016-09-15 制造允许电流流动的电接触结的方法
CN201680090090.5A CN109804477B (zh) 2016-09-15 2016-09-15 用于减少离子研磨损坏的覆盖层

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680090090.5A Division CN109804477B (zh) 2016-09-15 2016-09-15 用于减少离子研磨损坏的覆盖层

Publications (1)

Publication Number Publication Date
CN116685191A true CN116685191A (zh) 2023-09-01

Family

ID=58530620

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680090090.5A Active CN109804477B (zh) 2016-09-15 2016-09-15 用于减少离子研磨损坏的覆盖层
CN202310512713.5A Pending CN116685191A (zh) 2016-09-15 2016-09-15 制造允许电流流动的电接触结的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201680090090.5A Active CN109804477B (zh) 2016-09-15 2016-09-15 用于减少离子研磨损坏的覆盖层

Country Status (7)

Country Link
US (1) US10957841B2 (zh)
EP (2) EP3488474B1 (zh)
JP (1) JP6790245B2 (zh)
KR (1) KR102208348B1 (zh)
CN (2) CN109804477B (zh)
CA (1) CA3036489C (zh)
WO (1) WO2018052424A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741742B2 (en) * 2018-02-28 2020-08-11 The Regents Of The University Of Colorado, A Body Corporate Enhanced superconducting transition temperature in electroplated rhenium
US10586911B1 (en) 2018-09-07 2020-03-10 International Business Machines Corporation Gradiometric parallel superconducting quantum interface device
CA3125346A1 (en) * 2019-01-22 2020-07-30 Techinsights Inc. Ion beam delayering system and method, and endpoint monitoring system and method therefor
US11440151B2 (en) * 2019-06-07 2022-09-13 Applied Materials Israel Ltd. Milling a multi-layered object
US10971618B2 (en) 2019-08-02 2021-04-06 Applied Materials Israel Ltd. Generating milled structural elements with a flat upper surface
US11276557B2 (en) 2019-09-17 2022-03-15 Applied Materials Israel Ltd. Forming a vertical surface
US11211543B2 (en) 2019-12-05 2021-12-28 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device and its fabrication
US11495724B2 (en) * 2020-07-21 2022-11-08 International Business Machines Corporation Superconducting structure and device surface termination with alloy
CN114512594A (zh) * 2020-10-27 2022-05-17 阿里巴巴集团控股有限公司 超导量子比特及其制备方法、量子储存器及量子计算机
CN115835768B (zh) * 2023-02-10 2023-05-30 材料科学姑苏实验室 一种超导量子芯片制备用保护层及超导量子芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6124289A (ja) 1984-07-13 1986-02-01 Nippon Telegr & Teleph Corp <Ntt> 超伝導増幅素子
JPS6135577A (ja) 1984-07-27 1986-02-20 Agency Of Ind Science & Technol ジヨセフソン接合素子
JPS63234533A (ja) * 1987-03-24 1988-09-29 Agency Of Ind Science & Technol ジヨセフソン接合素子の形成方法
JPH0548159A (ja) * 1991-08-15 1993-02-26 Fujitsu Ltd 酸化物超伝導体装置及びその製造方法
US5512514A (en) * 1994-11-08 1996-04-30 Spider Systems, Inc. Self-aligned via and contact interconnect manufacturing method
JPH08316535A (ja) * 1995-05-19 1996-11-29 Fujitsu Ltd ジョセフソン素子及びその製造方法
JPH11307831A (ja) * 1998-04-21 1999-11-05 Mitsubishi Electric Corp 酸化物超電導接合の製造方法
US6518673B2 (en) * 2001-06-15 2003-02-11 Trw Inc. Capacitor for signal propagation across ground plane boundaries in superconductor integrated circuits
KR20030005600A (ko) 2001-07-09 2003-01-23 엘지전자 주식회사 조셉슨 접합 소자 및 그의 제조 방법
US6979836B2 (en) * 2001-08-29 2005-12-27 D-Wave Systems, Inc. Superconducting low inductance qubit
FR2839389B1 (fr) 2002-05-03 2005-08-05 Commissariat Energie Atomique Dispositif de bit quantique supraconducteur a jonctions josephson
JP4745624B2 (ja) 2004-06-10 2011-08-10 独立行政法人情報通信研究機構 メサ型超伝導素子及びその製造方法
JP5048350B2 (ja) 2007-01-26 2012-10-17 日本電信電話株式会社 メモリ装置
US8735326B2 (en) * 2010-05-19 2014-05-27 Northrop Grumman Systems Corporation Methods of forming superconductor circuits
US9355362B2 (en) * 2011-11-11 2016-05-31 Northrop Grumman Systems Corporation Quantum bits and method of forming the same
US9768371B2 (en) * 2012-03-08 2017-09-19 D-Wave Systems Inc. Systems and methods for fabrication of superconducting integrated circuits
EP2946414A4 (en) 2013-01-18 2016-09-14 Univ Yale METHOD FOR PRODUCING A SUPERCONDITIONING DEVICE WITH AT LEAST ONE CHAMBER
US9425376B2 (en) * 2013-12-23 2016-08-23 Intermolecular, Inc. Plasma cleaning of superconducting layers
WO2016000836A1 (en) * 2014-07-02 2016-01-07 University Of Copenhagen A semiconductor josephson junction and a transmon qubit related thereto
US10381542B2 (en) * 2015-04-30 2019-08-13 International Business Machines Corporation Trilayer Josephson junction structure with small air bridge and no interlevel dielectric for superconducting qubits
CA3008825C (en) * 2015-12-15 2021-05-25 Google Llc Superconducting bump bonds

Also Published As

Publication number Publication date
CA3036489A1 (en) 2018-03-22
US20190259931A1 (en) 2019-08-22
EP3703141B1 (en) 2021-08-04
KR20190042720A (ko) 2019-04-24
WO2018052424A1 (en) 2018-03-22
JP2019532506A (ja) 2019-11-07
CN109804477A (zh) 2019-05-24
EP3703141A1 (en) 2020-09-02
CN109804477B (zh) 2023-05-26
KR102208348B1 (ko) 2021-01-27
JP6790245B2 (ja) 2020-11-25
CA3036489C (en) 2021-07-27
US10957841B2 (en) 2021-03-23
EP3488474B1 (en) 2020-04-29
EP3488474A1 (en) 2019-05-29

Similar Documents

Publication Publication Date Title
CN109804477B (zh) 用于减少离子研磨损坏的覆盖层
US20230004848A1 (en) Integrating circuit elements in a stacked quantum computing device
US11849652B2 (en) Reducing dissipation and frequency noise in quantum devices using a local vacuum cavity
CN110235150B (zh) 选择性覆盖以减少量子比特失相
JP2020503690A (ja) 寄生容量を減少させ、誘導性結合器モードに結合するデバイスおよび方法
US20200152851A1 (en) Systems and methods for fabricating superconducting integrated circuits
CN111868757B (zh) 减少量子比特系统中的寄生电容
US20230225223A1 (en) Josephson junctions with reduced stray inductance
CN109844642B (zh) 防止光致抗蚀剂显影剂蚀刻的缓冲层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination