CN114512594A - 超导量子比特及其制备方法、量子储存器及量子计算机 - Google Patents
超导量子比特及其制备方法、量子储存器及量子计算机 Download PDFInfo
- Publication number
- CN114512594A CN114512594A CN202011166998.4A CN202011166998A CN114512594A CN 114512594 A CN114512594 A CN 114512594A CN 202011166998 A CN202011166998 A CN 202011166998A CN 114512594 A CN114512594 A CN 114512594A
- Authority
- CN
- China
- Prior art keywords
- josephson junction
- layer
- superconducting
- quantum
- superconducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 title claims abstract description 73
- 238000002360 preparation method Methods 0.000 title abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 127
- 238000000034 method Methods 0.000 claims abstract description 61
- 238000000992 sputter etching Methods 0.000 claims abstract description 54
- 239000010410 layer Substances 0.000 claims description 175
- 238000000151 deposition Methods 0.000 claims description 23
- 238000000231 atomic layer deposition Methods 0.000 claims description 22
- 238000005240 physical vapour deposition Methods 0.000 claims description 22
- 238000005229 chemical vapour deposition Methods 0.000 claims description 18
- 230000000694 effects Effects 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 238000003860 storage Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 13
- 239000010955 niobium Substances 0.000 claims description 13
- 229910052715 tantalum Inorganic materials 0.000 claims description 13
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052758 niobium Inorganic materials 0.000 claims description 12
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 12
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000000609 electron-beam lithography Methods 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 229910010272 inorganic material Inorganic materials 0.000 claims description 4
- 239000011147 inorganic material Substances 0.000 claims description 4
- 230000002194 synthesizing effect Effects 0.000 claims description 3
- 230000009471 action Effects 0.000 claims description 2
- 239000011247 coating layer Substances 0.000 claims description 2
- 239000012636 effector Substances 0.000 claims 3
- 239000000758 substrate Substances 0.000 abstract description 40
- 230000008569 process Effects 0.000 abstract description 30
- 238000005516 engineering process Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000011241 protective layer Substances 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 244000235115 Alocasia x amazonica Species 0.000 description 1
- YTPZWYPLOCEZIX-UHFFFAOYSA-N [Nb]#[Nb] Chemical compound [Nb]#[Nb] YTPZWYPLOCEZIX-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000011066 ex-situ storage Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
- G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0884—Treatment of superconductor layers by irradiation, e.g. ion-beam, electron-beam, laser beam or X-rays
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/805—Constructional details for Josephson-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/80—Constructional details
- H10N60/83—Element shape
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Data Mining & Analysis (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- Evolutionary Computation (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computational Mathematics (AREA)
- Artificial Intelligence (AREA)
- Optics & Photonics (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种超导量子比特及其制备方法、量子储存器及量子计算机。其中，该超导量子比特包括：约瑟夫森结和非约瑟夫森结部分，其中，非约瑟夫森结部分包括：第0层超导材料层，其中，第0层超导材料层为在制备超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在非约瑟夫森结部分积淀的超导材料。本发明解决了相关技术中，在超导量子比特的制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，导致降低超导量子比特寿命的技术问题。
Description
技术领域
本发明涉及量子计算领域，具体而言，涉及一种超导量子比特及其制备方法、量子储存器及量子计算机。
背景技术
降低超导量子比特的损耗，是实现可靠超导量子计算的关键之一。在超导量子比特的制备过程中，其关键部分，约瑟夫森结的制备，需要使用离子铣削(ion milling)工艺对衬底表面进行原位处理，以提高约瑟夫森结的性能和可控性。但同时，ion milling会对超导量子比特的其他部分(如电容电极)的衬底表面造成损害。
在超导量子比特的现有制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，降低超导量子比特寿命。
针对上述的问题，目前尚未提出有效的解决方案。
发明内容
本发明实施例提供了一种超导量子比特及其制备方法、量子储存器及量子计算机，以至少解决相关技术中，在超导量子比特的制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，导致降低超导量子比特寿命的技术问题。
根据本发明实施例的一个方面，提供了一种超导量子比特，包括：约瑟夫森结和非约瑟夫森结部分，其中，所述非约瑟夫森结部分包括：第0层超导材料层，其中，所述第0层超导材料层为在制备所述超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在所述非约瑟夫森结部分积淀的超导材料。
可选地，所述第0层超导材料层的超导材料包括以下至少之一：铝，钽、铌、氮化钛。
可选地，所述约瑟夫森结包括：在对约瑟夫森结和非约瑟夫森结部分进行离子铣削后，由第1层超导材料积淀的约瑟夫森结第1层电极，约瑟夫森结绝缘层和由第2层超导材料积淀的约瑟夫森结第2层电极。
可选地，所述1层超导材料和所述第2层超导材料均包括以下至少之一：铝，钽、铌、氮化钛。
可选地，所述约瑟夫森结绝缘层包括以下至少之一：通过氧化的方式产生的氧化物，通过物理气相沉积PVD方式形成的PVD镀膜，通过化学气相沉积CVD方式合成的CVD镀层，通过原子层沉积ALD方式形成的ALD沉积膜。
根据本发明实施例的另一方面，还提供了一种超导量子比特的制备方法，包括：制备掩膜结构，其中，所述掩膜结构用于确定出约瑟夫森结和非约瑟夫森结部分；在所述非约瑟夫森结部分积淀第0层超导材料层；对约瑟夫森结和非约瑟夫森结部分进行离子铣削；制备约瑟夫森结第1层电极，约瑟夫森结绝缘层和约瑟夫森结第2层电极；去除所述掩膜结构，得到所述超导量子比特。
可选地，所述掩膜结构的材料包括以下至少之下：光学光刻胶，电子束光刻EBL光刻胶，无机材料。
可选地，在所述非约瑟夫森结部分积淀第0层超导材料层包括：在所述超导量子比特所在的空间xyz坐标中，以在x-y平面内与x轴成第一角度，与z轴成第二角度，进行第0层超导材料积淀，使所述约瑟夫森结受掩膜阴影效应阻挡，无超导材料积淀，而所述非约瑟夫森结部分积淀超导材料。
可选地，制备所述约瑟夫森结第1层电极包括：以在x-y平面内与x平行，与z轴成第三角度进行第1层超导材料积淀，制备所述约瑟夫森结第1层电极。
可选地，通过以下方式至少之一，制备所述约瑟夫森结绝缘层：通过氧化反应产生氧化物的方式，制备所述约瑟夫森结绝缘层；通过物理气相沉积PVD形成PVD镀膜的方式，制备所述约瑟夫森结绝缘层；通过化学气相沉积CVD合成CVD镀层的方式，制备所述约瑟夫森结绝缘层；通过原子层沉积ALD形成ALD沉积膜的方式，制备所述约瑟夫森结绝缘层。
可选地，制备所述约瑟夫森结第2层电极包括：以在x-y平面内与y平行，与z轴成第四角度进行第2层超导材料积淀，制备约瑟夫森结第2层电极。
可选地，所述第0层超导材料层，所述第1层电极和所述第2层电极所采用的超导材料均包括以下至少之一：铝，钽、铌、氮化钛。
根据本发明实施例的一方面，提供了一种量子储存器，包括：采用超导量子比特对量子计算信息进行存储，其中，所述超导量子比特采用上述任一项所述的超导量子比特制备方法制备而成。
根据本发明实施例的另一方面，提供了一种量子计算机，包括：量子储存器和量子效应器，其中，所述量子储存器和所述量子效应器均通过上述任一项所述的超导量子比特构成的量子态进行量子操控。
根据本发明实施例的再一方面，提供了一种量子计算机，包括：量子晶体管、量子储存器和量子效应器，其中，所述量子晶体管用于实现晶体管的开关作用，所述量子储存器，用于对量子计算信息进行存储，所述量子效应器，用于对量子算法和量子编码进行控制，其中，所述量子晶体管，所述量子储存器和所述量子效应器均通过超导量子比特构成的量子态进行量子操控，其中，所述超导量子比特包括：约瑟夫森结和非约瑟夫森结部分，其中，所述非约瑟夫森结部分包括：第0层超导材料层，其中，所述第0层超导材料层为在制备所述超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在所述非约瑟夫森结部分积淀的超导材料。
在本发明实施例中，采用在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在所述非约瑟夫森结部分积淀的超导材料的方式，通过在非约瑟夫森结部分制备第0层超导材料层，达到了对非约瑟夫森结部分的衬底表面进行保护的目的，从而实现了避免损坏非约瑟夫森结部分的衬底表面，减小了非约瑟夫森结部分的衬底表面的介电损耗，达到提高超导量子比特寿命的技术效果，进而解决了相关技术中，在超导量子比特的制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，导致降低超导量子比特寿命的技术问题。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例提供的超导量子比特的结构示意图；
图2是根据本发明实施例提供的超导量子比特的制备方法的流程图；
图3a是根据本发明实施例提供的低损耗超导量子比特制备方法中步骤a,b的示意图；
图3b是根据本发明实施例提供的低损耗超导量子比特制备方法中步骤c,d的示意图；
图3c是根据本发明实施例提供的低损耗超导量子比特制备方法中步骤e,f的示意图；
图4是根据本发明实施例提供的量子计算机的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
首先，在对本申请实施例进行描述的过程中出现的部分名词或术语适用于如下解释：
掩膜：在半导体制造中，许多芯片工艺步骤采用光刻技术，用于这些步骤的图形“底片”称为掩膜(也称作“掩模”)，其作用是：在硅片上选定的区域中对一个不透明的图形模板遮盖，继而下面的腐蚀或扩散将只影响选定的区域以外的区域。
图像掩膜与其类似，用选定的图像、图形或物体，对处理的图像(全部或局部)进行遮挡，来控制图像处理的区域或处理过程。
光刻胶：一种有机化合物，它被紫外光曝光后，在显影溶液中的溶解度会发生变化。硅片制造中所用的光刻胶以液态涂在硅片表面，而后被干燥成胶膜。
Ion milling:离子铣削，利用离子束对固体表面进行铣加工的技术,例如，通过离子束轰击在微纳尺度上减薄材料或清理表面的技术。离子铣技术的优点是表面加工精度非常高，表面损伤小。
PR:photoresist光学光刻胶。
Lift off:剥离，一种微纳加工中使用的图形转移方法。
Al:Aluminum铝。
EBL:e-beam lithography电子束光刻。
Ta：Tantalum钽。
Nb：Niobium铌。
TiN：Titanium nitride氮化钛。
实施例1
根据本发明实施例，还提供了一种超导量子比特，图1是根据本发明实施例提供的超导量子比特的结构示意图，如图1所示，该超导量子比特10包括：约瑟夫森结12和非约瑟夫森结部分14，其中，该非约瑟夫森结部分14包括：第0层超导材料层(图中阴影部分底部)，其中，第0层超导材料层为在制备超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在非约瑟夫森结部分积淀的超导材料。
在本发明实施例中，采用在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在非约瑟夫森结部分积淀的超导材料的方式，通过在非约瑟夫森结部分制备第0层超导材料层，达到了对非约瑟夫森结部分的衬底表面进行保护的目的，从而实现了避免损坏非约瑟夫森结部分的衬底表面，减小了非约瑟夫森结部分的衬底表面的介电损耗，达到提高超导量子比特寿命的技术效果，进而解决了相关技术中，在超导量子比特的制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，导致降低超导量子比特寿命的技术问题。
作为一种可选的实施例，第0层超导材料层的超导材料可以包括多种，例如，可以包括以下至少之一：铝，钽、铌、氮化钛。需要说明的是，上述列举的超导材料并非穷举，本领域技术人员根据本领域所掌握的知识能用于避免损坏的非约瑟夫森结部分的衬底表面的其它超导材料也属于本申请一部分。
作为一种可选的实施例，约瑟夫森结包括：在对约瑟夫森结和非约瑟夫森结部分进行离子铣削后，由第1层超导材料积淀的约瑟夫森结第1层电极，约瑟夫森结绝缘层和由第2层超导材料积淀的约瑟夫森结第2层电极。因此，在制备了掩膜结构后，在非约瑟夫森结部分积淀的超导材料后，在该约瑟夫森结和非约瑟夫森结部分上进行离子铣削，约瑟夫森结的衬底表面因无超导材料保护得以清洁处理,而非约瑟夫森结部分因第0层超导材料层得以保护，因而对非约瑟夫森结部分的衬底表面进行了保护，从而有效避免了损坏非约瑟夫森结部分的衬底表面，减小了非约瑟夫森结部分的衬底表面的介电损耗。
作为一种可选的实施例，在非约瑟夫森结部分制备的第0层超导材料层的厚度可以不同。例如，可根据设计需要，通过调节第0层超导材料保护层厚度，在离子铣削刻蚀掉第0层保护层的时间内，部分地对非约瑟夫森结部分衬底表面进行离子铣削处理，实现在不同区域施加可控的、不同程度的离子铣削强度。或者，通过对第0层超导材料以不同角度分步积淀，实现在非约瑟夫森结部分中存在元器件的位置该第0层超导材料保护层的厚度大一些，在非约瑟夫森结部分中不存在元器件的位置该第0层超导材料保护层的厚度小一些。
作为一种可选的实施例，上述第1层超导材料和第2层超导材料均可以与上述第0层超导材料层的超导材料类似，即均可以包括以下至少之一：铝，钽、铌、氮化钛。
作为一种可选的实施例，约瑟夫森结绝缘层也可以是通过多种方式得到的，例如，可以包括以下至少之一：通过氧化的方式产生的氧化物，通过物理气相沉积(PhysicalVapor Deposition，简称为PVD)方式形成的PVD镀膜，通过化学气相沉积(Chemical VapourDeposition，简称为CVD)方式合成的CVD镀层，通过原子层沉积(atomic layerdeposition，简称为ALD)方式形成的ALD沉积膜。需要指出的是，上述所列举的方式也并非穷举，其它能够实现约瑟夫森结绝缘层功能的材料均可以作为本申请的一部分。
图2是根据本发明实施例提供的超导量子比特的制备方法的流程图，如图2所示，该流程包括如下步骤：
步骤S202，制备掩膜结构，其中，掩膜结构用于确定出约瑟夫森结和非约瑟夫森结部分；
步骤S204，在非约瑟夫森结部分积淀第0层超导材料层；
步骤S206，对约瑟夫森结和非约瑟夫森结部分进行离子铣削，其中，约瑟夫森结的衬底表面因无超导材料保护得以清洁处理,非约瑟夫森结部分因第0层超导材料层得以保护；
步骤S208，制备约瑟夫森结第1层电极，约瑟夫森结绝缘层和约瑟夫森结第2层电极；
步骤S210，去除掩膜结构，得到超导量子比特。
在本发明实施例中，采用在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在非约瑟夫森结部分积淀的超导材料的方式，即在非约瑟夫森结部分制备第0层超导材料层，达到了对非约瑟夫森结部分的衬底表面进行保护的目的，从而实现了避免损坏非约瑟夫森结部分的衬底表面，减小了非约瑟夫森结部分的衬底表面的介电损耗，达到提高超导量子比特寿命的技术效果，进而解决了相关技术中，在超导量子比特的制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，导致降低超导量子比特寿命的技术问题。
作为一种可选的实施例，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削时，在对其中的非约瑟夫森结部分进行离子铣削处理时，实现在不同区域施加可控的、不同程度的离子铣削强度。即在非约瑟夫森结部分制备的第0层超导材料层的厚度可以不同。例如，可根据设计需要，通过调节第0层超导材料保护层厚度，在离子铣削刻蚀掉第0层保护层的时间内，部分地对非约瑟夫森结部分衬底表面进行离子铣削处理，实现在不同区域施加可控的、不同程度的离子铣削强度。或者，通过对第0层超导材料以不同角度分步积淀，实现在非约瑟夫森结部分中存在元器件的位置该第0层超导材料保护层的厚度大一些，在非约瑟夫森结部分中不存在元器件的位置该第0层超导材料保护层的厚度小一些。或者，如果整个非约瑟夫森结部分的第0层超导材料层的厚度相同，在对非约瑟夫森结部分进行离子铣削处理时，针对存在元器件的位置离子铣削强度小一些，在不存在元器件的位置离子铣削强度可以大一些。
作为一种可选的实施例，掩膜结构的材料可以包括多种，例如，包括以下至少之下：光学光刻胶，电子束光刻EBL光刻胶，无机材料。此处所列举的掩膜结构的材料也并非穷举，本领域技术人员可以根据需要选择其它的材料。
作为一种可选的实施例，在非约瑟夫森结部分积淀第0层超导材料层时，可以采用多种方式，例如，可以采用以下方式来实现：在超导量子比特所在的空间xyz坐标中，以在x-y平面内与x轴成第一角度，与z轴成第二角度，进行第0层超导材料积淀，使约瑟夫森结受掩膜阴影效应阻挡，无超导材料积淀，而非约瑟夫森结部分积淀超导材料。通过上述处理，根据对上述第一角度，第二角度的选择，达到在进行第0层超导材料积淀时，使约瑟夫森结无超导材料积淀，而非约瑟夫森结部分积淀超导材料，为后续进行离子铣削时，通过积淀超导材料得以保护该非约瑟夫森结部分，避免对该非约瑟夫森结部分的介电损耗。
作为一种可选的实施例，制备约瑟夫森结第1层电极时，也可以采用多种方式，例如，可以采用以下方式实现：同样在超导量子比特所在的空间xyz坐标中，以在x-y平面内与x平行，与z轴成第三角度进行第1层超导材料积淀，制备约瑟夫森结第1层电极。即通过上述第三角度的选择，进行第1层超导材料积淀，从而制备约瑟夫森结第1层电极。
作为一种可选的实施例，制备约瑟夫森结绝缘层时，也可以采用多种方式，例如，可以通过以下方式至少之一，制备约瑟夫森结绝缘层：通过氧化反应产生氧化物的方式，制备约瑟夫森结绝缘层；通过物理气相沉积PVD形成PVD镀膜的方式，制备约瑟夫森结绝缘层；通过化学气相沉积CVD合成CVD镀层的方式，制备约瑟夫森结绝缘层；通过原子层沉积ALD形成ALD沉积膜的方式，制备约瑟夫森结绝缘层。
作为一种可选的实施例，制备约瑟夫森结第2层电极时，与制备约瑟夫森结第1层电极类似，也可以采用多种方式，例如，可以采用以下方式来实现：以在x-y平面内与y平行，与z轴成第四角度进行第2层超导材料积淀，制备约瑟夫森结第2层电极。
作为一种可选的实施例，第0层超导材料层，第1层电极和第2层电极所采用的超导材料均可以是多种类型，例如，可以包括以下至少之一：铝，钽、铌、氮化钛。
在相关技术的超导量子比特制备的一种方法中，ion milling使用在第一层超导材料层(如Al)的沉积前。Ion milling工艺不具有区域选择性，将不加区分地作用于所有光刻后未被PR遮掩的结构区域。对于非约瑟夫森结部分的衬底表面，将会造成较大损害。在进行超导材料层沉积于此受损衬底表面后，此表面将会存在可观的介电损耗，降低超导量子比特寿命。因而在现有制备方法下，被ion milling处理过的非约瑟夫森结部分的衬底表面，会带来可观的介电损耗，降低超导量子比特寿命。
另一种超导量子比特制备的工艺路线中，会首先使用额外的图形转移工艺制备大尺寸的非约瑟夫森结区，然后对约瑟夫森结部分进行单独制备，其中涵盖ion milling工艺。这种工艺路线，避免了ion milling对非约瑟夫森结区衬底表面的损害，但工艺复杂度显著增加：需要进行一系列的超导材料层积淀-光刻-腐蚀或刻蚀-掩膜去除，或者光刻-超导材料层积淀-剥离的额外工艺，增加了工艺步骤，降低了良率。同时，单独制备的约瑟夫森结部分与先行制备的大尺寸非约瑟夫森结部分需进行良好电学连接，存在潜在接触电阻问题，或需更多额外工艺得以解决。
鉴于上述问题，在本发明的可选实施方式中，提出了一种新型的低损耗超导量子比特制备方法，避免了超导量子比特非约瑟夫森结区域的衬底表面被ion milling工艺所损害，从而能够有效减小非约瑟夫森结区衬底表面的介电损耗，对提高超导量子比特性有直接帮助。
图3a是根据本发明实施例提供的低损耗超导量子比特制备方法中步骤a,b的示意图，图3b是根据本发明实施例提供的低损耗超导量子比特制备方法中步骤c,d的示意图，图3c是根据本发明实施例提供的低损耗超导量子比特制备方法中步骤e,f的示意图，如图3a,3b,3c所示，该方法包括如下处理：
a、制备lift off工艺所需掩膜结构(图3a中以PR为例)，定义出约瑟夫森结区(细十字交叉部分)和其他大面积结构。需要说明的是，在本发明实施例中，掩膜部分，以光学光刻胶(PR)为例；在具体实现时，也可以以其它方式实现，例如，可以是EBL光刻胶，或者无机材料实现。
b、以在x-y平面内与x轴成alpha(α)角度、同时与z轴成90-theta(90-θ)角度进行第0层超导材料积淀(图3a中以Al为例，定义为Al0层，其中，在图3a中采用向左倾斜的斜线部分表示)；通过选择α、θ角度，使约瑟夫森结区受掩膜阴影效应阻挡，无超导材料积淀。
c、对约瑟夫森结和非约瑟夫森结部分(即全体结构)进行ion milling工艺(在图3b中以Ar离子为例进行ion milling工艺，以向下的箭头表示Ar离子流(Ar ion flux))；约瑟夫森结区无超导材料保护，其衬底表面得以清洁处理(图3b中采用向右倾斜的斜线部分表示该离子铣削清洁过的表面(ion milling cleaned surface),其中，在图3b中采用3b1进行标识)；其余大面积结构部分存在第0层超导材料保护，其衬底表面得以保护。
d、以在x-y平面内与x平行、同时与z轴成90-theta2角度进行第1层超导材料积淀(图3b中以Al为例，定义为Al1层，其中，在图3b中，在非约瑟夫森结部分表示为在向左倾斜的斜线部分(即Al0层)上加上的横线部分，即采用向左倾斜的斜线部分加上横线部分表示Al0+Al1。在约瑟夫森结部分表示为在向右倾斜的斜线部分(即离子铣削清洁过的表面)上加上的横线部分(由于积淀的角度，与x平行的部分才有该Al1层，因此在图3b中仅与x平行的部分有该横线))，制备约瑟夫森结第1层电极；随后制备约瑟夫森结绝缘层(图3b中以oxide layer(图中简写为OL)为例，在图3b中以在约瑟夫森结部分积淀Al1层后加上的点来表示，即在图3b中在向右倾斜的斜线部分，在x平行的部分有横线后覆盖点后的部分表示该约瑟夫森结绝缘层，图3b中以3b2标识)。其中，约瑟夫森结绝缘层的制备，以氧化(oxidation)为例；在具体实现方案中，也可以PVD、CVD、ALD等其他方式实现。
e、以在x-y平面内与y平行、同时与z轴成90-theta3角度进行第2层超导材料积淀(图3c中以Al为例，定义为Al2层，其中，在图3c中，在非约瑟夫森结部分表示为在向左倾斜的斜线部分(即Al0层)加上横线部分(即Al1层)再加上的竖线部分，即采用向左倾斜的斜线部分加上横线部分再加上竖线部分表示Al0+Al1+Al2。在约瑟夫森结部分表示为在向右倾斜的斜线部分(即离子铣削清洁过的表面)上加上的竖线部分(由于积淀的角度，与y平行的部分才有该Al2层，因此在图3c中仅与y平行的部分有该竖线))，制备约瑟夫森结第2层电极。
f、去除掩膜层，以lift off方式释放所有结构，完成超导量子比特制备。
需要指出的是，本实施例中所采用的超导材料可以采用多种，在本发明实施例中以Al为例进行说明，但也可以采用例如，Ta、Nb、TiN等其他超导材料实现。
通过上述可选实施方式，采用三重超导材料层投影积淀，通过第0层超导材料，实现了在ion milling工艺前，对非约瑟夫森结区大面积结构区域衬底表面的保护，避免了ion milling对该区域衬底表面的损害，进而减小了ion milling工艺对该区域衬底表面的介电损耗，提高了超导量子比特寿命。同时无需增加额外非原位工艺步骤，保持了工艺简洁性，提高了良率。
另外，采用上述可选实施方式，无需通过额外工艺制备非约瑟夫森结区结构，所有工艺步骤原位进行。图形化次数为最少数量(1次)，保持了工艺简洁性，提高了良率。同时约瑟夫森结和其他结构一体化制备，不存在电学接触问题。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该软件产品存储在一个存储介质中，包括若干指令用以使得一台终端设备执行本发明各个实施例的方法。
实施例2
根据本发明实施例，还提供了一种量子储存器，该量子存储器采用超导量子比特对量子计算信息进行存储，其中，超导量子比特采用上述实施例1的超导量子比特的制备方法制备而成。
根据本发明实施例，还提供了一种量子计算机，该量子计算机包括：量子储存器和量子效应器，其中，量子储存器和量子效应器均通过上述任一项的超导量子比特构成的量子态进行量子操控。
根据本发明实施例，还提供了一种量子计算机，图4是根据本发明实施例提供的量子计算机的结构示意图，如图4所示，该量子计算机包括：量子晶体管42、量子储存器44和量子效应器46，三者相互通信，其中，量子晶体管42，用于实现晶体管的开关作用，量子储存器44，用于对量子计算信息进行存储，量子效应器46，用于对量子算法和量子编码进行控制，其中，量子晶体管，量子储存器和量子效应器均通过超导量子比特构成的量子态进行量子操控，其中，超导量子比特包括：约瑟夫森结和非约瑟夫森结部分，其中，非约瑟夫森结部分包括：第0层超导材料层，其中，第0层超导材料层为在制备超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在非约瑟夫森结部分积淀的超导材料。
可选地，第0层超导材料层的超导材料包括以下至少之一：铝，钽、铌、氮化钛。
可选地，约瑟夫森结包括：在对约瑟夫森结和非约瑟夫森结部分进行离子铣削后，由第1层超导材料积淀的约瑟夫森结第1层电极，约瑟夫森结绝缘层和由第2层超导材料积淀的约瑟夫森结第2层电极。
可选地，1层超导材料和第2层超导材料均包括以下至少之一：铝，钽、铌、氮化钛。
可选地，约瑟夫森结绝缘层包括以下至少之一：通过氧化的方式产生的氧化物，通过物理气相沉积PVD方式形成的PVD镀膜，通过化学气相沉积CVD方式合成的CVD镀层，通过原子层沉积ALD方式形成的ALD沉积膜。
采用本发明可选实施方式，采用在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在非约瑟夫森结部分积淀的超导材料的方式，即在非约瑟夫森结部分制备第0层超导材料层，达到了对非约瑟夫森结部分的衬底表面进行保护的目的，从而实现了避免损坏非约瑟夫森结部分的衬底表面，减小了非约瑟夫森结部分的衬底表面的介电损耗，达到提高超导量子比特寿命的技术效果，进而解决了相关技术中，在超导量子比特的制备方法下，采用离子铣削工艺处理衬底表面，会存在可观的介电损耗，导致降低超导量子比特寿命的技术问题。
本领域普通技术人员可以理解，图4所示的结构仅为示意，图4并不对上述电子装置的结构造成限定。例如，量子计算机还可包括比图4中所示更多或者更少的组件，或者具有与图4所示不同的配置。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令终端设备相关的硬件来完成，该程序可以存储于一量子计算机可读存储介质中。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个量子计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该量子计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台量子计算机设备执行本发明各个实施例所述方法的全部或部分步骤。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种超导量子比特，其特征在于，包括：约瑟夫森结和非约瑟夫森结部分，其中，所述非约瑟夫森结部分包括：第0层超导材料层，其中，所述第0层超导材料层为在制备所述超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在所述非约瑟夫森结部分积淀的超导材料。
2.根据权利要求1所述的超导量子比特，其特征在于，所述第0层超导材料层的超导材料包括以下至少之一：铝，钽、铌、氮化钛。
3.根据权利要求1所述的超导量子比特，其特征在于，所述约瑟夫森结包括：在对约瑟夫森结和非约瑟夫森结部分进行离子铣削后，由第1层超导材料积淀的约瑟夫森结第1层电极，约瑟夫森结绝缘层和由第2层超导材料积淀的约瑟夫森结第2层电极。
4.根据权利要求3所述的超导量子比特，其特征在于，所述1层超导材料和所述第2层超导材料均包括以下至少之一：铝，钽、铌、氮化钛。
5.根据权利要求3所述的超导量子比特，其特征在于，所述约瑟夫森结绝缘层包括以下至少之一：
通过氧化的方式产生的氧化物，通过物理气相沉积PVD方式形成的PVD镀膜，通过化学气相沉积CVD方式合成的CVD镀层，通过原子层沉积ALD方式形成的ALD沉积膜。
6.一种超导量子比特的制备方法，其特征在于，包括：
制备掩膜结构，其中，所述掩膜结构用于确定出约瑟夫森结和非约瑟夫森结部分；
在所述非约瑟夫森结部分积淀第0层超导材料层；
对所述约瑟夫森结和所述非约瑟夫森结部分进行离子铣削；
制备约瑟夫森结第1层电极，约瑟夫森结绝缘层和约瑟夫森结第2层电极；
去除所述掩膜结构，得到所述超导量子比特。
7.根据权利要求6所述的方法，其特征在于，所述掩膜结构的材料包括以下至少之下：光学光刻胶，电子束光刻EBL光刻胶，无机材料。
8.根据权利要求6所述的方法，其特征在于，在所述非约瑟夫森结部分积淀第0层超导材料层包括：
在所述超导量子比特所在的空间xyz坐标中，以在x-y平面内与x轴成第一角度，与z轴成第二角度，进行第0层超导材料积淀，使所述约瑟夫森结受掩膜阴影效应阻挡，无超导材料积淀，而所述非约瑟夫森结部分积淀超导材料。
9.根据权利要求8所述的方法，其特征在于，制备所述约瑟夫森结第1层电极包括：
以在x-y平面内与x平行，与z轴成第三角度进行第1层超导材料积淀，制备所述约瑟夫森结第1层电极。
10.根据权利要求9所述的方法，其特征在于，通过以下方式至少之一，制备所述约瑟夫森结绝缘层：
通过氧化反应产生氧化物的方式，制备所述约瑟夫森结绝缘层；
通过物理气相沉积PVD形成PVD镀膜的方式，制备所述约瑟夫森结绝缘层；
通过化学气相沉积CVD合成CVD镀层的方式，制备所述约瑟夫森结绝缘层；
通过原子层沉积ALD形成ALD沉积膜的方式，制备所述约瑟夫森结绝缘层。
11.根据权利要求10所述的方法，其特征在于，制备所述约瑟夫森结第2层电极包括：
以在x-y平面内与y平行，与z轴成第四角度进行第2层超导材料积淀，制备约瑟夫森结第2层电极。
12.根据权利要求11所述的方法，其特征在于，所述第0层超导材料层，所述第1层电极和所述第2层电极所采用的超导材料均包括以下至少之一：铝，钽、铌、氮化钛。
13.一种量子储存器，其特征在于，包括：采用超导量子比特对量子计算信息进行存储，其中，所述超导量子比特采用权利要求6至12中任一项所述的方法制备而成。
14.一种量子计算机，其特征在于，包括：量子储存器和量子效应器，其中，所述量子储存器和所述量子效应器均通过权利要求1至5中任一项所述的超导量子比特构成的量子态进行量子操控。
15.一种量子计算机，其特征在于，包括：量子晶体管、量子储存器和量子效应器，其中，所述量子晶体管用于实现晶体管的开关作用，所述量子储存器，用于对量子计算信息进行存储，所述量子效应器，用于对量子算法和量子编码进行控制，其中，
所述量子晶体管，所述量子储存器和所述量子效应器均通过超导量子比特构成的量子态进行量子操控，其中，
所述超导量子比特包括：约瑟夫森结和非约瑟夫森结部分，其中，所述非约瑟夫森结部分包括：第0层超导材料层，其中，所述第0层超导材料层为在制备所述超导量子比特载体时，在对约瑟夫森结和非约瑟夫森结部分进行离子铣削前，在所述非约瑟夫森结部分积淀的超导材料。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166998.4A CN114512594A (zh) | 2020-10-27 | 2020-10-27 | 超导量子比特及其制备方法、量子储存器及量子计算机 |
| JP2023519477A JP2023547322A (ja) | 2020-10-27 | 2021-10-19 | 超伝導量子ビットおよびその作製方法、量子ストレージデバイス、ならびに量子コンピュータ |
| US17/505,086 US20220131064A1 (en) | 2020-10-27 | 2021-10-19 | Superconducting qubit and preparation method thereof, quantum storage device, and quantum computer |
| EP21887200.0A EP4238147A1 (en) | 2020-10-27 | 2021-10-19 | Superconducting qubit and preparation method thereof, quantum storage device, and quantum computer |
| PCT/US2021/055567 WO2022093575A1 (en) | 2020-10-27 | 2021-10-19 | Superconducting qubit and preparation method thereof, quantum storage device, and quantum computer |
| AU2021370886A AU2021370886A1 (en) | 2020-10-27 | 2021-10-19 | Superconducting qubit and preparation method thereof, quantum storage device, and quantum computer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166998.4A CN114512594A (zh) | 2020-10-27 | 2020-10-27 | 超导量子比特及其制备方法、量子储存器及量子计算机 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114512594A true CN114512594A (zh) | 2022-05-17 |
Family
ID=81257603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011166998.4A Pending CN114512594A (zh) | 2020-10-27 | 2020-10-27 | 超导量子比特及其制备方法、量子储存器及量子计算机 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220131064A1 (zh) |
| EP (1) | EP4238147A1 (zh) |
| JP (1) | JP2023547322A (zh) |
| CN (1) | CN114512594A (zh) |
| AU (1) | AU2021370886A1 (zh) |
| WO (1) | WO2022093575A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115458675A (zh) * | 2022-11-11 | 2022-12-09 | 阿里巴巴达摩院(杭州)科技有限公司 | 钽金属薄膜处理方法、量子器件及量子芯片 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115697027B (zh) * | 2022-10-20 | 2024-05-07 | 本源量子计算科技（合肥）股份有限公司 | 一种约瑟夫森结的制备方法、量子电路、量子芯片 |
| CN115759272B (zh) * | 2022-11-17 | 2023-12-12 | 本源量子计算科技（合肥）股份有限公司 | 超导量子比特电路及其制备方法和量子计算机 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030102470A1 (en) * | 2001-08-30 | 2003-06-05 | Evgeni Il'ichev | Oxygen doping of josephson junctions |
| US6926921B2 (en) * | 2003-05-05 | 2005-08-09 | Hewlett-Packard Development Company, L.P. | Imprint lithography for superconductor devices |
| US7977668B2 (en) * | 2007-05-23 | 2011-07-12 | Northwestern University | Multilayer structure with zirconium-oxide tunnel barriers and applications of same |
| EP2401776B1 (en) * | 2009-02-27 | 2016-08-10 | D-Wave Systems Inc. | Systems and methods for fabrication of superconducting integrated circuits |
| WO2016000836A1 (en) * | 2014-07-02 | 2016-01-07 | University Of Copenhagen | A semiconductor josephson junction and a transmon qubit related thereto |
| US10426467B2 (en) * | 2016-04-15 | 2019-10-01 | Ethicon Llc | Surgical instrument with detection sensors |
| CN116685191A (zh) * | 2016-09-15 | 2023-09-01 | 谷歌有限责任公司 | 制造允许电流流动的电接触结的方法 |
| US10720563B1 (en) * | 2018-11-13 | 2020-07-21 | Google Llc | Quantum processor design to increase control footprint |
| US11552238B2 (en) * | 2019-04-11 | 2023-01-10 | New York University | Systems and methods for qubit fabrication |
-
2020
- 2020-10-27 CN CN202011166998.4A patent/CN114512594A/zh active Pending
-
2021
- 2021-10-19 WO PCT/US2021/055567 patent/WO2022093575A1/en active Application Filing
- 2021-10-19 AU AU2021370886A patent/AU2021370886A1/en active Pending
- 2021-10-19 EP EP21887200.0A patent/EP4238147A1/en not_active Withdrawn
- 2021-10-19 JP JP2023519477A patent/JP2023547322A/ja active Pending
- 2021-10-19 US US17/505,086 patent/US20220131064A1/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115458675A (zh) * | 2022-11-11 | 2022-12-09 | 阿里巴巴达摩院(杭州)科技有限公司 | 钽金属薄膜处理方法、量子器件及量子芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220131064A1 (en) | 2022-04-28 |
| EP4238147A1 (en) | 2023-09-06 |
| AU2021370886A1 (en) | 2023-05-11 |
| JP2023547322A (ja) | 2023-11-10 |
| WO2022093575A1 (en) | 2022-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114512594A (zh) | 超导量子比特及其制备方法、量子储存器及量子计算机 | |
| EP0181457B1 (en) | Method for making contacts to integrated circuits | |
| EP3488474B1 (en) | Capping layer for reducing ion mill damage | |
| TWI724513B (zh) | 磁性穿隧接面結構及其製造方法 | |
| KR102207126B1 (ko) | 미리 패터닝된 시드 층을 가진 mtj 디바이스 프로세스/집적 방법 | |
| US20200343443A1 (en) | Large Height Tree-Like Sub 30nm Vias to Reduce Conductive Material Re-Deposition for Sub 60nm MRAM Devices | |
| US11145809B2 (en) | Multiple spacer assisted physical etching of sub 60nm MRAM devices | |
| US20200388745A1 (en) | Superconducting circuit including superconducting qubits | |
| US11043632B2 (en) | Ion beam etching process design to minimize sidewall re-deposition | |
| KR100798738B1 (ko) | 반도체 소자의 미세 패턴 제조 방법 | |
| US20230411154A1 (en) | Method of manufacturing semiconductor structure | |
| US20230411162A1 (en) | Method of manufacturing semiconductor structure | |
| US20210217783A1 (en) | Transistor arrays |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |