JPH02158169A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02158169A
JPH02158169A JP31320188A JP31320188A JPH02158169A JP H02158169 A JPH02158169 A JP H02158169A JP 31320188 A JP31320188 A JP 31320188A JP 31320188 A JP31320188 A JP 31320188A JP H02158169 A JPH02158169 A JP H02158169A
Authority
JP
Japan
Prior art keywords
layer
electrode
gaas
gold
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31320188A
Other languages
English (en)
Inventor
Takeshi Takahashi
剛 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP31320188A priority Critical patent/JPH02158169A/ja
Publication of JPH02158169A publication Critical patent/JPH02158169A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置における電極形成方法に関し、化合物半導体
層と電極層の接−抵抗を低減することを目的とし、 化合物半導体層の上にインジウム層を形成する工程と、
不純物元素を含有した不純物含有層を上記インジウム層
の上に形成する工程と、上記不純物含有層の上に電極層
を形成する工程と、電極層を形成した後に上記電極層、
上記不純物含有層、上記インジウム層及び上記化合物半
導体層を加熱する工程とを含み構成する。
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に間し、より詳しくは
、半導体レーザ、発光ダイオード、電界効果トランジス
タ、バイポーラトランジスタ等の製造方法のように、電
極を形成する工程を含む半導体装置の製造方法に関する
〔従来の技術〕
半導体装置中のガリウム砒素層、例えばヘテロ接合バイ
ポーラトランジスタ(I(BT)のベースを構成するガ
リウム砒素層の上にオーミック電極を形成する場合には
、例えば第4図に見られるように、p型のガリウム砒素
層50の上に金・ベリリウム合金層51と金電極N52
とを順に積層してこれを加熱し、金とベリリウムとガリ
ウム砒素層50表面部分とを溶解させることが行われて
おり、この電極形成方法によれば、高濃度のベリリウム
不純物によりガリウム砒素層50界面に生じるエネルギ
障壁を薄くしてオーミック抵抗を低くすることができる
この場合の金電極N52とガリウム砒素層50との接触
抵抗率を測定すると、第3図の破線で示すように、tx
io−’t:Ω・c+j)程度の値が得られる。
〔発明が解決しようとする課題) しかし、この程度の大きさの抵抗率では、依然として半
導体装置の充分な高速動作が図れないという問題がある
もとより、金・ベリリウム合金51からガリウム砒素層
50表面に入り込む不純物濃度を高(して接触抵抗率を
さらに低下させるといった方法もあるが、ガリウム砒素
riSG内の固溶度を越えた場合にその結晶が破壊され
るといった不都合がある。
本発明はこのような問題に鑑みてなされたものであって
、化合物半導体層と電極層の接触抵抗をさらに低減する
ことができる半導体装置の製造方法を提供することを目
的とする。
〔課題を解決するための手段〕
上記した課題は、少なくともGa+AI+Ils+Sb
、P+Inのうち1つの元素を含む化合物半導体層の上
にインジウム層を形成する工程と、不純物元素を含有し
た不純物含有層を上記インジウム層の上に形成する工程
と、上記不純物含有層の上に電極層を形成する工程と、
電極層を形成した後に上記電極層、上記不純物含有層、
上記インジウム層及び上記化合物半導体層を加熱する工
程とを有することを特徴とする半導体装置の製造方法に
より解決する。
(作 用] 本発明において、電極層、不純物含有層及びインジウム
層を上から順に積層した化合物半導体層を例えば300
〜500℃の温度で加熱すると、不純物含有M(例えば
、金・ベリリウム層)とインジウム層と化合物半導体層
(例えば、ガリウム砒素層)の表面部分とが合金化する
ところで、インジウムガリウム砒素(InGaAs)に
対するベリリウムの固溶度は、ガリウム砒素(GaAs
)に対する場合よりも高い、そして、不純物含有層とガ
リウム砒素層の間にインジウム層を介在させて加熱する
と、GaAsの一部がInGaAsとなるために不純物
含有層をガリウム砒素層に直接積層して合金化する場合
よりも不純物であるベリリウムは合金化層内により高濃
度に溶は込み、化合物半導体層の界面の不純物濃度が高
くなって電極層に対するエネルギ障壁が薄くなる。
従って、ガリウム砒素層と金属電極層との接触抵抗率は
lXl0−’(Ω・c+1)程度に低下する。
このように、ガリウム砒素層等のような半導体層と電極
層との接触抵抗が低下し、半導体装置の高速性を高める
ことになる。
〔実施例〕
第1図は、本発明の一実施例を示す断面図であって、図
中符号1は、ヘテロ接合バイポーラトランジスタ(HB
T)のベースを構成するガリウム砒素(GaAs)層で
、p型化されており、また、このGaAs1illの一
部には、インジウム(In)層2、金・ベリリウム層3
及び金電穫層4を積層してなるベース電極10が形成さ
れている。
このように金電極層4等の積層処理を施したGaAs層
1を窒素雰囲気中におき、300〜500℃の温度で加
熱すると、金・ベリリウム合金層内の金、ベリリウムが
インジウム層2に溶解するとともに、インジウムとベリ
リウムがGaAs層1表面に拡散するために、p型Ga
As層1の界面の不純物濃度が高くなってベース電極l
Oに対するエネルギ障壁が薄くなる。
ところで、InGaAsに対するベリリウムの固溶度は
、GaAsに対する場合よりも高いために、金・ベリリ
ウム層3とGaAs層1の間にインジウム層2を介在さ
せて加熱すると、前記GaAs層1の表層部分に一部G
aAsが形成されるので、金・ベリリウム層2をGaA
s層1に直接積層して合金化する場合よりもGaAsj
!1界面の不純物濃度が高くなり、接触抵抗が低下する
この場合、金電極層4と金・ベリリウム層3の界面は加
熱処理により融合するためにその接触抵抗は極めて低く
、ベース電極層10とGaAs層1との間の抵抗率はl
Xl0−’(Ω・d〕程度となる。
なお、図中符号5.6は、トランジスタのエミッタとコ
レクタ、7.8はエミッタ、コレクタ用の電極を示して
いる。
次に、P型のGaAs層の上に電極を形成する工程とそ
の抵抗率の測定の詳細を、第2図に基づいて説明する。
尚、以下の工程は、GaAs層に不純物をイオン注入す
ることによって、P型のGaAs層を形成しているが、
イオン注入を行わずエピタキシャル成長によってP型の
GaAsNを形成している。
まず、GaAs層31をP型とする処理を行う。
すなわち、第2図(a)に示すように、支持基板30上
のGaAs層31にベリリウム(Be)イオンを注入エ
ネルギー40にeV、ドーズ量lXl0”個/cow”
の大きさで注入する。この後に、GaAs層31表面に
窒化アルミニウム(^IN)膜11を形成して750〜
850 ’Cの温度でアニール処理を行うと、GaAs
層31は再結晶化によってp型化する(第2図(b))
この後に、窒化アルミニウム膜11を熱燐酸により除去
する。
次に、GaAsN 31の表面をエツチングすることに
より表面の不純物濃度の調整が可能であり、本実施例で
はlXl0”(個/ cd )程度となるように調整し
た(第2図(C))。
このような工程を経てP型化したGaAs層1の上にフ
ォトレジスト12を塗布した後、このフォトレジスト1
2に露光処理、現像処理を施してストライプ状に形成す
る。この場合、ストライプ状レジスト12の間隔りを同
一に形成するとともに、ストライプの幅Wが徐々に太き
(なるようにする(第2図(d))。
次に、レジスト12をストライプ状に積層したGaAs
層31を図示しない真空蒸着室に入れてその雰囲気を3
 X 10−’Torr以下にし、GaAs層31の上
にインジウム層32を50〜200人の厚さに積層し、
さらに、この上に1重量%の金・ベリリウム合金膜33
と金電極膜34をそれぞれ200〜500人、2800
〜4500人の厚さに蒸着する(第2図(e))。
この後に、レジスト12上に積層された膜をリフトオフ
法により除去すると、GaAs層31の上には間隔を徐
々に広げて形成した同一幅のストライプ状の電極35が
複数形成されることになる。この電極35は、インジウ
ム膜32、金・ベリリウム合金膜33及び金電極膜34
よりなる三層構造となる(第2図(r))。
このようにして三層状の電極35を形成したGaAsJ
!J31を加熱して該ストライプ状電極35とGa85
層31とを合金化した後に、各ストライプ状電極35に
同一電流を流して各金電極層34間の電圧を測定し、抵
抗率を求める。
この加熱温度を300〜500°Cの範囲で変化するこ
とにより、温度と抵抗率の関係を求めると、第3図の実
線で示す値が得られた。
この測定結果によれば、350°Cよりも加熱温度を高
くすると、GaAs層31に金・ベリリウム合金層33
を直接形成した場合(図中破線)よりも、抵抗率が低下
することが明らかになった。特に、400°C以上で加
熱する場合には、抵抗率が1桁低下することがわかる。
なお、上記した実施例では、インジウム層の上に形成す
る層を金・ベリリウムとしたが、亜鉛マンガン、マグネ
シウム等のようなP型の元素と金を合金化した材料を使
用することもできる。
また、上記した実施例では、GaAs層をP型にした場
合について説明したが、GaAs1をn型にする場合に
、インジウム層の上に金・ゲルマニウム合金層などn型
不純物を含む合金層を積層し、これを加熱することによ
り接触抵抗を低下させることも可能である。
さらに、上記した実施例ではGaAs層の上に電極を形
成する場合について説明したが、GaAsだけでなく 
AlAs、AlGaAs、GaP、GaSb、AlSb
をはじめGa、^I。
^s、Sb、Pのいずれかを含む化合物半導体やInを
含む化合物半導体であっても同様の効果を得ることがで
きる。
〔発明の効果] 以上述べたように、化合物半導体層表面にインジウム層
を積層するとともに、この上に、ガリウム砒素をp型化
又はn型化する不純物元素を含存する層と電極層を形成
し、これらの層を加熱するようにしたので、不純物の固
溶度を高くして電極の接触抵抗を低減することができる
【図面の簡単な説明】
第1図は、本発明の一実施例を示すHBTの断面図、 第2図は、本発明の一実施例の工程と、接触抵抗の測定
方法を示す断面図、 第3図は、本発明による方法と、従来方法によって形成
した電極の接触抵抗の一例を示す温度抵抗率測定図、 第4図は、従来方法の一例を示す断面図である。 (符号の説明) 1.31・・・ガリウム砒素層、 2.32・・・インジウム層、 3.33・・・金・ベリリウム層、 4.34・・・金電極層、 5・・・エミッタ、 6・・・コレクタ、 7・・・電極、 10・・・ベース電極、 35・・・電極。

Claims (1)

  1. 【特許請求の範囲】 少なくとも、Ga、Al、As、Sb、P、Inのうち
    1つの元素を含む化合物半導体層の上にインジウム層を
    形成する工程と、 不純物元素を含有した不純物含有層を上記インジウム層
    の上に形成する工程と、 上記不純物含有層の上に電極層を形成する工程と、 電極層を形成した後に上記電極層、上記不純物含有層、
    上記インジウム層及び上記化合物半導体層を加熱する工
    程とを有することを特徴とする半導体装置の製造方法。
JP31320188A 1988-12-12 1988-12-12 半導体装置の製造方法 Pending JPH02158169A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31320188A JPH02158169A (ja) 1988-12-12 1988-12-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31320188A JPH02158169A (ja) 1988-12-12 1988-12-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02158169A true JPH02158169A (ja) 1990-06-18

Family

ID=18038322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31320188A Pending JPH02158169A (ja) 1988-12-12 1988-12-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02158169A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379614B1 (ko) * 2000-07-05 2003-04-10 한국과학기술원 이종접합 바이폴라 트랜지스터 및 그 제조방법
KR100570910B1 (ko) * 1998-07-31 2006-04-14 루센트 테크놀러지스 인크 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100570910B1 (ko) * 1998-07-31 2006-04-14 루센트 테크놀러지스 인크 인듐이 도핑된 베이스를 갖는 실리콘 게르마늄 헤테로구조 바이폴라 트랜지스터
KR100379614B1 (ko) * 2000-07-05 2003-04-10 한국과학기술원 이종접합 바이폴라 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
JPH02158169A (ja) 半導体装置の製造方法
JPS62232122A (ja) 半導体装置の製造方法
JP2506074B2 (ja) ヘテロ接合バイポ−ラトランジスタ及びその製造方法
JP3289550B2 (ja) 半導体装置の製造方法
JPS6281759A (ja) ヘテロ接合型バイポ−ラ・トランジスタ構造
JPS63248168A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JP4092597B2 (ja) 半導体装置及びその製造方法
JPH08191055A (ja) 化合物半導体装置およびその製造方法
JPS63102257A (ja) ヘテロ接合バイポ−ラ半導体装置の製造方法
JP2568680B2 (ja) 化合物半導体装置の製造方法
JPS6387768A (ja) 半導体装置の製造方法
JPS63287058A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPS61123175A (ja) ヘテロ接合パイポ−ラトランジスタの製造方法
JPH0246773A (ja) 化合物半導体装置およびその電極形成方法
JP2504767B2 (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPS5961191A (ja) 半導体装置の製造方法
JPH0373540A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPS62221151A (ja) ヘテロ接合バイポ−ラトランジスタ及びその製造方法
JPS6115366A (ja) ゲ−トタ−ンオフサイリスタ及びその製造方法
JPS63248167A (ja) ヘテロ接合バイポ−ラトランジスタの製造方法
JPH0430434A (ja) 化合物半導体装置の製造方法
JPH04111430A (ja) 縦型ヘテロ接合バイポーラトランジスタの製法
JPS6010785A (ja) 電界効果トランジスタおよびその製造方法
JPS6223177A (ja) 半導体装置の製造方法
JPS61276318A (ja) 化合物半導体装置の製造方法