JPH02153558A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02153558A
JPH02153558A JP63308213A JP30821388A JPH02153558A JP H02153558 A JPH02153558 A JP H02153558A JP 63308213 A JP63308213 A JP 63308213A JP 30821388 A JP30821388 A JP 30821388A JP H02153558 A JPH02153558 A JP H02153558A
Authority
JP
Japan
Prior art keywords
semiconductor chip
lead
contact
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63308213A
Other languages
English (en)
Inventor
Kenji Sugawara
健二 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63308213A priority Critical patent/JPH02153558A/ja
Publication of JPH02153558A publication Critical patent/JPH02153558A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L2224/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にサーブイブ型の半導体
装置に関する。
〔従来の技術〕
第４図（ａ＞及び（ｂ）は従来の半導体装置の一例の製
造工程中の平面図である。
第４図に示すように、サーブイブ型の半導体装置はセラ
ミック基板１上の半導体チップ４を搭載するキャビティ
部１．以外に低融点、又は結晶化のガラス層２を印刷し
、それにリードｇ１〜１′１６を有するリード群３′を
熱圧着した後に、キャビティ部１．の表面にロー材もし
くはペースト材により半導体チップ４を固定し次に半導
体チップ４上のポンディングパッド４．と対応する各リ
ードの内部先端部とを金属細線５を介して電気的に接続
し、更に低融点あるいは結晶化のガラス層又は樹脂層を
印刷したキャップをセラミック基板１に熱圧着して形成
されている。
〔発明が解決しようとする課題〕
上述した従来の半導体装置では、セラミック基板のキャ
ビティ部が電気的にフローティングとなってしまうため
、半導体チップの裏面電位を固定する必要がある半導体
チップには使用することが出来ないという欠点があった
。
本発明の目的は、半導体チップの裏面電位が固定出来る
半導体装置を提供することにある。
〔課題を解決するための手段〕
本発明の半導体装置は、セラミック基板の中央のキャビ
ティ部に搭載された半導体チップと、前記セラミック基
板上に前記キャビティ部を囲んで配置された内部リード
群とを有するサーブイブ型の半導体装置において、前記
内部リード群の少なくとも１つの先端部が、前記半導体
チップの側面に接触して構成されている。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の第１の実施例の製造
工程中の平面図及びＡ−Ａ’線断面図である。
半導体装置は、第４図のリード群３′の第１６のリード
１′１６に半導体チップ４の側面と接触する先端部３Ａ
を付加した第１６のり−ドρ１６を有することが異る点
以外は従来の半導体装置と同一である。
本構造のサーブイブ型の半導体装置では、第１６のリー
ドρ１６の先端部３Ａが半導体チップ４の側面Ｓに接触
しているため、半導体チップ４の基板電位をリードＪ２
１６に与える電位固定出来るという利点を有している。
また、同時に従来と同様にリード（１６の先端と、半導
体チップ４の対応するポンディングパッド４ａとを金属
細線５を介して接続もしている。
第２図（ａ）及び（ｂ）は第１図の先端部の第１及び第
２の詳細例の断面図である。
第２図（ａ）に示すように、リードｆｆ１１６の先端部
３Ａに折曲部３ａを形成し折曲部３ａの側面をチップ４
の側面Ｓに接触させている。
本実施例では内部リード！２１６と半導体チップ４の側
面との接触面積を広くして安定に基板電位を保持できる
。
また第２図（ｂ）に示すように、リード１１６の先端部
３Ａを２段折曲げし、半導体チップ４の、側面下部ＳＯ
に２段折曲部の先端が接触しているので、マウント装置
が半導体チップ４をキャビティ部１ａにマウントする際
に、半導体チップ４をつかむマウント用コレットと内部
リード先端部３Ａが邪魔にならない効果がある。
これらの内部リードの先端部の折曲げ加工はリード群製
造時のプレス加工により容易に実現可能である。
第３図（ａ）〜（Ｃ）、は本発明の第２の実施例の製造
工程中の平面図及び先端部の第１及び第２例の平面図で
ある。
本実施例では、板の一部がキャビティ部内部にまで達し
ている取付基準板りが低融点ガラス層もしくは結晶化ガ
ラス層を介してセラミック基板上に固定されている。
半導体チップ４の上側面に取付基準板りの先端部３Ｂが
、また右側面にリード１１１及びＪ１４の先端部３＾が
接触している。
ここで半導体チップ４をキャビティ部１．上にマウント
する場合に、マウント材として銀ペースト等を用い、半
導体チップ４はキャビティ部１゜に搭載後、取付基準板
りのある上方向及び内部リード１，１及び１１４のある
右方向へ押し付ける。
従って、半導体チップの基板電位が固定できると共に、
半導体チップ４のマウント位置精度が取付基準板りと内
部リード−Ｒｔｔ及びρ１４の寸法精度により決定され
るので、従来の機械的精度よりも高精度化が図れ、固体
撮像素子のように高いマウント精度が要求される場合に
効果が大きい。
〔発明の効果〕
以上説明したように本発明は、リードの少なくとも１本
をキャビティ部内部にまで達しさせ、半導体チップの側
面に接触させることにより、半導体素子の基板電位を固
定出来るという効果がある。
【図面の簡単な説明】
第１図（ａ）及び（ｂ）は本発明の第１の製造工程中の
実施例の平面図及びＡ−Ａ’線断面図、第２図（ａ）及
び（ｂ）は第１図の先端部の第１及び第２の詳細例の断
面図、第３図（ａ）〜（ｃ）は本発明の第２の実施例の
製造工程中の平面図及び先端部の第１及び第２例の平面
図、第４図（ａ）及び（ｂ）は従来の半導体装置の一例
の製造工程中の平面図である。 １・・・セラミック基板、１．・・・キャビティ部、３
・・・リード群、３Ａ、３Ｂ・・・先端部、４・・・半
導体チップ、Ｌ・・・取付基板、！２１・・・第ｉのリ
ード。

Claims (1)

    【特許請求の範囲】
  1. セラミック基板の中央のキャビティ部に搭載された半導
    体チップと、前記セラミック基板上に前記キャビティ部
    を囲んで配置された内部リード群とを有するサーディッ
    プ型の半導体装置において、前記内部リード群の少なく
    とも１つの先端部が、前記半導体チップの側面に接触し
    ていることを特徴とする半導体装置。
JP63308213A 1988-12-05 1988-12-05 半導体装置 Pending JPH02153558A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63308213A JPH02153558A (ja) 1988-12-05 1988-12-05 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63308213A JPH02153558A (ja) 1988-12-05 1988-12-05 半導体装置

Publications (1)

Publication Number Publication Date
JPH02153558A true JPH02153558A (ja) 1990-06-13

Family

ID=17978282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63308213A Pending JPH02153558A (ja) 1988-12-05 1988-12-05 半導体装置

Country Status (1)

Country Link
JP (1) JPH02153558A (ja)

Similar Documents

Publication Publication Date Title
JPH11219420A (ja) Ｉｃカードモジュール、ｉｃカード及びそれらの製造方法
JPH0770641B2 (ja) 半導体パッケージ
JPH08298303A (ja) 半導体装置
JP3127584B2 (ja) 樹脂製中空パッケージを用いた半導体装置
JPH02153558A (ja) 半導体装置
JPH0824155B2 (ja) 半導体パッケ−ジ
JPS5850021B2 (ja) 半導体装置の製法
JPH04352436A (ja) 半導体装置
JPS62256472A (ja) 密着型イメ−ジセンサ−の組み立て方法
JP2782870B2 (ja) リードフレーム
JPS63120431A (ja) 電力用半導体装置
JPH0364934A (ja) 樹脂封止型半導体装置
JPH03228339A (ja) ボンディングツール
JPH02153557A (ja) 樹脂封止型半導体装置
JPH06216396A (ja) 加速度センサ
JP2600898B2 (ja) 薄型パッケージ装置
JPH0142345Y2 (ja)
JP3854206B2 (ja) 半導体装置
JP2785441B2 (ja) 半導体装置とその製造方法
JP3201063B2 (ja) 半導体装置
JPH04106941A (ja) 樹脂封止型半導体装置
JPS6155778B2 (ja)
JPH03195065A (ja) 固体撮像装置
JPS6225906Y2 (ja)
JPS6228780Y2 (ja)